ELETTRONICA 1 – ESERCITAZIONE ESERCITAZIONE 9 Circuiti digitali a logica combinatoria OBIETTIVI: I. II. III.
Verificare la funzionalità funzionalità utilizzando FF di tipo JK e si verifichi il T (funzione di “toggle”) e in particolare si si verifichi il divisore di frequenza. frequenza. Montare lo SHIFT REGISTER (SIPO) (SIPO) e verificare con l’ausilio del segnale di clock e l’oscilloscopio, il conteggio mediante il led. Modificare il circuito e montare il contatore modulo 10 verificando l’uscita con i led e con il display a 7 segmenti mediante il circuito integrato decodificatore decodificatore 7447
CENNI TEORICI: I flip flop fl op sono circuiti elettronici sequenziali utilizzati come dispositivi di memoria memoria elementare. Il flip flop JK è caratterizzato da due ingressi J e K, due uscite complementari e un ingresso di sincronizzazione per il clock. In questo tipo di flip flop gli ingressi possono assumere qualsiasi qualsiasi valore. Quando entrambi gli ingressi sono all’1 logico l’uscita commuta, divenendo un flip flop di tipo T (Toggle) con un unico ingresso e due uscite complementari. complementari. Il flip flop Delay è invece un flip flop ad un ingresso per il dato, un ingresso di sincronizzazione sincronizzazione e un’uscita. In corrispondenza del comando di clock, trasferisce l’ingresso all’uscita. I flip flop di tipo D sono utilizzati nella costruzione di registri a scorrimento. Questi sono costituiti da una cascata di flip flop, tutti connessi allo stesso clock, e montati in modo tale che l’uscita di un flip flop sia l’ingresso del successivo. In tal modo il dato memorizzato memorizzato su un’uscita viene trasferito, ad ogni colpo di clock, al successivo. Dunque il clock definisce il tempo di permanenza permanenza del dato. I dati vengono inseriti in maniera seriale. I flip flop fl op di tipo T invece sono impiegati nella realizzazione di contatori. In questo caso l’ingresso è sempre all’1 logico per tutti i flip flop, mentre l’uscita di uno, fa da clock per il successivo. In questo modo si ottiene un divisore di frequenza, che permette permette quindi il conteggio, da 0 fino a 2^n dove n indica il numero di flip flop. PROCEDIMENTO: Si è montato il FF di tipo JK, lo si è verificato tramite la tabella verità e cortocircuitando cortocircuitando gli ingressi all’1 logico, si è verificato il funzionamento Toggle e quindi il divisore di frequenza. Ciò si è visto prima tramite l’utilizzo dei led, notando che il tempo di accensione e spegnimento e spegnimento dei led era doppio rispetto ri spetto alla frequenza del clock, e in seguito tramite l’oscilloscopio, verificando verificando che l’onda quadra in uscita aveva periodo doppo rispetto a quello del clock in ingresso. Si è quindi passati allo SHIFT REGISTER REGISTER secondo lo schema in figura:
Print document
In order to print this document from Scribd, you'll first need to download it. Cancel
Download And Print
Tramite i led si è verificato il funzionamento di registro, notando lo spostamento sequenziale dei dati in ingresso, inseriti manualmente. Infine si è montato il contatore tramite l’utilizzo dei FF di tipo T, seguendo lo schema in figura:
Volendo un contatore modulo 10, si è presa la precauzione di inserire, sempre come da schema, una porta NAND, che una volta giunti al valore 9, entrava in azione e fungeva da reset. In questo modo si è interrotto il calcolo a 9, senza farlo arrivare a 15. Il funzionamento da contatore si è verificato in due modi: Dapprima tramite l’uso dei led, considerando le sequenze binarie che era possibile leggere tramite l’accensione e lo spegnimento dei led. Era infatti possibile leggere i numeri, in codice bi nario, osservando, ad ogni colpo di clock, quali led fossero accesi e quali spenti. Si è quindi montato il decodificatore e lo si è collegato al display anodo comune, sul quale è stato possibile osservare la funzione di contatore.