FACULTAD DE INGENIERIA DE SISTEMAS ELÉCTRONICA DIGITAL
SOLUCIONARIO DEL SEGUNDO PARCIAL DE ELECTRÓNICA DIGITAL APELLIDOS Y NOMBRES: Landeo Landeo Rivera Daniel Daniel Gonzalo
1. **Las formas de onda de entrada de la figura, se aplican a un sumador de dos bits. Determinar mediante un diagrama de tiempo las señales correspondientes a la suma y a la salida de acarreo en función de las entradas. Solución:
Para Para comp comple leta tarr las las seña señale less de sali salida da se conv convie iert rte e cada cada par par de núme número ross bina binari rio o a decimal y se suma con el acarreo de entrada, luego estas sumas se convierten a binario para representar sus señales de salida. Los números son:
A=A2A1;B=B2B1 RESPUESTA:
Las salidas son:
2. Para Para
el comp compar arad ador or de 4 bits de la figura Nº02, dibujar cada forma de onda de salida para las entradas que se muestra. Las salidas son activas a nivel alto.
Solución:
Los números que se deben comparar (A3A2A1A0 y B3B2B1B0 ) son: A B
0 0
9 4
15 15
Comparando los números anteriores, las salidas en el orden (A>B), (A>B), (A=B) y (A
14 2
12 3
5 12
4 0
FACULTAD DE INGENIERIA DE SISTEMAS ELÉCTRONICA DIGITAL
3. En el circu circuito ito de la figura figura Nº03, Nº03, dibujar dibujar los estados estados que indican indican los indica indicador dores es (LEDS) (LEDS) para cada entrada en sus respectivos tiempos.
Solución:
Construyendo una tabla de verdad: Int.
1
2
3
4
5
6
7
8
9
D
C
B
A
tecl a
a
1
1
1
1
1
1
1
1
1
0
0
0
0
0
b
0
1
1
1
1
1
1
1
1
0
0
0
1
1
c
1
0
1
1
1
1
1
1
1
1
1
1
1
2
d
1
1
0
1
1
1
1
1
1
1
1
1
1
3
e
1
1
1
1
1
1
0
1
1
0
1
1
1
7
f
1
1
1
1
1
1
1
0
1
1
0
0
0
8
g
1
1
1
1
1
1
1
1
0
1
0
0
1
9
h
1
1
1
0
0
1
1
1
1
0
1
0
1
5
i
0
1
1
1
1
0
1
1
1
0
1
1
0
6
De acuerdo a la función del decodificador, las señales de salida (estados que indican los LEDs) resultarán ser:
RESPUESTA:
FACULTAD DE INGENIERIA DE SISTEMAS ELÉCTRONICA DIGITAL
FACULTAD DE INGENIERIA DE SISTEMAS ELÉCTRONICA DIGITAL
4. Determine la función realizada por el circuito de la figura, en forma de lista de mintérminos. mintérminos. Considere Considere que B es el MSB del multiplexor.[COMPROBADO] Solución:
Como Como podemos podemos ver de la figura, figura, las salida salidass serán las entr entrad adas as de sele selecc cció ión n que que está están n seña señala lada dass por por el cont contro rola lado dor, r, pero pero los los valo valore ress de esta estass entr entrad adas as de selecc selección ión están están dadas dadas por los valore valoress de a y b, estos estos valores se determinan como sigue:
a
b
D0=(Σ0⊕Cout)
D1=Σ0⊕Cout
D2=Cout
D3=Cout
0
0
0
1
0
1
0
1
0
1
1
0
1
0
0
1
1
0
1
1
1
0
1
0
Ahora es más sencillo determinar los valores en la tabla de verdad de y=f(a,b,c), porque las salidas son los Di determinados en la tabla anterior, entonces la tabla final que nos interesa conocer es:
a
b
c
d
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
La función y simplificada es:
f(a,b,c,d) D0 D1 D2 D3 D0 D1 D2 D3 D0 D1 D2 D3 D0 D1 D2 D3
y=abd+abd+acd+acd+bcd+bcd
valor Di 0 1 0 1 0 1 1 0 0 1 1 0 1 0 1 0
FACULTAD DE INGENIERIA DE SISTEMAS ELÉCTRONICA DIGITAL RESPUESTA:
Expresado como lista de mintérminos es: y=Σ(1,3,5,6,9,10,12,14)
5. Determine la forma de onda de salida del multiplexor (Y), del circuito que se muestra en la figura, donde se muestran las señales de entrada, control y enable.
Solución:
Tabla de verdad del multiplexor selector de ocho entradas es:
S2
S1
S0
Y
0
0
0
I0
0
0
1
I1
0
1
0
I2
0
1
1
I3
1
0
0
I4
1
0
1
I5
1
1
0
I6
1
1
1
I7
Solo cuando el enable=0 se puede ver el funcionamiento del mux, en los demás casos el mux está apagado, entonces la salida es cero. Por lo tanto la salida Y de acuerdo a las entradas que ingresan, siguiendo el orden ascendente de las letras, es:
RESPUESTA: