03 HWBasicoDeUnSE Se2013 Bn Opt

Sistemas Embebidos - 1º Cuatrimestre de 2013

Definición de Sistema Embebido

Sistemas Embebidos 1º Cuatrimestre de 2013

•

– –

Clase 3: Hardware básico de un Sistema Embebido

sistemas de cómputo propósito particular sistema

–

mayor

Prof: Sebastián Escarza Dpto. de Ciencias e Ingeniería de la Computación Universidad Universidad Nacional del Sur Bahía Blanca, Buenos Aires, Argentina

Contenido • • •

– – – – – – –

Caracterización de Sist. Embebidos


Caracterización de Sist. Embebidos •

– –

Algunas definiciones preliminares

– – • • •

Caracterización de Sist. Embebidos •

Algunas definiciones preliminares •

• – – – –

• –

• –


P vs C •

P vs C •



P vs C •



P vs C •

 


P vs C •

Single Board Cs vs SoCs •

–

Single Board Cs vs SoCs •

Algunas definiciones preliminares •

– –

– –

• – –

VS

– –

•






ASICs y ASSPs •

Conceptos Preliminares • • •

•

•

Conceptos Preliminares • • •

Principales componentes de hardware de un Sistema Embebido Clock

D Q

Qprev

Rising edge 0 0

X

Rising edge 1 1

X

Non-Rising X Q prev


Clock y sincronismo • –

Clock y sincronismo

–

–

Clock y sincronismo •

Clock y sincronismo • – – –

• – –

•




–

–

– –

–

Buffer Schmitt trigger –

•




Procesador Central •

– –

Procesador Central

–

– – –

•


Procesador Central




– –



– –

–

–

– – –

•

– –










Procesador Central • – • • •

•

– • • •

•


Procesador Central • – –




–

–

–

• – –





Memorias


Memorias •

–

•

– –

– –

•


Memorias •

Memorias • – –

Memorias •

Memorias •

–

–

–

–

– – –




Memorias •

Memorias •

–

–

–

– –

–

Memorias •

Memorias •

–

–

–

–


Memorias •

Memorias •

–

–

–

–

–

–

–

–

–

Memorias •

Memorias •

– –

– –

Memory type

Volatile?

Writable?

Erase/rewrite size

Erase/rewrite cycles

Relative cost

Relative speed

SRAM

Yes

Yes

Byte

Unlimited

Expensive

Fast

DRAM

Yes

Yes

Byte

Unlimited

Moderate

Moderate

Masked ROM

No

No

N/A

N/A

Inexpensive (in quantity)

Slow

PROM

No

Once, with programmer

N/A

N/A

Moderate

Slow

EPROM

No

Yes, with programmer

Entire chip

Limited (see specs)

Moderate

Slow

Limited (see specs)

Expensive

Moderate to read, slow to write

–

EEPROM

No

Yes

Byte

Flash

No

Yes

Sector

Limited (see specs)

Moderate

Fast to read, slow to write

NVRAM

No

Yes

Byte

None

Expensive

Fast


Buses • –

–

Buses –

•

–

•

Buses •

Buses • –

– – –

–


Buses •

Entrada/Salida •

–

–

–

– – • • •

– –

Entrada/Salida - Puertos •

Entrada/Salida




–




Entrada/Salida - Interrupciones •

Entrada/Salida - Interrupciones • • •

• •



–

–

–

– – –




static volatile long int lSecondsToday;

•


E/S •

–

–

–

–

–

–

Dispositivos e Interfaces


E/S

–


•

Resumiendo... •

– – –

– – – • • •

E/S •

–


Referencias • •

•

•

•

03 HWBasicoDeUnSE Se2013 Bn Opt

Recommend Documents