Practica 4 Mapas de Karnaugh

Técnico Superior Universitario en Mecatrónica

Sistemas Digitales 3°A Unidad III. Circuitos lógicos combinacionales

Práctica # 4 Mapas de Karnaugh Esta práctica se centrara en el diseño, con un número mínimo de compuertas (AND, OR y NOT), de un decodificador lógico para ilustrar las aplicaciones de las expresiones booleanas y de los mapas de Karnaugh. En la Figura 1 se muestra un display formado por 7 segmentos, en donde excitando determinadas combinaciones de estos segmentos se pueden obtener uno de los diez dígitos decimales. Y en la Figura 2 se presenta la configuración para cada uno de los diez dígitos.

Fig. 1. Display de 7 segmentos. Por ejemplo para obtener un 1 se excitan los segmentos b y c; para producir un 2 se excitan los segmentos a, b, d , e, g , y así sucesivamente.

Fig. 2. Combinación de segmentos para 10 dígitos.

Lógica de decodificación de segmentos Cada segmento se utiliza para varios dígitos decimales, por lo tanto cada segmento tiene que activarse mediante su propio circuito de decodificación que detecta la aparición de cualquier número en el que hay que usar ese segmento. A partir de la Figura 2 se determinan los segmentos que hay que activar para representar representar cada cada uno de los dígitos, los cuales se enumeran enumeran en la Tabla 1.

M. en C. Héctor Ramón Azcaray Rivera

1


Sistemas Digitales 3°A Unidad III. Circuitos lógicos combinacionales Dígito Segmentos 0 a, b, c, d, e, f 1 b, c 2 a, b, d, e, g 3 a, b, c, d, g 4 b, c, f, g 5 a, c, d, f, g 6 a, c, d, e, f, g 7 a, b, c 8 a, b, c, d, e, f, g 9 a, b, c, d, f, g Tabla 1. Segmentos activados para casa dígito decimal

La lógica de decodificación de segmentos requiere cuatro entradas en código BCD y siete salidas, una para cada segmento del display, como se indica en el diagrama de bloques de la Figura 3. Y en la tabla 2 se muestra se presenta la tabla de verdad de salida múltiple (corresponde a 7 tablas de verdad). Si aparece un 1 en las columnas de salida de la tabla, indica que el segmento está activado.

a A B C D

Lógica de Decodificación a 7 segmentos g

Fig 3. Diagrama a bloques de lógica de decodificación. Puesto que el código BCD no incluye los valores 1010, 1011, 1100, 1101, 1110 y 1111, estas combinaciones no van nunca a aparecer en las entradas y pueden, por tanto tratarse como condiciones indiferentes (X), como se muestra en la Tabla 2. Expresiones booleanas de la lógica de segmentos. A partir de la tabla de verdad, se puede escribir para cada segmento una expresión suma de productos o producto de sumas estándar. Por ejemplo, la suma de productos estándar para el segmento a es: ̅ ̅  ̅ ̅ ̅ ̅  +  ̅ ̅  +  ̅  ̅   +   +   +   +   +    =

De esta forma se desarrollan cada una de las expresiones para el resto de los segmentos. Como puede apreciarse la expresión del segmento a contiene 8 productos, mientas que la del segmento e sólo contiene 4 segmentos, que representan cada una de las entradas BCD que activan el segmento.


2



Entradas Segmentos Dígito Decimal A B C D a b c d e f 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 0 0 2 0 0 1 0 1 1 0 1 1 0 3 0 0 1 1 1 1 1 1 0 0 4 0 1 0 0 0 1 1 0 0 1 5 0 1 0 1 1 0 1 1 0 1 6 0 1 1 0 1 0 1 1 1 1 7 0 1 1 1 1 1 1 0 0 0 8 1 0 0 0 1 1 1 1 1 1 9 1 0 0 1 1 1 1 1 0 1 10 1 0 1 0 X X X X X X 11 1 0 1 1 X X X X X X 12 1 1 0 0 X X X X X X 13 1 1 0 1 X X X X X X 14 1 1 1 0 X X X X X X 15 1 1 1 1 X X X X X X Tabla 2. Tabla de verdad para la lógica de 7 segmentos

g 0 0 1 1 1 1 1 0 1 1 X X X X X X

Desarrollo de la práctica Implementar el decodificador BCD a 7 SEGMENTOS utilizando compuertas lógicas AND, OR y NOT. Procedimiento: 1. Obtener cada una de las expresiones lógicas suma de productos (SOP) estándar correspondiente a cada uno de los segmentos de salida del display de 7 segmentos. 2. Obtener la expresión lógica SOP mínima de cada uno de los segmentos. 3. Implementar gráficamente, por medio de símbolos lógicos, los circuitos lógicos correspondientes a cada una de las expresiones mínimas. 4. Realizar la simulación del bloque completo del decodificador en entorno Proteus. 5. Una vez comprobado mediante simulación que las expresiones obtenidas son correctas, realizar el circuito lógico físico del decodificador, el cual será comprobado posicionando cada una de las combinaciones BCD en el dipswitch de entrada.


3



Indicaciones: 1. El nombre del archivo con el reporte deberá indicar el número de práctica y el número de equipo para identificarlo dentro de la carpeta. 2. Los archivos deben estar en formato PDF, Word u Open Office. 3. El reporte debe contener todas y cada una de la secciones siguientes:

a. Portada b. Índices i. General ii. Figuras iii. Tablas c. Introducción i. Objetivo general ii. Objetivos específicos d. Marco teórico e. Desarrollo de la práctica f. Simulaciones (debe ser en ISIS Proteus y deberán anexar el archivo de simulación) g. Circuitos físicos (deberán colocar imágenes de sus protoboard una vez que les revise su práctica, recuerden la presentación también cuenta). h. Resultados i. Conclusiones (discutir entre los integrantes del equipo y anotar conclusiones generales del trabajo). j. Referencias bibliográficas 4. Los reportes serán entregados los días lunes teniendo como límite las 23:59:59 horas, cualquier reporte entregado después de esa hora no será tomado en cuenta. 5. Pueden comenzar a elaborar sus circuitos, si tienen dudas el día de práctica me preguntan.


4

Practica 4 Mapas de Karnaugh

Recommend Documents