Bazele programarii calculatoarelor

VASILE MANTA

FLORINA UNGUREANU

INTRODUCERE ÎN ŞTIINŢA SISTEMELOR ŞI A CALCULATOARELOR Volumul 1

Prefaţă

Acest volum reprezintă prima parte a cursului „Introducere în Ştiinţa Sistemelor şi a Calculatoarelor”, destinat studenţilor din anul I de la Faculatatea de Automatică şi Calculatoare a Universităţii Tehnice „Gh. Asachi” din Iaşi. Obiectivul manualului este de a oferi o viziune de ansamblu asupra arhitecturii sistemelor de calcul şi a modalităţilor de reprezentare şi procesare a informaţiei într-un sistem de calcul. Informaţiile prezentate sunt utile în egală măsură studenţilor care se specializează în domeniul calculatoarelor, automaticii sau informaticii, dar şi începătorilor interesaţi în studierea fundamentelor structurale ale sistemelor de calcul. Utilizarea mijloacelor şi tehnicilor informaticii în aproape toate domeniile de activitate a determinat autorii să prezinte, într-un limbaj relativ simplu, ce este un sistem de calcul, care sunt principalele elemente arhitecturale ale acestuia, care sunt conceptele fundamentale ale reprezentării informaţiei cum se prelucrează informaţia în interiorul unui sistem de calcul. Conţinutul cărţii este organizat în patru capitole. Primul capitol tratează reprezentarea informaţiei numerice şi logice precum şi operaţiile executate de calculator asupra acesteia. Sunt prezentate pe larg sitemele de numeraţie, reguli de conversie, codificarea informaţiei, modalităţile de reprezentare a numerelor şi operaţiile aritmetice aferente. Capitolul doi face o prezentare a algebrei logicii booleene şi a modalităţilor de implementare a funcţiilor logice prin circuite digitale. Se insistă asupra reprezentării, minimizării şi implementării funcţiilor logice. Sunt prezentate şi unele circuite logice combinaţionale şi secvenţiale. În capitolul 3 sunt analizate componentele structurii clasice a unui calculator. Sunt prezentate unitatea centrală de prelucrare, memoria unui sistem de calcul, interfeţe de intrare/ieşire, modalităţi de execuţie a instrucţiunilor. Capitolul 4 abordează în detaliu unităţi centrale de tip microprocesor. Autorii insistă asupra arhitecturii procesoarelor din familia Intel, modurilor de adresare, claselor de instrucţiuni, transferului de date şi a sistemului de întreruperi.

CUPRINS Introducere 1. 1.1 1.1.1 1.1.1.2 1.1.1.3 1.1.1.4 1.1.1.5 1.1.1.6 1. 2 1.3 1.3.1 1.3.2 1.3.3 1.3.3.1 1.3.3.2 1.3.3.3 1.3.3.4 1.3.4 1.3.5 1.3.6 1.3.6.1 1.3.6.2 1.3.6.3 1.3.6.4 1.3.6.5 1.4 1.5 1.5.1 1.5.2 1.5.3 1.5.4 1.6

Reprezentarea informaţiei în calculatoarele numerice Sisteme de numeraţie Conversia unui număr dintr-o bază de numeraţie în alta Conversia unui număr întreg din baza 10 într-o bază oarecare Conversia unui număr subunitar din baza 10 într-o bază oarecare B Conversia unui număr real din baza 10 într-o bază oarecare B Conversia unui număr dintr-o bază de numeraţie în zecimal Conversia binar-octal-hexazecimal Noţiuni de codificare a informaţiei Coduri numerice Modalităţi de reprezentare a numerelor în calculator Reprezentarea numerelor naturale (reprezentarea aritmetică) Reprezentarea numerelor întregi cu semn Reprezentarea numerelor întregi în semn-mărime (cod direct) Reprezentarea numerelor în complement faţă de 2 (codul complementar) Reprezentarea numerelor în complement faţă de 1 (codul invers) Reprezentarea numerelor în cod exces Reprezentarea numerelor reale Reprezentarea cifrelor zecimale (coduri zecimal-binare) Operaţii aritmetice Operaţii aritmetice în binar, octal, hexazecimal Operaţii aritmetice cu numere cu semn în cod complementar Operaţii aritmetice cu numere cu semn în cod invers Operaţii cu numere reprezentate în virgulă mobilă Operaţii cu numere reprezentate în BCD Coduri alfanumerice Coduri detectoare şi corectoare de erori Coduri cu bit de paritate Coduri cu paritate încrucişată Coduri polinomiale ciclice Coduri corectoare de erori Compresia datelor

1 9 9 10 11 12 14 14 14 16 17 17 19 20 20 22 23 24 25 28 31 31 32 36 39 40 41 43 43 44 45 48 49

2. 2.1. 2.2. 2.2.1 2.2.2 2.3 2.4 2.5 2.5.1 2.5.2

Algebră logică. Circuite logice. Elemente de algebră booleană Funcţii logice Reprezentarea funcţiilor logice Formele canonice ale funcţiilor logice Implementarea funcţiilor logice. Porţi logice elementare Minimizarea funcţiilor logice Circuite logice Circuite combinaţionale Circuite logice secvenţiale

55 55 58 58 61 64 71 76 78 83

3. 3.1. 3.2. 3.3. 3.3.1 3.3.1.1 3.3.1.2 3.3.1.2.1 3.3.1.2.2 3.3.1.2.3 3.3.1.3 3.3.2 3.3.3 3.3.4 3.3.4.1 3.3.4.2 3.3.4.3 3.4 3.4.1 3.4.2 3.4.3 3.5 3.5.1 3.5.2 3.5.3 3.5.4 3.6

Arhitectura unui sistem de calcul secvenţial Schema bloc a unui calculator (modelul von Neumann) Structura funcţională a unui sistem de calcul Memoria unui sistem de calcul Memoria internă (principală) Organizarea celulelor de memorie. Operaţii realizate Clasificarea circuitelor de memorie Memorii ROM Memorii RAM Alte clasificări Tehnologii noi de memorii DRAM Modalităţi de organizarea logică a memoriei. Memoria virtuală Ierarhii de memorii Memoria secundară Banda magnetică Discul magnetic Discul optic Unitatea centrală de prelucrare Blocul registrelor generale Unitatea aritmetică-logică Unitatea de comandă şi control Setul de instrucţiuni Ciclul maşină. Ciclul instrucţiune Execuţia instrucţiunilor Formatul instrucţiunilor Clasificarea unităţilor centrale de prelucrare Interfeţe de intrare/ieşire

91 91 93 94 96 96 99 100 102 105 105 108 111 113 114 115 117 120 121 122 123 125 125 126 128 129 131

4. 4.1 4.2 4.3

Unităţi centrale de prelucrare de tip microprocesor Scurt istoric Structura fundamentală a unui microprocesor Semnalele unui microprocesor

133 133 134 138

4.4 4.5 4.6 4.6.1 4.6.2 4.6.3 4.6.4 4.6.5 4.6.6 4.6.7 4.6.8 4.6.9 4.6.10 4.7 4.8 4.8.1 4.8.2 4.8.3 4.8.4 4.9 4.9.1 4.9.2 4.9.3 4.9.4 4.9.5 4.9.6

Arhitectura procesoarelor Intel 8086/8088 Moduri de adresare Clase de instrucţiuni ale microprocesorului I8086 Clasa instrucţiunilor de transfer Clasa instrucţiunilor aritmetice Clasa instrucţiunilor logice Instrucţiuni pentru poziţionarea indicatorilor de condiţii Clasa instrucţiunilor de deplasare şi rotaţie Instrucţiuni de salt Clasa instrucţiunilor de buclare Subrutine. Transmiterea parametrilor Instrucţiuni pentru lucru cu şiruri Instrucţiuni speciale de control Sistemul de întreruperi Transferul de date Transferul de date prin program Transferul prin întreruperi Transferul datelor prin acces direct la memorie Transferul prin procesor de intrare/ieşire Alte procesoare din familia Intel Procesorul I80286 Procesorul I80386 Procesorul I80486 Procesoare Pentium Procesoare Intel cu arhitectură P6 Procesorul Pentium 4

139 148 157 158 163 166 168 168 172 174 175 178 180 181 185 185 186 186 188 188 188 190 191 191 192 196

Bibliografie

199

Introducere în ştiinţa sistemelor şi a calculatoarelor

INTRODUCERE Date şi informaţii În orice domeniu de activitate, în scopul luării unor decizii, se impune folosirea pe scară largă a mijloacelor şi tehnicilor specifice informaticii. Această cerinţă rezultă din creşterea volumului de informaţie. Orice decizie are la bază informaţii care se obţin din prelucrarea unor date culese despre obiectul activităţii respective. Există diferenţe între date şi informaţii: - datele privesc evenimente primare colectate din diverse locuri. Ele nu sunt organizate într-o formă care să permită luarea unor decizii; - informaţiile sunt mesaje obţinute prin prelucrarea datelor. Trebuie precizat că până în momentul de faţă nimeni nu a reuşit să dea o definiţie cu adevărat precisă a informaţiei. Intuitiv, informaţia reprezintă date utile, adică date care răspund la anumite întrebări şi nu ocupă spaţiul inutil. Informaţia a existat întotdeauna împreună cu materia şi este un atribut al materiei. Informaţia poate fi reprezentată în diferite forme: tabele de date, statistici, sondaje de opinie, articole din ziare şi reviste, rezultatul unor experimente, ştiri la radio şi televiziune, histograme, etc. Prelucrarea datelor se poate face manual sau cu ajutorul echipamentelor de calcul (prelucrarea automată a datelor). În cazul prelucrării automate a datelor, ansamblul format din resursele materiale şi umane folosite în prelucrarea acestora constituie un sistem de prelucrare automată a datelor (SPAD). Pentru a deveni informaţii, datele trebuie să parcurgă următorul flux (fig.1): - introducerea datelor; - prelucrarea; - extragerea rezultatelor prelucrării. Introducerea datelor Introducerea datelor reprezintă procesul de culegere a datelor şi scrierea acestora într-o formă accesibilă echipamentelor de calcul. Ea cuprinde patru etape: - culegerea datelor de la diverse surse şi apoi reunirea lor într-un singur loc, de unde vor fi transmise pentru a fi prelucrate; - efectuarea verificării corectitudinii, consistenţei şi compatibilităţii datelor culese; 1

Introducere

- codificarea datelor într-o formă accesibilă interpretării lor de către echipamentele de calcul; - transmiterea datelor pentru efectuarea operaţiilor solicitate în cadrul prelucrării.

Introducere date

Prelucrare Date

Extragere Informaţii

- culegere - verificare - codificare - transmitere

- clasificare - sortare - calcule - rezumare - memorare

- regăsire - decodificare - difuzare

Reglare Fig. 1 Fluxul prelucrării datelor Prelucrarea datelor După introducere, datele sunt memorate şi supuse ulterior unor prelucrări cum sunt: - clasificarea conform anumitor criterii; - sortarea crescătoare sau descrescătoare; - calcule aritmetice sau logice; - rezumarea datelor, adică prezentarea într-o formă concisă a anumitor rezultate ale prelucrării. Extragerea informaţiilor În urma prelucrării, datele devin informaţii care se vor transmite, la locul unde au fost solicitate, într-o formă utilă fundamentării unor decizii. Extragerea informaţiilor cuprinde trei etape: - regăsirea rezultatelor din memorie; - conversia (decodificarea) din forma în care au fost prelucrate într-o formă accesibilă utilizatorului; - transmiterea informaţiilor la locul solicitat de utilizator. Mecanismul de reglare Informaţiile extrase pot îndeplini cerinţele pentru care au fost prelucrate datele sau pot fi afectate de erori în diferite etape ale prelucrării. Pentru a 2


înlătura erorile, după o evaluare a rezultatelor prelucrării, se pot face diferite corecţii în faza de introducere sau prelucrare a datelor. Mecanismul prin care se efectuează corecţii asupra datelor de intrare în funcţie de datele de ieşire poartă numele de mecanism de reglare (feed-back). Mecanismul de reglare asigură buna funcţionare a unui sistem de prelucrare automată a datelor, conferindu-i caracterul de sistem cibernetic.

Sistem informaţional. Sistem informatic În orice domeniu de activitate economică sau socială există un flux de informaţii pe baza căruia se desfăşoară întreaga activitate. Ansamblul de fluxuri şi circuite informaţionale, organizate într-o concepţie unitară, formează sistemul informaţional. La nivelul unui agent economic sistemul informaţional asigură legătura dintre sistemul decizional (de conducere) şi sistemul operaţional (de execuţie) (fig. 2). Sistem decizional Date Decizii

Informaţii

Sistem informatic

Sistem informaţional

Decizii automatizate

Date

Sistem operaţional Fig. 2. Locul unui sistem informatic în cadrul sistemului informaţional Funcţionarea sistemului informaţional presupune desfăşurarea următoarelor activităţi: - introducerea datelor referitoare la sistemul operaţional; - prelucrarea datelor în vederea asigurării informaţiilor utile sistemului decizional; - obţinerea informaţiilor solicitate şi, pe această bază, adoptarea unor decizii ce vor fi transmise sistemului operaţional; - efectuarea controlului şi urmărirea respectării deciziilor. În cazul în care pentru desfăşurarea acestor activităţi se folosesc cu preponderenţă echipamente electronice, sistemul informaţional devine sistem informatic. 3

Introducere

Sistemul informatic nu se poate identifica cu sistemul informaţional, fiind inclus în acesta. Totuşi, prin creşterea gradului de automatizare, sistemul informatic converge către sistemul informaţional. În cazul conducerii proceselor tehnologice, sistemul informatic depăşeşte sfera sistemului informaţional. Sistemul informatic este un ansamblu structurat şi corelat de proceduri şi echipamente electronice, care permit prelucrarea automată a datelor şi obţinerea de informaţii. Un sistem informatic include următoarele componente: 1. cadrul organizatoric al agentului economic şi datele vehiculate în sistemul informaţional, corespunzător activităţii desfăşurate; 2. resursele umane (analişti, programatori, ingineri de sistem, etc.); 3. metodele şi tehnicile de proiectare a sistemelor informatice; 4. totalitatea componentelor fizice, cunoscute sub numele de hardware. Acestea includ echipamentele pentru culegerea, verificarea, transmiterea, stocarea şi prelucrarea datelor, precum şi echipamentele de redare a rezultatelor şi suporturile pentru arhivarea datelor şi/sau informaţiilor (fig. 3). 5. sistemul de programe utilizat pentru realizarea obiectivelor sistemului informatic şi utilizarea eficientă a componentelor hardware, cunoscut sub denumirea de software. Hardware

Echipamente de culegere şi verificare

Echipamente de transmitere date

Echipamente de prelucrare

Echipamente de memorare

Suporturi de date şi informaţii

Echipamente de redare

Fig. 3 Componentele hardware ale unui sistem informatic

Entropia informaţională Informaţia reprezintă un mesaj ce aduce o precizare într-o problemă ce comportă un anumit grad de incertitudine. Cu toate că există o mare diversitate de informaţie, atât din punctul de vedere al formei de prezentare, al conţinutului şi al sursei care o generează, cât şi al modului de recepţionare, s-a pus problema măsurării cantitative a informaţiei. S-a constatat că informaţia şi nedeterminarea sunt mărimi direct proporţionale. Să considerăm un experiment X în cadrul căruia se pot realiza un număr finit de n evenimente elementare: x1, x2 ,K, xn . Probabilităţile de apariţie ale acestor evenimente le notăm cu p1 , p 2 ,K , p n , unde: numarul cazurilor favorabile evenimentului xi pi = . numarul cazurilor egal posibile ale evenimentului Se presupune că sistemul de evenimente este un sistem complet, adică: 4

Introducere în ştiinţa sistemelor şi a calculatoarelor n

∑ pi = 1 . i =1

Experimentul pune în evidenţă un anumit câmp de probabilitate {X , x, p ( x )} şi o anumită repartiţie: x2 K xn ⎞ ⎛x ⎟⎟ . X = ⎜⎜ 1 p p K p 2 n⎠ ⎝ 1 Deoarece nu se cunoaşte apriori rezultatul experimentului X , înseamnă că acesta conţine un anumit grad de nedeterminare. Se poate afirma că: - în urma realizării unui experiment se obţine informaţia, dacă şi numai dacă rezultatul experimentului X înlătură o anumită nedeterminare; - informaţia şi nedeterminarea sunt mărimi direct proporţionale; - informaţia înlocuieşte nedeterminarea. Aceste considerente au condus la utilizarea aceleiaşi unităţi de măsură, atât pentru cantitatea de informaţie, cât şi pentru nedeterminare. Nedeterminarea unui experiment depinde de probabilitatea de realizare a evenimentelor. Se notează cu H măsura gradului de nedeterminare pentru experimentul X . Această funcţie depinde de probabilităţile pi ale evenimentelor xi : H ( X ) = H ( p1 , p2 ,K , pn ) . Funcţia H reprezintă de fapt cantitatea de informaţie obţinută prin producerea experimentului X . Bazele teoriei moderne a informaţiei au fost puse de Claude Shannon. El a folosit pentru prima dată, în anul 1948, formula: n

H ( p1 , p2 ,K, pn ) = −∑ pi log 2 pi . i =1

Măsura nedeterminării, dată de această formulă, se numeşte, după Shannon, entropia experimentului X sau entropia informaţională. Unitatea de măsură a informaţiei se defineşte ca fiind cantitatea de informaţie obţinută prin precizarea unei variante din două egal probabile şi se numeşte bit (BInary digiT – cifră binară). Multiplii bitului sunt: 1 octet (byte) = 8 biţi 1 kilooctet (kilobyte) = 210 o (sau 210 B) 1 Megaoctet (Megabyte) = 210 ko (kB) = 220 o (B) 1 Gigaoctet (Gigabyte) = 210 Mo (MB) = 220 ko (kB) = 230 o (B) 1 Teraoctet (Terabyte) = 210 Go (GB) 1 Paraoctet (Parabyte) = 210 To (TB) Principalele proprietăţi ale entropiei informaţionale sunt: 1. Entropia informaţională, fiind o măsură a informaţiei, este o mărime pozitivă: 5

Introducere

2.

3.

4.

5.

H ( p1 , p2 ,K , pn ) ≥ 0 . Dacă pentru un indice i ∈ {1,2,K, n} avem pi = 1 , atunci entropia informaţională este nulă: H ( p1 , p2 ,K , pn ) = 0 . Entropia unui sistem de evenimente este maximă când evenimentele au aceeaşi probabilitate de apariţie: H ( p1 , p 2 ,K , p n ) ≤ H (1 n ,1 n ,K ,1 n ) = log 2 n . Evenimentele imposibile nu modifică valoarea entropiei informaţionale a unui sistem: H ( p1 , p 2 ,K , p n ,0) = H ( p1 , p 2 ,K , p n ) . Entropia produsului mai multor surse independente de informaţie este egală cu suma entropiilor fiecărei surse luate separat: H ( X1 × X 2 × K× X n ) = H ( X1) + H ( X 2 ) + K + H ( X n ) .

Evoluţia tehnicii de calcul Prima maşină mecanică de calcul folosită pentru adunarea numerelor a fost inventată în 1642 de francezul Blaise Pascal (1623-1662) - matematicianul, fizicianul şi filozoful de mai târziu - la numai 18 ani. Această maşină era formată din şase cilindri, fiecare cu cifre de la 0 la 9, legaţi între ei printr-o manivelă ce trecea prin axul comun. Prin rotirea manivelei se introduceau numerele ce se adunau, rezultatul citindu-se direct prin ferestrele din dreptul cilindrilor. Gottfried Wilhelm Leibniz (1646-1716), filozof şi matematician german, a construit în 1694 şi apoi în 1704, o maşină mecanică care, pe lângă adunări, efectua şi înmulţiri (prin adunări repetate). Joseph Marie Jacquard (1752-1834), inventator francez, a conceput mecanismul de comandă cu cartele perforate utilizat la războaiele de ţesut. Matematicianul englez Charles Babbage (1792-1871) a inventat prima maşină de calcul care funcţiona pe baza unui program. După anul 1940 matematicianul John von Neumann a emis principiul programului înregistrat. Acest principiu presupune memorarea atât a datelor cât şi a comenzilor. Von Neumann a sugerat constructorilor de calculatoare principiile care trebuie să stea la baza realizării unui sistem de calcul. Astfel a apărut primul model al unui sistem de calcul. Conform acestui model, numit model sau arhitectură von Neumann, un sistem de calcul trebuie să conţină trei tipuri de dispozitive: o unitate de prelucrare, un dispozitiv de stocare a informaţiei (memorie) şi dispozitive de intrare/ieşire. Aceste dispozitive sunt conectate între ele prin intermediul unor magistrale. Se consideră ca an de început al erei de calcul anul 1944 când a fost creat primul calculator electronic, MARK I, la Universitatea Harvard. Acesta era de fapt o maşină electromagnetică, fiind realizată cu relee electromecanice. 6


În anul 1945 a fost construit, la Universitatea din Pennsylvania, primul calculator cu tuburi electronice denumit ENIAC (Electronic Numeric Integrator and Computer). Ocupa 160 m2 şi cântărea 30t. Viteza de lucru era de 5000 de adunări sau 300 de înmulţiri pe secundă. Era realizat cu tuburi electronice (circa 18800) şi conţinea dispozitive de stocare a informaţiei (memorii) realizate cu tuburi catodice. O dată cu introducerea memoriei, instrucţiunile sunt stocate în memorie şi execuţia lor are loc prin extragerea din memorie. În anul 1950 a fost comercializat primul calculator UNIVAC. Din acest moment începe să se dezvolte industria calculatoarelor, apar limbajele de programare şi se creează prima generaţie de calculatoare urmată apoi de încă patru generaţii. 1950-1955 – prima generaţie de calculatoare, denumită şi generaţia inventatorilor. Caracteristicile principale ale acestei generaţii sunt: - foloseşte relee şi tuburi electronice, iar memoria internă şi cea externă sunt înmagazinate pe tambur magnetic; - informaţiile sunt introduse pe cartelă perforată; - programul este scris în cod maşină; - viteza de lucru este foarte mică, circa 104 operaţii/secundă; - capacitatea memoriei interne este redusă, 2 kocteţi. 1956-1963 – a doua generaţie de calculatoare (generaţia tehnologiilor). Caracteristicile acesteia sunt: - foloseşte tranzistoare şi diode semiconductoare, memoria internă este realizată cu ferite iar cea externă cu tambur magnetic; - apar şi memorii auxiliare pe bandă sau disc magnetic; - informaţiile sunt introduse pe cartelă perforată; - viteza de lucru creşte la 105 - 2·105 operaţii/secundă; - memoria internă creşte la 32 ko; - apar noţiunile de hardware şi software; - apar limbajele de nivel înalt: FORTRAN pentru domeniul tehnic şi ştiinţific, ALGOL pentru calcule economice. 1964-1973 – a treia generaţie de calculatoare, numită şi generaţia programatorilor. Caracteristici: - foloseşte circuite integrate, memoria internă fiind realizată cu ajutorul semiconductoarelor, iar cea externă pe suport magnetic: benzi şi discuri de capacitate mare; - informaţiile sunt introduse prin cartelă perforată dar şi prin suport electromagnetic; - se dezvoltă echipamentele periferice; - viteza de lucru creşte la 5·106 operaţii/secundă (5 MIPS – 5 milioane operaţii pe secundă); - memoria internă atinge 2 Mo; - apar limbajele de programare: PASCAL, C, BASIC. 7

Introducere

1973-1990 – a patra generaţie de calculatoare (generaţia utilizatorilor). Caracteristicile acestei generaţii sunt: - apar şi se răspândesc calculatoarele personale (Personal Computer, PC); - folosesc circuite integrate; - viteza de lucru creşte la 30 MIPS; - memoria internă creşte la 16 Mo; - apar sisteme de operare evoluate; - se dezvoltă reţelele de calculatoare. Se consideră că din 1990 a început a cincea generaţie de calculatoare, cea a inteligenţei artificiale. În această perioadă: - se dezvoltă hardware-ul, apărând echipamente periferice inteligente; - se dezvoltă lucrul în reţea; - se foloseşte limbajul natural ca mijloc de comunicaţie cu calculatorul; - calculatorul devine capabil să dezvolte raţionamente bazate pe propria experienţă.

Clasificarea sistemelor de calcul (calculatoarelor) Un sistem de calcul cuprinde două tipuri de resurse: hardware (echipamentele fizice) şi software. Resursele soft reprezintă un ansamblu de programe care au ca scop, pe de o parte gestionarea resurselor hard, iar pe de altă parte rezolvarea unor probleme specifice. În general sistemele de calcul (calculatoarele) pot fi împărţite în trei mari categorii: numerice (digitale), analogice, hibride. Calculatoarele numerice sunt sisteme de calcul care primesc, prelucrează şi transmit date, respectiv informaţii, codificate sub formă numerică binară. Din considerente tehnologice, cele mai folosite semnale discrete (care iau valori discontinue în timp) sunt cele binare, adică semnalele care iau două valori distincte. Calculatoarele analogice sunt sisteme de calcul reprezentate printr-un sistem fizic în care pot fi stabilite relaţii matematice dinainte prescrie, între variabilele continue ale sistemului fizic. Variabilele pot fi de orice natură fizică măsurabilă: lungime, temperatură, tensiune, etc. Mărimile corespunzătoare condiţiilor iniţiale ale problemei de rezolvat se introduc sub forma unor tensiuni electrice care sunt prelucrate, având ca rezultat tensiuni electrice variabile în timp ce sunt prezentate utilizatorului printr-un instrument indicator. Calculatoarele hibride constau din cuplarea unui calculator analogic cu unul numeric. De obicei calculatorul numeric este un calculator de mică capacitate, dar cu memorie suficientă pentru a păstra datele necesare prelucrării. Comunicarea dintre cele două calculatoare se face prin intermediul convertoarelor analog-numerice şi numeric-analogice.

8


Capitolul 1 REPREZENTAREA INFORMAŢIEI ÎN CALCULATOARELE NUMERICE Calculatoarele numerice (digitale) prelucrează informaţia reprezentată prin două stări codificate prin simbolurile 0 şi 1. Reprezentarea informaţiei prin două simboluri se numeşte reprezentare binară. Unitatea informaţională este deci starea binară numită bit. Un bit se codifică prin 0 sau 1 dar poate reprezenta numere sau valori logice (vezi capitolul 2). La reprezentarea numerelor simbolurile 0 sau 1 sunt interpretate ca cifre binare. Reprezentarea binară este utilizată în sistemele de calcul datorită următoarelor avantaje: • poate fi pusă în corespondenţă cu stările stabile ale unui circuit electronic digital; • are o aritmetică simplă; • analiza şi sinteza blocurilor funcţionale ale unui calculator se pot efectua cu ajutorul algebrei booleene. În cele ce urmează se urmăreşte înţelegerea limbajului folosit de calculatoarele numerice la prelucrarea datelor, modul cum se realizează codificarea datelor într-o formă specifică sistemelor de calcul, precum şi decodificarea limbajului folosit de acestea într-o formă accesibilă celor care utilizează tehnica de calcul.

1.1. Sisteme de numeraţie Un sistem de numeraţie (SN) reprezintă un ansamblu de reguli care precizează modul de utilizare al unei mulţimi finite de simboluri, numite cifre, în scopul reprezentării valorilor numerice. Sistemele de numeraţie pot fi de două tipuri: poziţionale şi nepoziţionale. În SN poziţionale ponderea valorică a unei cifre este dată de poziţia ei în cadrul reprezentării valorii numerice. Sistemele de numeraţie nepoziţionale nu respectă această regulă. De exemplu, SN roman este un sistem nepoziţional (I, II, III, IV, V, VI, …). Cifra I reprezintă unitatea indiferent de poziţia ocupată. Sistemul de numeraţie zecimal, utilizat în mod obişnuit, este un sistem poziţional. De exemplu, interpretarea numărului zecimal N = 131 este: N = 1 × 10 2 + 3 × 101 + 1 × 10 0 . 9

Reprezentarea informaţiei în calculatoarele numerice

Cele două cifre de „1” au ponderi diferite: prima reprezintă 100 de unităţi iar a doua o unitate. In continuare ne vom referi numai la sistemele de numeraţie poziţionale, deoarece în sistemele de calcul se folosesc numai aceste tipuri. Numărul de simboluri utilizat într-un SN reprezintă baza (rădăcina) sistemului de numeraţie. Referitor la baza B a unui SN putem face urătoarele observaţii: - este o valoare întreagă mai mare sau egală cu unu B ≥ 1 , B ∈ N ; - ponderea cifrelor utilizate într-o reprezentare este dată de bază; - baza se reprezintă în propria bază prin succesiunea de simboluri 10. Exemple: a) sistemul zecimal este un sistem de numeraţie în baza 10, numărul de cifre utilizate fiind zece: B = 10 , simboluri: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9. b) sistemul binar este un sistem de numeraţie în baza 2 şi utilizează două cifre: B = 2, simboluri: 0, 1. c) sistemul octal este un sistem de numeraţie în baza 8, conţinând opt cifre: B = 8, simboluri: 0, 1, 2, 3, 4, 5, 6, 7. d) sistemul hexazecimal este un sistem de numeraţie în baza 16 şi conţine 16 cifre: B = 16 , simboluri: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F.

Pentru a indica în ce SN este scris un număr, la sfârşitul reprezentării numărului se adaugă un indice inferior care precizează baza sistemului de numeraţie. Uneori, pentru specificarea bazei sistemului în care este scris un număr se mai utilizează adăugarea unei litere: în binar B, în octal O, în hexazecimal H şi în zecimal D. Exemple: B = 10 ,

N = 23110 = 2 ⋅ 10 2 + 3 ⋅ 101 + 1 ⋅ 10 0 ;

B = 8, N = 4758 = 4 ⋅ 8 2 + 7 ⋅ 81 + 5 ⋅ 8 0 = 31710 ; B = 2, N = 1010012 = 1 ⋅ 2 5 + 0 ⋅ 2 4 + 1 ⋅ 2 3 + 0 ⋅ 2 2 + 0 ⋅ 21 + 1 ⋅ 2 0 = 4110 ; B = 16 ,

N = A8 F16 = A ⋅ 16 2 + 8 ⋅ 161 + F ⋅ 16 0 = 270310 .

1. 1. 1 Conversia unui număr dintr-o bază de numeraţie în alta

Operaţia de trecere de la reprezentarea unui număr în baza B1 la reprezentarea lui în baza B2 se numeşte conversia din baza B1 în baza B2 . 10


1.1.1.2 Conversia unui număr întreg din baza 10 într-o bază oarecare

Considerăm un SN în baza B . Reprezentarea unui număr N întreg, N ≥ 0 , pe n poziţii (cifre), este o secvenţă de simboluri bn −1bn − 2 Kb1b0 care verifică următoarele relaţii:

N=

n −1

∑ bi B i

(1.1)

i =0

(1.2) 0 ≤ bi < B , i = 0,L, n − 1 Simbolurile bi constituie cifrele care trebuie determinate. Valoarea reprezentării, dată de relaţia (1.1), se scrie sub forma: N = bn −1 B n −1 + bn − 2 B n − 2 + K + b1 B1 + b0 . (1.3) Coeficienţii bi se obţin prin împărţirea (întreagă) succesivă a lui N şi a câturilor obţinute după fiecare împărţire, cu valoarea bazei B , până se obţine câtul 0. Rezultatul conversiei numărului N este constituit din resturile obţinute, considerate în ordinea inversă de apariţie. Într-adevăr, împărţind expresia (1.3) la baza B se obţine: C0 = bn −1 B n − 2 + bn − 2 B n − 3 + K + b1 şi restul b0 . Apoi, prin împărţirea câtului C0 la baza B avem: C1 = bn −1 B n − 3 + bn − 2 B n − 4 + K + b2 şi restul b1 . Continuând, se obţin în mod succesiv, drept rest, simbolurile bi ale reprezentării numărului N în baza B .

Exemple: 1. Considerăm numărul zecimal z . Reprezentarea acestuia în baza B se obţine astfel: Cât Rest C0 r0 = b0 z:B C0 : B C1 r1 = b1 M M M C n − 2 : B C n −1 rn − 2 = bn − 2 C n −1 : B rn −1 = bn −1 0 Deci reprezentarea numărului zecimal z în baza B este bn −1bn − 2 Kb1b0 ( B ) .

2. Să se convertească numărul 2310 în sistemul binar. 23:2=11 r0 = 1 11:2=5 r1 = 1 5:2=2 r2 = 1 2:2=1 r3 = 0 11


1:2=0 r4 = 1 Rezultă că reprezentarea în baza 2 este 101112=2310. În general indicele de bază se scrie doar în cazurile în care pot apare confuzii de interpretare. 1.1.1.3 Conversia unui număr subunitar din baza 10 într-o bază oarecare B

Un număr subunitar pozitiv N , într-o bază B , are forma: 0, b−1b− 2 Kb− m , 0 ≤ b− i < B , i = 1,L, m . Valoarea acestei reprezentări este:

N = b−1 B

−1

+ b− 2 B

−2

+ Kb− m B

−m

m

= ∑ b− i B − i .

(1.4)

(1.5)

i =1

Coeficienţii b− i se obţin prin înmulţirea succesivă a numărului N cu noua bază. La primul pas: N × B = b−1 + b− 2 B −1 + Kb− m B − m +1 = b−1 + f1 , partea întreagă a numărului N × B reprezintă prima cifră, cea mai semnificativă a rezultatului, b−1 , adică b−1 = [N × B ] ( [x] reprezintă partea întreagă a numărului x ). În continuare, partea fracţionară f1 a numărului N × B se înmulţeşte cu B : b− 2 + b− 3 B −1 + Kb− m B − m + 2 = b− 2 + f 2 , partea întreagă reprezentând cifra următoare, b− 2 . Algoritmul continuă, astfel încât la un pas k oarecare: b− k + b− k −1 B −1 + Kb− m B − m + k = b− k + f k , obţinându-se cifra b− k . Algoritmul se opreşte fie în momentul în care partea fracţionară este zero, deci toate cifrele obţinute în continuare vor fi zero, fie când s-a atins precizia dorită la conversie. Rezultatul conversiei este constituit din părţile întregi ale produselor luate în ordinea apariţiei lor. Exemple: 1. Numărul subunitar 0, f în baza 10, unde f este partea fracţionară, se converteşte în baza B astfel: Parte Parte întreagă fracţionară 0, f × B b−1 f1 0, f1 × B b− 2 f2 0, f 2 × B b− 3 f3 12


M M M Deci numărul zecimal 0, f se scrie în baza B sub forma 0, b−1b− 2b− 3 K .

2. Să se convertească numărul zecimal 0,125 în binar. 0,125 × 2 = 0,25 b−1 = 0 ⇒ 0,25 × 2 = 0,5 b− 2 = 0 ⇒ 0,5 × 2 = 1,0 b− 3 = 1 ⇒ Rezultă că numărul zecimal 0,125 se scrie în binar în forma 0,0012 . 3. Să se convertească numărul 0,17510 în binar. 0,175 × 2 = 0,35 b−1 = 0 ⇒ 0,35 × 2 = 0,7 b− 2 = 0 ⇒ 0,7 × 2 = 1,4 b− 3 = 1 ⇒ 0,4 × 2 = 0,8 b− 4 = 0 ⇒ 0,8 × 2 = 1,6 b− 5 = 1 ⇒ 0,6 × 2 = 1,2 b− 6 = 1 ⇒ 0,2 × 2 = 0,4 b− 7 = 0 ⇒ 0,4 × 2 = 0,8 b− 8 = 0 ⇒ Algoritmul se opreşte în acest moment pentru că s-a atins lungimea dorită de reprezentare a valorii binare. Deci numărul zecimal 0,125 se reprezintă aproximativ în binar prin 0,00101100 . 4. Să se efectueze conversia numărului zecimal 0,18 în hexazecimal ( B = 16 ). 0,18 × 16 = 2,88 b−1 = 2 ⇒ 0,88 × 16 = 14,08 b− 2 = E ⇒ 0,08 × 16 = 1,28 b− 3 = 1 ⇒ 0,28 × 16 = 4,48 b− 4 = 4 ⇒ 0,48 × 16 = 7,68 b− 5 = 7 ⇒ 0,68 × 16 = 10,88 b− 6 = A ⇒

0,88 × 16 = 14,08 b− 7 = E ⇒ 0,08 × 16 = 1,28 b− 8 = 1 ⇒ Considerăm că m = 8 este o precizie suficientă de reprezentare a numărului şi deci 0,1810 se reprezintă aproximativ în hexazecimal prin 0,2E147AE116. Observaţii: - Algoritmul nu are întotdeauna finalitate. În astfel de cazuri ne oprim atunci când apreciem că precizia obţinută este suficientă. 13


- Un număr reprezentat exact într-o bază, poate avea o reprezentare inexactă (aproximativă) în altă bază. 1.1.1.4 Conversia unui număr real din baza 10 într-o bază oarecare B Pentru a converti un număr zecimal real, format din parte întreagă şi parte fracţionară, se efectuează separat conversia părţii întregi, respectiv a părţii fracţionare, şi apoi se concatenează reprezentările obţinute. Exemple: 1. Să se convertească 23,25 din zecimal în binar. 0,2510=0,012 rezultă 23,2510=10111,012. 2310=101112,

2. Să se efectueze conversia numărului zecimal 943,75 în hexazecimal. 0,7510=0,C16 rezultă 943,7510=3AF,C16. 94310=3AF16, 1.1.1.5 Conversia unui număr dintr-o bază de numeraţie în zecimal

Un număr real, format din parte întreagă şi parte fracţionară, poate fi reprezentat într-o bază de numeraţie, B , ca o succesiune de cifre bn −1bn − 2 Kb1b0 , b−1b− 2 Kb− m . Valoarea acestei reprezentări este:

N=

n −1

∑ bi B i .

(1.6)

i = −m

Prin urmare, pentru a converti un număr dintr-o bază de numeraţie B în zecimal, se va calcula suma produselor dintre cifra corespunzătoare numărului şi baza la puterea specificată de poziţia acesteia. Exemple: 1. Să se determine numărul zecimal reprezentat în binar astfel: 1101,101. 1101,1012 = 1 × 23 + 1 × 2 2 + 0 × 21 + 1 × 2 0 + 1 × 2 −1 + 0 × 2 −2 + 1 × 2 −3 =

= 8 + 4 +1+

1 1 + = 13,62510 2 8

2. Să se convertească în zecimal numărul hexazecimal 3AF,C16. 3AF, C16 = 3 × 16 2 + 10 × 161 + 15 × 16 0 + 12 × 16 −1 = 3 × 256 + 10 × 16 + 15 + +

12 = 943,7510 16

1.1.1.6 Conversia binar-octal-hexazecimal

14


În general, conversia dintr-o bază B1 ≠ 10 într-o altă bază B2 ≠ 10 se realizează prin intermediul bazei 10: se converteşte valoarea din baza B1 în baza 10 şi apoi în baza B2 . Există situaţii în care conversia se poate face direct ca de exemplu, în cazul conversiilor binar-octal-hexazecimal. Ţinând cont că baza sistemelor de numeraţie octal şi hexazecimal se obţine prin ridicarea la puterea a 3-a sau a 4-a a cifrei 2 se pot stabili compatibilităţi directe între cele trei sisteme de numeraţie. Astfel, conversiile între cele trei sisteme folosesc faptul că orice cifră octală, respectiv hexazecimală, poate fi reprezentată prin 3, respectiv 4, cifre binare (tabelul 1.1). Ţinând cont de această observaţie, să considerăm un număr real N care are următoarea reprezentare binară: N = bn −1bn − 2 Kb2 b1b0 , b−1b− 2 Kb− m . Numărul N îl scriem ca o combinaţie liniară a puterilor lui 2: N = bn −1 2 n −1 + bn − 2 2 n − 2 + K + b2 2 2 + b1 2 + b0 + b−1 2 −1 + b− 2 2 −2 + b− 3 2 −3 +

+ K + b− m 2 − m. Octal 0 1 2 3 4 5 6 7

Tabelul 1.1 Binar Hexazecimal 000 0 001 1 010 2 011 3 100 4 101 5 110 6 111 7 8 9 A B C D E F

Binar 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

În cazul în care dorim să efectuăm conversia binar-octal, deoarece o cifră octală se reprezintă prin trei biţi, grupăm expresia în triade, de la virgulă spre extreme, şi obţinem:

15


(

)

(

)

N = b3k + 2 2 2 + b3k +1 2 + b3k 23k + K + b2 2 2 + b1 2 + b0 + + (b

−1 2

unde

2

+ b− 2 2 + b− 3

)2

−3

+ K + (b

− 3l + 2 2

2

+ b− −3l +1 2 + b− 3l

)2

− 3l

⇔

N = bk′ 8 k + Kb1′81 + b0′ 80 + b−′ 1 8 −1 + K + b−′ l 8 −l ,

0 ≤ bi′ = b3i + 2 2 2 + b3i +1 2 + b3i < 8 . Pentru a realiza conversia binar-hexazecimal grupăm expresia în tetrade. Ţinând cont de cele arătate anterior, pentru conversiile binar-octalhexazecimal se stabilesc următoarele reguli: a) Conversia octal-binar sau hexazecimal-binar se realizează exprimând fiecare cifră octală, respectiv hexazecimală, prin 3, respectiv 4, cifre binare.

Exemple: 1. 245,78 = 010 100 101, 1112

2. 5AF,B16 = 0101 1010 1111, 10112 b) Conversia binar-octal sau binar-hexazecimal se realizează grupând câte 3, respectiv 4, cifre binare începând de la marca fracţionară (punct, virgulă) spre stânga şi spre dreapta. Apoi se ataşează fiecărei grupe simbolul echivalent din octal sau din hexazecimal şi combinaţia obţinută este chiar reprezentarea. Grupele extreme se completează, dacă este cazul, cu zerouri nesemnificative. Exemplu: Să se convertească numărul binar 1101010010,01011012 în octal şi în hexazecimal. - octal: 001 101 010 010, 010 110 1002 = 1522,2648; - hexazecimal: 0011 0101 0010, 0101 10102 = 352,5A16.

1. 2 Noţiuni de codificare a informaţiei Pentru a putea fi prelucrată într-un sistem de calcul, informaţia trebuie adusă la o formă ce poate fi reprezentată în sistemele de calcul. Prin natura lor, sistemele de calcul utilizează în special forma numerică binară. Schimbarea formei de reprezentare a informaţiei se numeşte codificare. Fie X = x0 , x1 ,K, x p −1 mulţimea simbolurilor primare emise de o sursă

{

}

de informaţie şi B = {b0 , b1 ,K, bn −1} mulţimea simbolurilor cu ajutorul cărora se realizează codificarea elementelor mulţimii X . Prin operaţia de codificare se ataşează fiecărui element xi ∈ X , al sursei primare de informaţie, o secvenţă de 16


simboluri bi ∈ B , astfel încât modelul de codificare va fi reprezentat printr-o corespondenţă biunivocă. De exemplu, putem avea: x0 ↔ b0 b1b2b1 ≡ c0 , x1 ↔ b0 b1b3b1 ≡ c1 , x2 ↔ b1b2 b3 ≡ c3 , x3 ↔ K Dacă se notează fiecare combinaţie de simboluri cu c0 , c1 ,K se obţine mulţimea C = c0 , c1 ,K, c p −1 denumită mulţimea cuvintelor de cod. Ţinând cont de cele de mai sus se poate defini codificarea ca o corespondenţă biunivocă între elementele xi ∈ X şi ci ∈ C , deci o aplicaţie bijectivă f : X → C . Cu simbolurile mulţimii B se pot forma şi cuvinte cărora să nu le corespundă elemente din mulţimea X . Acestea sunt denumite cuvinte fără sens. Cuvintele cărora le corespund elemente din mulţimea X se numesc cuvinte cu sens. În momentul realizării codificării apare şi problema transformării inverse, ce permite revenirea la forma iniţială. Operaţia de revenire din mulţimea cuvintelor de cod în mulţimea simbolurilor primare, prin intermediul funcţiei inverse f −1 : C → X , se numeşte decodificare. Numărul de simboluri elementare dintr-un cuvânt de cod reprezintă lungimea acestuia. În cazul în care toate cuvintele de cod au aceeaşi lungime, codificarea se numeşte uniformă. Intern, într-un sistem de calcul, informaţia este reprezentată în binar şi deci mulţimea B este mulţimea {0,1}. Prin urmare, cuvintele mulţimii C sunt cuvinte binare de o anumită lungime, în general 8 biţi, 16 biţi, 32 biţi, 64 biţi, etc. Numărul de secvenţe distincte de lungime l , care pot fi create cu ajutorul mulţimii B = {0,1} este 2l . Prin urmare, pentru a se putea realiza codificarea, trebuie ca numărul simbolurilor primare emise de o sursă de informaţie (numărul de elemente ale mulţimii X ) să fie cel mult 2l . În funcţie de elementele mulţimii X şi de regulile de ataşare a combinaţiilor de simboluri {0,1} se obţin diferite coduri. După natura elementelor mulţimii X , codurile pot fi de două tipuri: - numerice – mulţimea X conţine valori numerice; - alfanumerice – mulţimea X conţine şi alte simboluri (litere, cifre, etc.).

{

}

1.3 Coduri numerice 1.3.1 Modalităţi de reprezentare a numerelor în calculator Datele de intrare pentru un program şi/sau rezultatele pot fi numere întregi sau numere reale, pozitive sau negative. Aceste numere sunt preluate de subsistemele de intrare şi convertite din forma de reprezentare externă într-o 17


formă internă. Subsistemele de ieşire convertesc rezultatele numerice din forma de reprezentare internă în forma externă, accesibilă utilizatorului. În mod obişnuit, forma externă de reprezentare a numerelor este cea zecimală. Intern, în calculator, numerele se reprezintă în binar, printr-o secvenţă de biţi de 0 şi 1 conform unor reguli de reprezentare. Codurile utilizate în reprezentarea numerelor sunt coduri numerice. Reprezentarea unei valori numerice presupune precizarea a două elemente: codul folosit pentru a reprezenta acea valoare şi dimensiunea reprezentării. Modul de reprezentare internă a numerelor constituie o problemă importantă în proiectarea unui calculator, deoarece acesta determină complexitatea unităţii aritmetico-logice (unitatea care execută calculele aritmetice şi logice), domeniul valorilor permise (domeniul de reprezentare), precizia calculelor şi, ca urmare, posibilitatea de utilizare a calculatorului. Pentru numerele reale, s-a stabilit următoarea convenţie: virgula nu se reprezintă în calculator. Poziţia acesteia este implicită, toate numerele care se reprezintă în calculator respectând această convenţie. Pentru reprezentarea numerelor în calculator se folosesc două formate de reprezentare: formatul cu virgulă fixă şi formatul cu virgulă mobilă. Reprezentarea în formatul cu virgulă fixă se caracterizează prin aceea că numărul de cifre la dreapta virgulei, poziţia ei şi numărul de cifre la stânga virgulei sunt fixe. Virgula, care nu se reprezintă în calculator (deci nu ocupă o poziţie în reprezentarea numărului) are o poziţie fixă şi poate fi amplasată conform figurii 1.1: parte parte întreagă fracţionară

a)

b)

c)

Fig. 1.1 Tipuri de reprezentări în formatul cu virgulă fixă În figura anterioară săgeata indică poziţia implicită a virgulei. Forma a) este destinată reprezentării numerelor întregi, forma b) pentru numerele subunitare iar forma c) pentru numerele care au atât parte întreagă cât şi parte fracţionară, fiecare reprezentată pe un număr fix de cifre. Formele cele mai utilizate pentru reprezentarea numerelor în formatul cu virgulă fixă sunt a) şi b). Forma c) este folosită pentru calculatoarele dedicate. Dezavantajul principal al acestei forme este următorul: toate numerele trebuie convertite la acest format, prin utilizarea unor factori de scalare atât la introducerea, cât şi la extragerea lor din calculator. De asemenea, domeniul de valori este restrâns faţă de situaţiile reale. Din aceste motive s-a adoptat o nouă reprezentare, în formatul cu virgulă 18


mobilă. Principala deosebire a acestui format faţă de formatul cu virgulă fixă constă în poziţia virgulei, care se poate modifica după cum este necesar, atunci când se efectuează calculele. În ambele formate trebuie remarcat numărul finit de biţi ai reprezentării. Acest număr depinde de tipul calculatorului, fiind stabilit în faza de proiectare a lui. Din această cauză, în calculator nu se pot reprezenta decât un număr finit de valori. Numerele care se reprezintă în calculator corespund unei anumite mulţimi finite din matematică şi se numesc numere în precizie finită. Numerele în precizie finită au proprietăţi, care diferă de cele ale numerelor din matematică. Astfel sunt: fenomenul de depăşire a capacităţii de reprezentare (depăşirea domeniului de valori reprezentabile) şi algebra cu numere în precizie finită. Pentru a exemplifica cele două proprietăţi considerăm că dispunem de o maşină ipotetică (maşină zecimală) care foloseşte pentru reprezentarea numerelor întregi 3 cifre, având posibilitatea reprezentării semnului. În acest caz, domeniul de valori este [− 999, 999 ]. În urma operaţiilor de adunare a două numere de acelaşi semn sau de înmulţire, poate rezulta o valoare care să depăşească acest domeniu. Dacă se consideră operaţia de adunare a numerelor 400 şi 700 (care aparţin domeniului de valori) rezultă o valoare mai mare decât valoarea maximă Vmax = 999 (rezultă 1100), valoare ce nu se poate reprezenta pe trei digiţi (cifre zecimale). Apare astfel fenomenul de depăşire superioară a domeniului de valori. Analog se poate obţine şi o depăşire inferioară, dacă rezultă o valoare mai mică decât Vmin = −999 . Algebra cu numere în precizie finită diferă de algebra cu numere reale. Să luăm ca exemplu legea asociativă: a + (b − c ) = (a + b ) − c . Utilizând aceeaşi maşina zecimală pentru evaluarea celor două expresii, pentru valorile a = 400 , b = 700 şi c = 300 , obţinem rezultate diferite. În expresia din stânga se evaluează mai întâi paranteza şi apoi se efectuează operaţia de adunare, rezultatul fiind 800. La evaluarea expresiei din dreapta se calculează mai întâi paranteza şi se obţine depăşirea superioară a domeniului de valori. Rezultatul de depinde de calculatorul folosit, dar nu va fi în nici un caz 1100. Prin urmare rezultatul final obţinut nu va fi cel corect. Deci legea de asociativitate nu este respectată. De reţinut că ordinea de efectuare a operaţiilor este importantă, programatorului revenindu-i sarcina de a transcrie corect în program relaţiile matematice. 1.3.2 Reprezentarea numerelor naturale (reprezentarea aritmetică) Reprezentare numerelor naturale N = {0,1,2K} se realizează pe un număr fix de poziţii binare (formatul cu virgulă fixă), de regulă 8, 16, 32 sau 64, fiind numită şi reprezentarea aritmetică (fig. 1.2). 19


n

n −1 n − 2

2 n −1 2 n − 2

2n −3

…

2

1

… …

21

20

Fig. 1.2 Reprezentarea numerelor naturale pe n poziţii binare Regula de asociere a acestui cod este chiar reprezentarea binară a valorii respective. În poziţiile 1,2,K, n sunt înscrise cifrele binare corespunzătoare numărului natural reprezentat în binar. Alinierea numerelor naturale se realizează la dreapta, eventualele zerouri nesemnificative fiind plasate în faţa numărului. Dacă se cunoaşte numărul poziţiilor binare pe care se reprezintă un număr natural, se poate stabili numărul maxim ce poate fi reprezentat aritmetic, acesta ocupând toate poziţiile cu cifra 1. Presupunând că reprezentarea se realizează pe 8 poziţii binare (8 biţi), numărul maxim va fi reprezentat ca în figura 1.3. 8 1 27

7 1 26

6 1 25

5 1 24

4 1 23

3 1 22

2 1 21

1 1 20

Fig. 1.3 Reprezentarea numărului natural maxim pe 8 poziţii binare Se observă că în cazul unei reprezentări pe 8 biţi, numărul maxim ce poate fi reprezentat este 28 − 1 = 255 şi deci intervalul de reprezentare este [0, 255].

[

]

În cazul a n biţi, se pot reprezenta numerele naturale din intervalul 0, 2 n − 1 . 1.3.3 Reprezentarea numerelor întregi cu semn În multe aplicaţii se lucrează cu numere întregi cu semn. Numerele negative se pot reprezenta utilizând diferite coduri. Dintre cele mai utilizate coduri de reprezentare putem aminti: reprezentarea în semn-mărime (cod direct), în complement faţă de 2 (cod complementar), în complement faţă de 1 (cod invers), în exces. Există şi alte forme de reprezentare cum ar fi complement faţă de 10, complement faţă de 9, etc. Formele menţionate anterior sunt consacrate în majoritatea sistemelor de calcul actuale. În anumite calculatoare specializate, pentru un anumit tip de calcule şi aplicaţii, se folosesc şi alte forme de reprezentare. Utilizarea mai multor forme de reprezentare este motivată de simplitatea efectuării anumitor calcule şi conversii de reprezentare. 20


1.3.3.1 Reprezentarea numerelor întregi în semn-mărime (cod direct) Reprezentarea în semn-mărime, numită şi reprezentare algebrică, este asemănătore reprezentării numerelor naturale, cu deosebire că prima poziţie (primul bit) este ocupată de semnul numărului întreg, S , astfel: • S = 0 , dacă numărul este pozitiv, N ≥ 0 ; • S = 1 , dacă numărul este strict negativ, N < 0 . Reprezentarea numerelor întregi pe n biţi ( n fiind 8, 16, 32, 64) este redată în figura 1.4. n S

n −1 n − 2

2

n−2

2

n −3

…

2

1

… …

21

20

Fig. 1.4 Reprezentarea numerelor întregi pe n poziţii binare În acest fel un întreg cu semn se poate reprezenta pe n biţi prin: N = ±bn − 2bn − 3 Kb1b0 , cu bi ∈ {0,1} . Dacă notăm bitul din poziţia semnului cu bn −1 , atunci ⎧0 pentru N ≥ 0 bn −1 = ⎨ , < 1 pentru N 0 ⎩ şi numărul N poate fi scris:

N = bn −1bn − 2bn − 3 Kb1b0 = (− 1)

bn

n−2

∑ bi 2i .

(1.7)

i =0

Acest mod de reprezentare se mai numeşte şi cod direct şi este dat de reprezentarea modulului (mărimea) unui număr, precedat de cifra semn. Exemple: Considerăm că dimensiunea reprezentării este de 8 biţi. N = 10101 ; N = +2110 = 0 0010101 , S = 0 , N = 10101 . N = −2110 = 1 0010101 , S = 1 , Cunoscând numărul de biţi, n , ai reprezentării, atunci intervalul posibil admis de reprezentarea în mărime-semn este: − 2 n −1 + 1, 2 n −1 − 1 . Reprezentarea prin semn-mărime a numerelor întregi este dezavantajoasă din punct de vedere al modelării operaţiilor matematice cu ajutorul circuitelor electronice deoarece: - biţii de semn se tratează diferit;

[

]

21


- există două reprezentări pentru numărul 0, de exemplu, pentru reprezentările pe 8 biţi, avem: - 0 + zero pozitiv, 0 0000000; - 0 − zero negativ, 1 0000000. Faptul acesta creează probleme şi este nevoie de un hard mai complex pentru a corecta problemele care apar. 1.3.3.2 Reprezentarea numerelor în complement faţă de 2 (codul complementar) Considerăm un număr întreg N . Complementul faţă de 2, N c , al numărului N se defineşte prin relaţia: N ≥0 ⎧⎪ N , Nc = ⎨ n (1.8) ⎪⎩2 + N = 2 n − N , N < 0 unde N reprezintă valoarea absolută a numărului N , iar n dimensiunea reprezentării (numărul de poziţii binare inclusiv semnul). Pentru numere pozitive, N ≥ 0 , reprezentarea în cod complementar este identică cu reprezentarea în semn-mărime. În cele ce urmează se caută o expresie mai convenabilă pentru cazul numerelor negative. Numărul negativ N , în baza 2, are reprezentarea (pe n biţi, inclusiv semnul): n−2

N = −bn − 2bn − 3 Kb1b0 = − ∑ bi 2i ,

(1.9)

i =0

şi atunci rezultă că, pentru complementul faţă de 2, se poate scrie: N c = 2n −

n−2

K ∑ bi 2i = 11 12 31 + 1 −

i =0

N c = 2 n −1 +

n

n−2

n−2

n−2

i =0

i =0

i =0

∑ bi 2i = 2 n −1 +

∑ 2i + 1 −

n−2

∑ (1 − bi )2i + 1.

∑ bi 2i

⇔

(1.10)

i =0

Introducem notaţia 1 − bi ≡ bi , unde bi reprezintă inversul logic al bitului bi , adică 0 = 1 şi 1 = 0 . Atunci relaţia (1.10) se scrie în forma: N c = 1bn − 2bn − 3 Kb1b0 + 1 . (1.11) Pe baza relaţiilor (1.8-11), pentru reprezentarea numerelor negative în cod complementar, se pot enunţa următoarele trei reguli: 1. Se reprezintă numărul în valoare absolută, apoi se inversează bit cu bit, inclusiv bitul de semn (care devine 1) şi se adună 1 la cel mai puţin semnificativ bit (bitul LSB). Exemplu: Numărul N = −75 se reprezintă pe n = 8 biţi astfel: 22


a) N = +75 = 0 1001011; b) se inversează fiecare bit, inclusiv cel de semn: 1 0110100 ; c) se adună 1: 1 0110100 + 1 = 1 0110101 , deci N c = 1 0110101 . 2. Se foloseşte definiţia (1.8), unde n reprezintă dimensiunea reprezentării (inclusiv semnul). Exemplu: Pentru aflarea complementului faţă de 2, pe n = 8 biţi, al numărului N = −75 se procedează astfel: N c = 28 − N şi deci 100000000 01001011 N c = 10110101 . 10110101 3. Codul complementar al unui număr negativ, N , se obţine prin inversarea biţilor reprezentării cu semn (inclusiv a bitului de semn) a valorii absolute, N , plecând de la dreapta spre stânga, cu excepţia primului bit de 1 şi a tuturor biţilor de 0 dinaintea sa. Exemple: 1. N = −75 . Se reprezintă N cu semn N = +75 = 0 1001011 şi aplicând regula 3 rezultă: N c = 1 0110101 . 2. N = −112 ⇒ N = +112 = 0 1110000 ⇒ N c = 1001 0000 . Se observă că, dacă se aplică regula 1 unei valori negative reprezentate în complement faţă de 2, atunci se obţine valoarea pozitivă echivalentă. De exemplu, pentru N c = 1 0110101 prin inversarea biţilor obţinem 0 1001010 şi prin adunarea lui 1 rezultă 0 1001011 = +75 . În concluzie, pentru a interpreta o valoare negativă reprezentată în cod complementar, se aplică regula 1 (numită şi regula de negare) şi se obţine numărul opus corespunzător. Observaţie: În complement faţă de 2 avem o singură reprezentare pentru valoarea zero. N = 0 pe 8 biţi se reprezintă în semn-mărime prin 0 0000000 . Aplicând prima regulă se obţine: 11111111, şi apoi adunând 1 rezultă reprezentarea în cod complementar: N c = 0 0000000 . Codul complementar este codul cel mai utilizat în reprezentarea numerelor algebrice în calculator. Considerând că se folosesc pentru reprezentare n biţi (din care unul pentru semn), atunci domeniul de valori este: − 2 n −1 , 2 n −1 − 1 . Se observă că domeniul de valori nu este simetric: există un număr negativ, − 2 n −1 , care nu are corespondent pozitiv în domeniu.

[

]

23


1.3.3.3 Reprezentarea numerelor în complement faţă de 1 (codul invers) Considerăm un număr N întreg şi dimensiunea reprezentării (inclusiv semnul) fiind n . Complementul faţă de 1, N i , al numărului N se defineşte prin relaţia: N ≥ 0; ⎧⎪ N , Ni = ⎨ n (1.12) ⎪⎩2 − 1 + N = 2 n − 1 − N , N < 0, Pentru numerele pozitive reprezentarea în cod invers este identică cu reprezentarea în semn-mărime. În cazul numerelor negative, efectuând un raţionament similar cazului codului complementar faţă de 2, se obţine expresia codului invers: N i = 1bn − 2bn − 3 Kb1b0 . (1.13) Din relaţiile (1.12) şi (1.13) rezultă două reguli de obţinere a codului invers: 1. Se reprezintă valoarea absolută a numărului în cod direct (mărime-semn) şi se inversează toţi biţi, inclusiv semnul. Exemplu: numărul N = −75 se reprezintă pe n = 8 biţi astfel: N = +75 = 0 1001011 şi prin inversarea biţilor rezultă N i = 1 0110100 . 2. Se foloseşte definiţia (1.12), unde n reprezintă dimensiunea reprezentării (inclusiv semnul). Exemplu: Pentru aflarea complementului faţă de 1, pe n = 8 biţi, al numărului N = −75 se procedează astfel: N i = 28 − 1 − N implică 11111111 01001011 şi deci N i = 1 0110100 . 10110100

Observaţie. Din definiţie, se observă că dacă efectuăm calculul N i + N , rezultatul (pe n biţi) este 11K12 , adică 2 n − 1 . Domeniul de valori reprezentabile în cod invers este: − 2 n −1 + 1, 2 n −1 − 1 . Un dezavantaj al codului invers îl constituie faptul că admite două reprezentări pentru 0. De exemplu, în cazul unei reprezentări pe n = 8 biţi avem: + 0 = 0 0000000 şi − 0 = 11111111.

[

]

24


1.3.3.4 Reprezentarea numerelor în cod exces Această codificare constă în adunarea unei valori constante la fiecare număr întreg (pozitiv sau negativ) care se reprezintă. Valoarea constantă, notată E , care se adună, este de regulă 2 n −1 sau 2 n −1 − 1 , unde n este numărul de biţi ai reprezentării. Matematic, un număr întreg N se reprezintă în cod exces E prin: E+N. În general, domeniul de valori întregi ce se pot reprezenta pe n biţi este: − 2 n −1 + 1, 2 n −1 − 1 . Utilizând codul exces 2 n −1 − 1 , domeniul de mai sus se

[

]

[

]

transformă în domeniul de valori pozitive: 0, 2 n − 1 . Deci codul în exces poate transforma un domeniu de numere algebrice într-un domeniu de numere aritmetice. Operaţiile cu numere aritmetice se implementează mai simplu (hardware sau software) decât cu numere aritmetice, aceasta constituind un avantaj al codului în exces. Codul în exces se foloseşte în special la reprezentarea exponentului numerelor în formatul cu virgulă mobilă. 1.3.4 Reprezentarea numerelor reale Numerele reale se reprezintă în calculator în formatul cu virgulă mobilă (flotantă). Un număr real N , reprezentat într-o anumită bază de numeraţie B , se poate scrie sub forma: (1.14) N = M ⋅ BE , unde: E - se numeşte exponent şi este un număr întreg (pozitiv sau negativ), ce determină ordinul de mărime al numărului; M - este un număr fracţionar numit mantisă, ce determină precizia numărului. Remarcăm că o astfel de reprezentare nu este unică. De exemplu, în baza 10, numărul real 3,14 poate fi scris în mai multe forme: 3,14 = 3,14 ⋅ 10 0 = 31,4 ⋅ 10 −1 = 0,314 ⋅ 101 . Acest neajuns se înlătură dacă se consideră o reprezentare în care mantisa M satisface relaţia: 1 = 0,1 ≤ M < 1. (1.15) B În acest caz mantisa se numeşte normalizată, are obligatoriu după marca fracţionară (virgulă sau punct) o cifră diferită de cifra 0 şi este în valoare absolută un număr subunitar. Cu aceste considerente, numărul zecimal anterior 3,14 se reprezintă unic sub forma 0,314 ⋅ 101 . Observaţie. Unele formate de reprezentare folosesc pentru normalizarea mantisei relaţia: 1≤ M < B . (1.16) 25


În general, în formatul cu virgulă mobilă, un număr real se aduce în forma: (1.17) N = ±M ⋅ B E , în care mantisa M este normalizată şi este considerată un număr pozitiv subunitar. Prin urmare, un număr real N se reprezintă pe n biţi prin bitul de semn al numărului, exponent şi mantisă ca în figura 1.5. n-1 S

0 Exponent

Mantisă m biţi

e biţi

Fig. 1.5 Reprezentarea în virgulă mobilă Se remarcă faptul că informaţia care nu se modifică nu se reprezintă, adică baza şi virgula. Deoarece se foloseşte un bit pentru semnul numărului, atunci mantisa se consideră un număr pozitiv şi se reprezintă prin mărime, baza de reprezentare B , a mantisei (baza de reprezentare a numărului şi a mantisei, de regulă, sunt aceleaşi) fiind 2, 4, 8 sau 16. Dacă baza de reprezentare este 2, bitul mai semnificativ al mantisei este întotdeauna 1 (mantisa este normalizată). Acest bit poate să fie reprezentat (să i se aloce o poziţie) sau nu în memoria calculatorului. În cazul în care nu se reprezintă, fiind implicit 1, efectul este acela de a dubla numărul de mantise distincte ce se pot reprezenta. Această tehnică de reprezentare este des utilizată, iar bitul care nu se reprezintă se numeşte bit ascuns (hidden bit). Trebuie reţinut totuşi că tehnica cu bit ascuns se referă doar la reprezentarea numerelor în memoria calculatorului nu şi la operaţiile efectuate de unitatea aritmetico-logică. Condiţia de normalizare a mantisei, care asigură unicitatea reprezentării numărului real în calculator, stabileşte numărul de cifre ale mantisei. Acest număr determină precizia reprezentării. Precizia reprezentării ne arată de fapt numărul de cifre zecimale disponibile în acel format. Numărul total de mantise distincte ce se pot reprezenta este: (1.18) N mantise = (B − 1)B m −1 . Pentru reprezentarea exponentului, care este întotdeauna un număr întreg pozitiv sau negativ, se utilizează în general un cod în exces. Scopul utilizării codului în exces este acela de a deplasa domeniul valorilor exponentului într-un interval pozitiv în vederea lucrului cu numere întregi fără semn. De exemplu, într-o reprezentare care alocă e biţi pentru exponent, prin reprezentarea în cod exces 2 e−1 , domeniul de valori al exponentului D = − 2 e −1 − 1 , 2 e −1 − 1 se

[

[(

]

)

]

transformă în D ′ = 1, 2 e −1 . Valoarea 0 a exponentului în cod exces este 26


rezervată pentru reprezentarea numărului real 0.0, deoarece valoarea 0 nu poate fi normalizată (mantisa M ≠ 0 ). Exponentul reprezentat în cod exces se mai numeşte caracteristică. În continuare evaluăm intervalul valorilor reprezentabile. Valoarea maximă a exponentului este: Emax = 2 e −1 − 1 . Considerând cazul mantisei subunitare, atunci valorile pozitive reprezentabile satisfac relaţia: Vmin = B − Emax −1 ≤ M ⋅ B E < B Emax = Vmax . (1.19) Reprezentând domeniul de valori pe axa reală avem cazul din figura 1.6.

-Vmax

-Vmin 0

Vmin

Vmax

Fig.1.6 Dacă în urma unei operaţii aritmetice rezultă o valoare din intervalele (− ∞,−Vmax ] sau [Vmax , ∞ ) atunci apare fenomenul de depăşire a capacităţii de reprezentare: depăşire flotantă superioară (rezultat > Vmax ), respectiv depăşire flotantă inferioară (rezultat < −Vmax ). Acest fenomen este semnalat de către calculator, execuţia programului fiind abandonată, odată cu afişarea unui mesaj corespunzător. Fenomenul de depăşire în formatul cu virgulă mobilă poate apare numai dacă se depăşeşte capacitatea de reprezentare a exponentului. Dacă rezultatul unei operaţii este în intervalul (− Vmin ,Vmin ) , atunci el este considerat ca fiind 0 şi nu se semnalează eroare. Pentru mărirea capacităţii de reprezentare se poate mări numărul de biţi rezervaţi exponentului sau se alege o bază mai mare. Există mai multe formate de reprezentare în virgulă mobilă: formatul DEC, formatul IBM, standardul IEEE, etc. Standardul IEEE (Institute of Electric and Electronic Egineering) a fost adoptat în 1985 şi majoritatea firmelor de microprocesoare cum ar fi Intel, Motorola, SPARC şi MIPS produc coprocesoare aritmetice care lucrează cu reprezentarea standard în virgulă mobilă. Baza de reprezentare este 2. Mantisa se reprezintă în valoare absolută folosind tehnica cu bit ascuns. Condiţia de normalizare a mantisei este: 1,010 ≤ M < 2,010 sau 1,00K 010 ≤ M ≤ 1,11K12 . Deoarece partea întreagă a mantisei este întotdeauna 1, aceasta nu se mai reprezintă în calculator, reprezentându-se numai cifrele de la dreapta virgulei. Standardul IEEE defineşte trei formate: - simplă precizie (32 biţi); - dublă precizie (64 biţi); 27


- precizie extinsă (80 biţi). Formatul cu precizie extinsă se utilizează în interiorul unităţilor aritmetice de virgulă mobilă, la care programatorii nu au acces. Formatul simplă precizie are un bit pentru semn, 8 biţi pentru exponent şi 23 biţi pentru mantisă. Exponentul se reprezintă în cod exces 12710. Rezultă următoarele caracteristici ale acestui format, în simplă precizie (fig. 1.7): Vmantisa _ min = 1,00K 0 2 = 1 ; Vmantisa _ max = 1,11K12 = 2,0 − 2 −23 ; Vmin = 1,00K 0 2 ⋅ 2 −126 = 1,1755 ⋅ 10 −38 ; Vmax = 1,11K12 ⋅ 2 +128 = 3,4028 ⋅ 10 38 ;

N mantise = 2 23 = 8388608 ≅ 8,4 ⋅ 10 6 .

Precizia reprezentării este de 6 cifre zecimale. 31 30 23 22 S Exponent + 127

0 Mantisă normalizată

Fig. 1.7 Formatul dublă precizie foloseşte un bit pentru semn, 11 biţi pentru exponent şi 52 biţi pentru mantisă. Exponentul este reprezentat în cod exces 1024 (210). Caracteristicile reprezentării în dublă precizie sunt: Vmin = 1,00 K 0 2 ⋅ 2 −1022 = 2,225 ⋅ 10 −308 ;

Vmax = 1,11K12 ⋅ 2 +1023 = 1,798 ⋅ 10 308 ; N mantise = 2 52 ≅ 4,5 ⋅ 1015 .

Se observă că domeniul de reprezentare este mult mai mare decât în simplă precizie, iar precizia a crescut la 15 cifre zecimale exacte. 1.3.5 Reprezentarea cifrelor zecimale (coduri zecimal-binare) În această clasă de coduri zecimal-binare (BCD – Binary Coded Decimal) mulţimea X a sursei primare de informaţie ce trebuie codificată este formată din simbolurile cifrelor zecimale, X = {0,1,2,3,4,5,6,7,8,9} , deci mulţimea cuvintelor de cod trebuie să conţină cel puţin 10 cuvinte distincte. Cuvintele de cod trebuie să aibă cel puţin 4 biţi, deoarece 2 3 < 10 < 2 4 . Stabilind corespondenţa între mulţimea cifrelor zecimale şi mulţimea celor 16 cuvinte binare de 4 biţi se obţin 28

Introducere în ştiinţa sistemelor şi a calculatoarelor 10 în total A16 posibilităţi de codificare. Din acest număr mare de coduri posibile există anumite variante mai uzuale care pot fi divizate în: coduri ponderate şi coduri neponderate. Coduri ponderate. Un cod ponderat asociază fiecărei cifre zecimale o tetradă binară, iar ponderea fiecărui bit din tetradă este egală cu valoarea cifrei din denumirea codului, tabelul 1.2. Cifra zecimală codificată se obţine prin suma biţilor din cuvântul de cod, ponderaţi cu valoarea corespunzătoare din denumirea codului. Dacă ataşăm unei cifre zecimale zi ∈ {0,1,K ,9} un cuvânt de cod ci = b3b2b1b0 , unde bk ∈ {0,1} , atunci se poate scrie:

zi =

3

∑ bk pk ,

(1.20)

k =0

unde pk constituie ponderea corespunzătoare rangului k . Dintre codurile ponderate cele mai utilizate amintim: 8421, 2421,4221, 7421. Cifră zecimală 0 1 2 3 4 5 6 7 8 9

Tabelul 1.2 Coduri ponderate 8421 2421 4221 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001

0000 0001 0010 0011 0100 1011 1100 1101 1110 1111

0000 0001 0010 0011 0110 1001 1100 1101 1110 1111

7421 0000 0001 0010 0011 0100 0101 0110 0111 1001 1010

Codul 8421 are ca ponderi puterile lui 2 (8=23, 4=22, 2=21, 1=20) şi cuvintele de cod sunt chiar numerele succesive în sistemul binar natural. Din acest motiv codul 8421 se mai numeşte codul zecimal-binar natural NBCD (Natural Binary Coded Decimal). În terminologia curentă este denumit (impropriu) doar codul BCD. La codul 2421 (codul Aiken) codificarea primelor cinci cifre zecimale este identică cu cea din codul 8421. În continuare codificarea cifrei zecimale 5 se obţine din secvenţa corespunzătoare cifrei zecimale 4 prin complementare (complement faţă de 1). Aceeaşi regulă se aplică pentru obţinerea cuvântului de cod al cifrei 6 din cel al cifrei 3, respectiv 7 din 2, 8 din 1 şi 9 din 0. Deci două cifre zecimale complementare faţă de 9 (0 cu 9, 1 cu 8, 2 cu 7, 3 cu 6, 4 cu 5) au cuvintele de cod obţinute prin inversarea cifrelor binare. Codurile care prezintă această proprietate sunt denumite coduri cu autocomplementare. 29


Coduri neponderate. Dintre codurile neponderate cele mai utilizate amintim: Exces 3 şi codul Gray (tabelul 1.3). Codul Exces 3 se obţine din cuvântul de cod 8421 al cifrei zecimale respective la care se adaugă 0011 (3 în binar). Este un cod cu autocomplementare şi cifrei zecimale 0 îi corespunde un cuvânt de cod ce conţine cifre binare de 1. În acest cod se poate face distincţie, pentru o locaţie de memorie sau un registru, între lipsa unei informaţii înscrise şi înscrierea lui zero, deoarece zero este codificat prin 0011 (a dispărut din cod cuvântul 0000, ceea ce reprezintă lipsa unei informaţii). Codul Gray are proprietatea de adiacenţă, în sensul că trecerea de la o cifră zecimală la următoarea se face prin modificarea unui singur bit din cuvântul de cod. Acest cod este util pentru mărimile care cresc succesiv (de exemplu la codificarea în diagrama Veitch-Karnaugh de minimizare a funcţiilor logice). Dacă notăm cu a8 , a4 , a2 , a1 cifrele binare ale secvenţelor codului 8421, în ordinea ponderilor şi cu b4 ,b3 ,b2 ,b1 cifrele binare ale secvenţelor codului Gray, în ordinea de la stânga spre dreapta, acestea din urmă pot fi calculate folosind relaţiile: (1.21) b4 = a8 , b3 = a8 ⊕ a 4 , b2 = a4 ⊕ a2 , b1 = a 2 ⊕ a1 . Tabelul 1.3 Coduri neponderate Cifră Exces 3 Gray zecimală 0 0011 0000 1 0100 0001 2 0101 0011 3 0110 0010 4 0111 0110 5 1000 0111 6 1001 0101 7 1010 0100 8 1011 1100 9 1100 1101 Reprezentarea unui număr zecimal într-un cod zecimal-binar se face înlocuind fiecare cifră zecimală cu tetrada corespunzătoare din acel cod. De exemplu, în cod NBCD (pentru care vom utiliza terminologia BCD) numărul zecimal N = 539 se reprezintă prin: N = 0101 0011 1001BCD , fiecare cifră zecimală fiind înlocuită cu corespondentul său în reprezentarea binară. Observaţie. Reprezentarea binară a aceluiaşi număr este: 53910 = 10 0001 10112 . 30


Codul BCD este cel mai utilizat cod pentru reprezentarea cifrelor zecimale. Unele microprocesoare acceptă instrucţiuni în limbaj de asamblare pentru efectuarea unor calcule în BCD. Pentru reprezentarea numerelor zecimale în cod BCD există două forme de reprezentare: • BCD despachetat - fiecare cifră se reprezintă pe un octet, din care doar cei 4 biţi mai puţin semnificativi sunt folosiţi; • BCD împachetat – fiecare cifră se reprezintă pe 4 biţi deci câte două cifre pe octet. 1.3.6 Operaţii aritmetice 1.3.6.1 Operaţii aritmetice în binar, octal, hexazecimal Operaţii aritmetice în binar Regulile de operare în binar sunt următoarele: Adunare 0+0=0 0+1=1 1+0=0 1 + 1 = 10

Înmulţire 0×0 = 0 0×1 = 0 1×0 = 0 1×1 = 1

Scădere 0–0=0 1–0=1 1–0=0 0 – 1 = 1*

unde * semnifică un împrumut de pe poziţia imediat următoare descăzutului, care pentru poziţia curentă înseamnă 2 (deci se interpretează 2 – 1 = 1). Observaţie. Fiind date două numere N şi M suma lor în baza 10 este egală cu suma lor în baza 2. N10 + M 10 = N 2 + M 2 . Exemplu: Se consideră adunarea, scăderea, înmulţirea şi împărţirea în binar a două numere: a)

237,62510 = 11101101,1012 + 90,12510 = 1011010,0012 327,75010 = 101000111,1102

b)

c)

6,7510 = 110,112 × 2,7510 = 10,112 11011 11011 00000 11011 10010,10012 = 18,562510

d)

31

69,75010 = 1000101,1102 – 58,37510 = 111010,0112 11,37510 = 1011,0112 10011,01⎥ 101,1 1011 ⎥ 11,1 10000 1011 1011 1011 ------


În cazul d) deîmpărţitul este 19,2510, împărţitorul 5,510 şi câtul 3,510. Operaţii aritmetice în octal şi hexazecimal Se va ţine seama de următoarele reguli: • la adunare şi înmulţire rezultatul adunării, respectiv înmulţirii, a două cifre va fi constituit din restul împărţirii sumei sau produsului la bază, câtul constituind transportul pentru poziţia următoare; • la scădere, un împrumut de la poziţia următoare a numărului înseamnă adunarea bazei la descăzutul poziţiei curente. Exemple: - în octal a) 1475,367 + 562,51 22630,077 c)

357,26 × 3,7 321332 131602 1637,352

- în hexazecimal a) AE53C + D8E2 BBE1E c)

5DA2 × B8 2ED10 405F6 434C70

b)

d)

34022,56 – 1234,25 32566,31 631,06 | 254,2 530,4 | 2,3 100,46 100,46 -------

b)

F000 – 1 EFFF

d)

42C28 | 5AE 3E7A ⎢BC 4488 4488 ------

1.3.6.2 Operaţii aritmetice cu numere cu semn în cod complementar În majoritatea calculatoarelor se utilizează reprezentarea în cod complementar. Din acest motiv vom analiza în detaliu operaţiile aritmetice cu aceste numere, evidenţiind avantajele utilizării acestui cod. Vor fi tratate doar cazurile de adunare şi scădere (caz particular al adunării), având în vedere că operaţiile complexe ca înmulţire şi împărţire au la bază aceleaşi operaţii de adunare şi scădere. Adunarea în cod complementar 32


Pentru operaţia de adunare în cod complementar se foloseşte următoarea teoremă: Fiind date două numere x şi y din intervalul de reprezentare şi presupunând că suma x + y este cuprinsă în acest interval, atunci este valabilă relaţia: xc + yc = ( x + y )c , (1.22) unde indicele c specifică faptul că numărul este reprezentat în cod complementar. Operaţiile de adunare şi scădere se reduc la operaţia de adunare a numerelor reprezentate în cod complementar. Se adună cei doi operanzi bit cu bit, inclusiv biţii de semn, iar eventualul transport care rezultă de la rangul de semn, se va neglija. Rezultatul este obţinut în cod complementar. În continuare considerăm separat cazurile când ambele numere sunt pozitive, ambele negative şi de semne diferite. Vor fi analizate cazurile când apare fenomenul de depăşire a capacităţii de reprezentare (overflow). Reamintim că depăşirea capacităţii de reprezentare însemnă că având la dispoziţie n poziţii binare trebuie să înscriem un rezultat reprezentat pe un număr de biţi mai mare (se depăşeşte domeniul valorilor reprezentabile pe n biţi). În cazul exemplificărilor vom considera că dimensiunea reprezentării este n = 8 , din care un bit este folosit pentru semn, domeniul valorilor reprezentabile fiind [− 128, 127 ]. a) Adunarea a două numere pozitive x ≥ 0 , y ≥ 0 Din relaţia de definiţie (1.8) rezultă că xc = x , y c = y . Considerăm mai întâi două numere zecimale a căror sumă nu depăşeşte capacitatea de reprezentare ( x + y < 2 7 = 128 ). Exemplu: x = 30 , y = 50 şi x + y = 80 . x = +30 xc = 0 0011110 + y = +50 yc = 0 0110010 xc + yc = 0 1010000c = + 8010. Este evident că rezultatul obţinut este corect şi este tot în cod complementar. Să considerăm acum două numere zecimale a căror sumă depăşeşte valoarea maximă reprezentabilă. Exemplu: x = 30 , y = 100 şi x + y = 130 > 127 . xc = 0 0011110 + yc = 0 1100100 xc + yc = 1 0000010c = – 12610 , rezultat eronat. 33


Prin urmare, există cazuri în care, la sumarea a două numere pozitive, se obţine un rezultat fals. Cauza rezultatului eronat este insuficienţa spaţiului alocat pentru reprezentare. Valoarea obţinută este mai mare decât valoarea maximă reprezentabilă, apărând fenomenul de depăşire a capacităţii de reprezentare (overflow). Circuitele care realizează sumarea celor două numere trebuie să sesizeze această situaţie pentru a semnala faptul că rezultatul este eronat. În cazul considerat sesizarea depăşirii se poate face observând că la adunarea a două numere pozitive a rezultat un număr negativ sau că există transport dinspre rangul cel mai semnificativ spre cifra semn, dar nu există transport în afara cifrei semn. Transportul care apare de la rangul de semn se denumeşte carry (transport). b) Adunarea a două numere negative x < 0 , y < 0 Conform relaţiei de definiţie (1.8) a complementului faţă de 2, pentru aceste numere putem scrie: xc = 2 n − x yc = 2 n − y . şi În acest caz se obţine: xc + yc = 2 n − x + 2 n − y = 2 n − x + y + 2 n = 2 n − x + y = ( x + y )c , prin aplicarea corecţiei 2 n = 0 , adică neglijarea transportului de la rangul de semn. Considerăm mai întâi cazul în care suma lor este în domeniul de reprezentare. Exemplu: Fie numerelor zecimale x = −30 şi y = −50 . Suma lor este x + y = −80 , valoare care este în domeniul valorilor reprezentabile ( n = 8 biţi, inclusiv bitul de semn). Reprezentările în cod direct pentru cele două numere sunt: xd = 1 0011110 ⇒ xc = 11100010 , y d = 1 0110010 ⇒ yc = 11001110 . Efectuând adunarea: xc = 11100010 + yc = 11001110 1 ← 1 0110000 se neglijează transportul de la rangul de semn (carry) şi deci rezultă: (x + y )c = 1 0110000 sau (x + y )d = 11010000 = - 8010 .

Se observă că în acest caz există carry şi transport spre rangul semnului. Considerăm acum două numere zecimale negative a căror sumă este în afara domeniului de reprezentare (există depăşire a capacităţii de reprezentare, adică overflow). 34


Exemplu: x = −30 şi y = −100 . Suma lor este x + y = −130 , valoare care nu aparţine domeniului de reprezentare. Reprezentările în cod complementar pentru cele două numere sunt: ⇒ xd = 1 0011110 xc = 11100010 , y d = 11100100 ⇒ yc = 1 0011100 . Efectuând adunarea: xc = 11100010 + yc = 1 0011100

1 ← 0 0111110 şi neglijând transportul de la rangul semn se obţine: xc + y c = 0 0111110 = +6210 , rezultat care este eronat.

În cazul prezentat există depăşire a capacităţii de reprezentare. Sesizarea depăşirii se poate face observând că la adunarea a două numere negative a rezultat un număr pozitiv sau prin faptul că există transport de la rangul de semn (carry) dar nu există transport spre rangul de semn. Observaţie. Depăşirea capacităţii de reprezentare (overflow) poate să apară, în cazul operaţiei de adunare, numai la adunarea a două numere de acelaşi semn. Din cele prezentate anterior se observă că detectarea depăşirii capacităţii de reprezentare poate fi făcută considerând două cifre pentru semn: 00 pentru „+” şi 11 pentru „–” . În cazul în care semnul sumei este 01 sau 10, se poate afirma că s-a depăşit capacitatea de reprezentare. c) Adunarea a două numere cu semne diferite Adunarea a două numere cu semne diferite nu poate genera depăşire a capacităţii de reprezentare. Fie două numere de semne opuse: x > 0 şi y < 0 . Analizăm pe rând cazurile în care x > y şi x < y . Cazul x > y Din definiţia complementului faţă de 2 rezultă: xc = x şi yc = 2 n − y . Atunci, putem scrie: xc + yc = x + 2 n − y = 2 n + x − y = x − y = ( x + y )c , unde s-a realizat corecţia 2 n = 0 , ceea ce este echivalent cu neglijarea transportului de la rangul de semn. Exemplu: Considerăm numerele zecimale x = 50 şi y = −30 . Reprezentările în cod complementar sunt: 35


xc = 0 0110010 , Prin sumare rezultă: xc = 0 0110010 +

yc = 11100010 .

yc = 1 1100010

1 ← 0 0010100 şi neglijând transportul de la rangul semn ⇒ xc + yc = 0 0010100 = +2010 . Cazul x < y În acest caz se obţine: xc + yc = x + 2 n − y = 2 n − ( y − x ) = ( x + y )c , deci nu apare transport la rangul de semn.

Exemplu: x = 30 şi y = −50 . În cod complementar avem: xc = 0 0011110 şi y c = 11001110 . Efectuând sumarea: xc = 0 0011110 + yc = 1 1001110 1 1101100 şi deci ( x + y )c = 11101100 sau ( x + y )d = 1 0010100 = -2010 . Scăderea a două numere în cod complementar reprezintă un caz particular de adunare, în care se adună descăzutul cu opusul scăzătorului, reprezentat tot în cod complementar. De fapt se foloseşte faptul că x − y = x + (− y ) . Din cele prezentate anterior rezultă următoarele avantaje ale utilizării reprezentării în cod complementar: • rezultatul adunării a două numere se obţine după o singură operaţie; • biţii de semn se tratează similar cu biţii valorici; • scăderea se poate substitui prin adunare; • se poate sesiza relativ simplu depăşirea capacităţii de reprezentare. 1.3.6.3 Operaţii aritmetice cu numere cu semn în cod invers Operaţiile de adunare şi scădere se reduc la operaţia de adunare a numerelor reprezentate în cod invers. Se adună cei doi operanzi bit cu bit, inclusiv biţii de semn, iar eventualul transport care rezultă de la rangul de semn, se va aduna la rangul cel mai puţin semnificativ. Rezultatul este obţinut în cod invers. Pentru operaţia de adunare a două numere reprezentate în cod invers este valabilă următoarea teoremă: Fiind date două numere x şi y din intervalul de reprezentare şi presupunând că suma x + y este cuprinsă în acest interval, atunci este valabilă relaţia: 36


xi + yi = ( x + y )i , (1.23) unde indicele i specifică faptul că numărul este reprezentat în cod invers. La fel ca în cazul codului complementar vom analiza adunarea a două numere pozitive, negative şi de semne diferite. În exemple dimensiunea reprezentării va fi considerată n = 8 , inclusiv bitul de semn. Pentru această dimensiune domeniul de reprezentare este: [− 127, 127 ] . a) Adunarea a două numere pozitive x ≥ 0 , y ≥ 0 Din relaţia de definiţie (1.12) rezultă că xi = x şi yi = y . Prin urmare acest caz este identic cu cazul (a) de la codul complementar. b) Adunarea a două numere negative x < 0 , y < 0 Conform relaţiei de definiţie (1.12) a complementului faţă de 1, pentru aceste numere putem scrie: xi = 2 n − x − 1 yi = 2 n − y − 1 . şi În acest caz se obţine: xi + y i = 2 n − x − 1 + 2 n − y − 1 = 2 n − x + y − 1 + 2 n − 1 = = 2 n − x + y − 1 = ( x + y )i

prin aplicarea corecţiei 2 n − 1 = 0 . Acest lucru este echivalent cu adunarea transportului de la rangul de semn la rangul cel mai puţin semnificativ. În continuare considerăm două exemple: unul în care suma numerelor este în domeniul de valori admis şi unul în care suma este în afara domeniului de valori (depăşire). Exemple: 1. x = −30 , y = −50 . Reprezentările în cod invers sunt: ⇒ xd = 1 0011110 xi = 11100001 , y d = 1 0110010 ⇒ yi = 11001101 . Efectuând suma: xi = 11100001 +

yi = 11001101 1 ← 1 0101110 + →→→

1

101011111 rezultă ( x + y )i = 10101111 sau ( x + y )d = 11010000 = −8010 , rezultat corect. În acest caz avem transport în rangul semn şi transport (carry) din rangul semn.

37


2. x = −30 şi y = −100 . Suma lor este x + y = −130 , valoare care nu aparţine domeniului de reprezentare. Reprezentările în cod invers pentru cele două numere sunt: xd = 1 0011110 ⇒ xi = 11100001 , ⇒ y d = 11100100 yi = 1 0011011 . Rezultă: xi = 11100001 + yi = 1 0011011 1 ← 01111100 + →→→ 1 01111101 Deci se obţine ( x + y )i = 01111101 = +12510 , rezultat eronat datorat depăşirii capacităţii de reprezentare. Observăm că, la fel ca la codul complementar, sesizarea depăşirii se poate face prin faptul că la sumarea a două numere negative a rezultat un număr pozitiv sau că există transport de la rangul de semn (carry) dar nu avem transport spre rangul de semn. De asemenea, depăşirea poate fi sesizată prin introducerea a două cifre binare pentru semn (00 pentru „+” şi 11 pentru „–”). c) Adunarea a două numere de semne diferite În acest caz nu poate să apară depăşire. Fie două numere de semne opuse: x > 0 şi y < 0 . Analizăm pe rând cazurile în care x > y şi x < y . Cazul x > y Se obţine: xi + yi = x + 2 n − y − 1 = 2 n − 1 + x − y = x − y = ( x + y )i unde s-a făcut corecţia 2 n − 1 = 0 , ceea ce este echivalent cu adunarea transportului de la rangul de semn la rangul cel mai puţin semnificativ. Exemplu: Considerăm numerele zecimale x = 50 şi y = −30 . Reprezentările în cod invers sunt: xi = 0 0110010 , yi = 11100001 . Prin sumare rezultă:

38


xi = 0 0110010 + yi = 1 1100001 1 ← 0 0010011 →→→ 1 0 0010100 şi deci rezultatul este ( x + y )i = 0 0010100 = +2010 . Se observă că există transport şi spre rangul semn şi din rangul semn. Cazul x < y Din definiţia codului invers se obţine: xi + yi = x + 2 n + y − 1 = 2 n − 1 + x + y = ( x + y )i , deci nu apare transport de la rangul semn. Exemplu: x = 30 şi y = −50 ⇒ xi = 0 0011110 , yi = 11001101 ⇒ xi = 0 0011110 +

yi = 1 1001101 0 ← 1 1101011 Rezultatul este ( x + y )i = 11101011 sau ( x + y )d = 10010100 = −2010 . Scăderea a două numere în cod invers reprezintă un caz particular de adunare, în care se adună descăzutul cu opusul scăzătorului, reprezentat tot în cod invers. Observaţie. Utilizarea codului invers prezintă aceleaşi avantaje ca la codul complementar, exceptând faptul că rezultatul unei adunări nu se mai obţine printr-o singură operaţie, fiind nevoie de o corecţie. 1.3.6.4 Operaţii cu numere în reprezentate în virgulă mobilă

Adunarea şi scăderea a două numere în virgulă mobilă se efectuează astfel: • se compară cei doi exponenţi pentru a-l determina pe cel mai mare; • se aliniază mantisa numărului cu exponentul mai mic, prin deplasarea virgulei corespunzător exponentului mai mare; • se adună (scad) mantisele aliniate atribuind exponentul comun; • se normalizează mantisa, eventual, concomitent cu modificarea exponentului. Exemplu: Să se efectueze suma numerelor zecimale x = 0,75 şi y = 7 în virgulă mobilă, cu mantisă normalizată (subunitară), baza de reprezentare fiind 2. 39


x = 0,112 = 0,11 ⋅ 2 0 , y = 1112 = 0,111 × 2 3 Deoarece y are exponentul mai mare, x se va alinia corespunzător: x = 0,112 = 0,00011 ⋅ 2 3

⇒

x + y = 0,00011 ⋅ 23 + 0,11100 ⋅ 23 0,11111 ⋅ 23 Nu este necesară normalizarea mantisei. Deci x + y = 0,11111 ⋅ 2 3 = 111,112 = 7,7510 .

Operaţiile de înmulţire şi împărţire presupun: • adunarea (scăderea) exponenţilor; • înmulţirea (împărţirea) mantiselor; • eventuala normalizare a mantisei. Exemplu: Să se efectueze în virgulă mobilă înmulţirea numerelor zecimale x = 5, y = 9. x = 1012 = 0,101 ⋅ 2 3 ,

y = 10012 = 0,1001 ⋅ 2 4

⇒

x ⋅ y = (0,101 ⋅ 0,1001) ⋅ 2 3+ 4 = 0,0101101 ⋅ 2 7 = 0,101101 ⋅ 2 6 = 1011012 = 45 .

1.3.6.5 Operaţii cu numere reprezentate în BCD

În codul BCD (denumirea improprie a codului NBCD) fiecare cifră zecimală a unui număr este înlocuită cu tetrada corespunzătoare din codul 8421 (codul NBCD). Reamintim că acest tip de reprezentare se mai numeşte şi zecimal codificat binar. În continuare vom arăta cum se pot efectua calcule aritmetice cu numere reprezentate în BCD utilizând o unitate aritmetică care lucrează în binar. Adunarea în zecimal codificat binar presupune: 1. exprimarea fiecărei cifre zecimale printr-o tetradă binară; 2. efectuarea adunării poziţie cu poziţie, de la dreapta la stânga; pot să apară următoarele situaţii: • dacă rezultatul aparţine sistemului zecimal atunci suma din poziţia respectivă nu necesită corecţii; • dacă rezultatul sumei poziţiei respective este un număr situat în mulţimea {16,17,18,19} atunci: ¾ transportul generat se adună la poziţia următoare; 40


¾ se adună 6 (0110) la suma din poziţia respectivă, deoarece transportul generat la poziţia următoare a însemnat practic transferul numărului 16 (10000) şi nu 10 cât era necesar; • dacă rezultatul poziţiei respective este situat în intervalul {10,K15}, atunci: ¾ se adună 6 (0110) la suma din poziţia respectivă, pentru a forţa transportul la poziţia următoare; ¾ se adună transportul generat la suma din poziţia următoare.

Exemplu: Să se efectueze în BCD suma 1683 + 2794.

5683 + 2794 8477

0101 + 0010 0001 ← 1000 8

0110 + 0111 0001 ← 1110 + 0110 ← 1 0100 4

1000 + 1001 ← 1 0001 + 0110 0111 7

0011 + 0100 0111 7

Mai sus transportul apărut din tetrada anterioară este evidenţiat prin „ ← ”. Scăderea în zecimal codificat binar se efectuează astfel: 1. fiecare cifră zecimală se exprimă printr-o tetradă binară; 2. se efectuează scăderea poziţie cu poziţie; dacă pentru o poziţie nu este necesar împrumutul de la poziţia următoare, atunci rezultatul este corect; 3. dacă este necesar un împrumut, acesta va declanşa execuţia următoarelor operaţiuni: • se scade 1 de la poziţia următoare; • se adună 16 (10000) la descăzutul operaţiei curente; • se efectuează scăderea; • se scade 6 (0110) din rezultat pentru corecţie, deoarece s-a împrumutat 16 şi nu 10 cât era necesar. Exemplu: Să se efectueze în cod BCD diferenţa 539-175

539 275 264

→ 1 0011 0111 1100 0110 0110 6

0101 0001 → 0100 0010 0010 2 41

1001 0101 0100 4


Împrumutul de la o tetradă din poziţia următoare a este evidenţiat prin „ → ”.

1.4 Coduri alfanumerice Informaţia prelucrată de calculator nu se rezumă numai la numere întregi sau reale. Există şi alte tipuri de informaţii ce pot fi prelucrate în calculator ca de exemplu text (format din caractere), caractere funcţionale, etc. Toate tipurile de informaţie se reprezintă intern în calculator, în formă binară, prin secvenţe de 0 şi 1. Codurile alfanumerice stabilesc o corespondenţă biunivocă între mulţimea informaţiei primare X , formată din simbolurile alfabetice, simbolurile numerice, caractere speciale şi caractere funcţionale (caractere de control) şi mulţimea cuvintelor (binare) de cod de o lungime dată. Dintre codurile alfanumerice cele mai utilizate amintim: EBCDIC (Extended Binary Coded Decimal Information Interchange Code), standardul ASCII (American Standard Code for Information Interchange), standardul Unicode. Codul EBCDIC utilizează cuvinte de cod cu o lungime de 8 biţi şi deci permite 28=256 posibilităţi de reprezentare. Acest cod este mai puţin răspândit deoarece prezintă următorul dezavantaj: nu oferă coduri succesive pentru literele din alfabet, fapt ce creează unele probleme la ordonarea alfabetică. Codul ASCII este cel mai utilizat cod alfanumeric. Codul ASCII standard este un cod pe 7 biţi, deci permite 27=128 de reprezentări distincte. Memorarea codului unui caracter se realizează pe 8 opt biţi (octet) al optulea fiind folosit ca bit de paritate. Spre deosebire de codul EBCDIC, subsetul literelor mari, subsetul literelor mici, respectiv cifrele ocupă reprezentări consecutive. Acest cod este utilizat de majoritatea terminalelor, imprimantelor şi alte dispozitive de intrare/ieşire ce lucrează cu informaţie de tip text. Din cele 128 de coduri ASCII, primele 32 sunt coduri de control. Caracterele de control au coduri cuprinse între 0 şi 3110 (1FH). Unele din aceste coduri nu au o semnificaţie precizată, ea putând fi stabilită de utilizator. În continuare prezentăm câteva exemple de caractere de control. • Exemple de caractere de control folosite pentru comunicaţia între dispozitive: Cod Semnificaţie 1 SOH (Start of Header) 2 STX (Start of Text) 3 ETX (End of Text) 4 EOT (End of Transmision) Aceste caractere sunt folosite de protocolul de comunicaţie între dispozitive sau/şi calculatoare pentru a marca începutul antetului mesajului transmis, începutul blocului de date, sfârşitul blocului de date sau a transmisiei. 42


• Exemple de caractere de control pentru deplasare cursor: Cod 8 9 10 11 12 13

Semnificaţie BS (Back Space) HT (Horizontal Tabulation) LF (Line Feed) VT (Vertical Tabulation) FF (Form Feed) CR (Cariage Return)

Efect: deplasare cursor o poziţie înapoi în următorul TAB pe linie o linie mai jos mai jos până la următorul TAB vertical la începtul paginii următoare în marginea din stânga

În tabelele anterioare codurile sunt date în zecimal. Caracterele cifrelor zecimale(0-9) ocupă poziţii consecutive cuprinse între 4810-5710 (30H-39H). Caracterele literelor mari din alfabet (A-Z) au coduri cuprinse între 41H şi 5AH, iar cele ale literelor mici (a-z) au codurile 61H-7AH. Din cauza limitării posibilităţilor de codificare la 128, a apărut necesitatea extinderii codului ASCII. Astfel a apărut codul ASCII extins pe 8 biţi, care foloseşte 8 biţi şi deci are 28=256 posibilităţi de reprezentare. Codurile cuprinse între 32 şi 127 au aceeaşi semnificaţie ca în codul ASCII standard. Restul sunt utilizate pentru codificarea caracterelor din alte alfabete, caractere semigrafice, caractere speciale din matematică, etc. Standardul Unicode utilizează secvenţe de cod cu lungimea de 16 biţi. Este o extindere a codului ASCII la 16 biţi, codul ASCII fiind un subset al standardului Unicode. Caracterele de bază din toate limbile scrise existente pot fi reprezentate prin acest cod.

1.5 Coduri detectoare şi corectoare de erori În procesul de transmisie a informaţiei între două dispozitive, codificarea are ca scop principal protejarea informaţiei de diferite perturbaţii care pot duce la apariţia erorilor. De aceea, înainte de a se emite simbolurile de informaţie pe canalul de comunicaţie, ce poate fi supus perturbaţiilor, se adaugă o anumită redundanţă prin introducerea anumitor simboluri suplimentare, numite simboluri de control. Rolul acestor simboluri este de a indica utilizatorului prezenţa erorilor şi chiar să-i dea posibilitatea de a le corecta. Codurile obţinute astfel se numesc coduri detectoare şi corectoare de erori. 1.5.1 Coduri cu bit de paritate

Cel mai simplu cod care permite detecţia unei erori sau a unui număr impar de erori este codul cu bit de paritate. La emisia cuvântului de cod se adaugă un bit de paritate calculat astfel încât numărul biţilor diferiţi de zero ai noului cuvânt de cod să fie par sau impar în funcţie de convenţia adoptată. La 43


paritate pară numărul total de biţi de 1 (împreună cu bitul de paritate) este par. La paritate impară numărul total de biţi de 1 (împreună cu bitul de paritate) este impar. Adăugarea bitului de paritate la un cuvânt de cod poartă denumirea de paritate orizontală. La recepţie se recalculează paritatea cuvântului de cod recepţionat şi dacă aceasta este diferită de cea stabilită înseamnă că a apărut o eroare sau un număr impar de erori. Observaţie. Codul cu bit de paritate permite detectarea stării de eroare, adică existenţa unei erori, şi nu determinarea exactă a erorii. De exemplu, se poate obţine un cod pentru detectarea erorilor dacă se consideră codul 8421 căruia i se adaugă, în stânga, un bit de paritate. Utilizăm paritate impară şi atunci noile cuvinte de cod pentru cifrele (0-5) sunt: p 8 4 2 1 1 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 Să presupunem că la recepţie, în loc de ultimul cuvânt 10101, s-a recepţionat cuvântul 10111. Analizând bitul paritatea cuvântului se constată că este pară şi deci acest cuvânt este greşit deoarece s-a utilizat paritate impară. 1.5.2 Coduri cu paritate încrucişată

Schema de control cu paritate orizontală descrisă anterior poate fi îmbunătăţită semnificativ prin adăugarea parităţii longitudinale, denumită şi paritate verticală. Informaţia este structurată pe blocuri de secvenţe de cod şi se ataşează un bit de paritate pentru fiecare secvenţă (paritate orizontală) şi pentru fiecare coloană (paritate verticală) ce conţine biţii de acelaşi rang din toate secvenţele. Dacă privim blocul de date ca o matrice dreptunghiulară de n biţi lăţime (un cuvânt) şi m biţi înălţime (numărul de cuvinte), pentru fiecare coloană este calculat un bit de paritate, care este adăugat într-o nouă linie de la sfârşitul matricei, fig. 1.8. Un astfel de control se numeşte prin paritate încrucişată. Simboluri informaţionale a11 a12 K a1n

K am1 am 2 L amn 44

Control linie l1 M lm


Control coloană

c1

c2

K cn

cn +1

Fig. 1.8 Detectarea erorilor prin paritate încrucişată La recepţie se compară parităţile recepţionate cu cele calculate şi în urma controlului se poate afirma dacă blocul de informaţie a fost transmis cu erori sau fără erori. Există situaţii în care starea de eroare să nu fie semnalată, şi anume când şi pe verticală şi pe orizontală există un număr par de erori. Exemplu: Într-o transmisie de date în care este utilizată detectarea erorilor prin paritate încrucişată (paritate pară) este transmis un bloc de date corespunzător cifrelor zecimale de la 0 la 5, codificate în codul 8421.

Cifra Secvenţa Simboluri zecimală informaţionale s1 0000 0 s2 1 0001 s3 2 0010 s4 3 0011 s5 4 0100 s6 5 0101 Control coloană 0001

Control linie 0 1 1 0 1 0 1

O secvenţă este reprezentată prin codificarea unei singure cifre zecimale. Blocul de informaţie recepţionat este următorul: 0000 0 0011 1 0010 1 0011 0 0100 1 0101 0 0001 1 La verificarea corectitudinii recepţiei se constată că: l 2 ≠ l 2calculat şi c3 ≠ c3calculat . Deci blocul a fost transmis eronat. Eroarea este în secvenţa s 2 pe poziţia 3. 1.5.3 Coduri polinomiale ciclice

Codurile polinomiale ciclice sunt cele mai utilizate coduri pentru detectarea erorilor dintr-un mesaj transmis. Ele mai sunt cunoscute şi sub 45


numele de coduri cu redundanţă ciclică sau coduri CRC (Cyclic Redundancy Code). Codurile polinomiale sunt bazate pe tratarea şirurilor de biţi ca reprezentări de polinoame cu coeficienţii 0 sau 1. O secvenţă de cod de n + 1 biţi, M = a n an −1 K a0 , este văzută ca o listă de coeficienţi ai unui polinom de grad n : M ( x) = an x n + an −1 x n −1 + K a1 x + a0 , ai ∈ {0,1}, i = 0, n . Codurile polinomiale ciclice au proprietatea: dacă M = a n a n −1 K a0 este un cuvânt cu sens, atunci orice permutare ciclică a simbolurilor sale este un cuvânt cu sens M i = ai ai −1 K a0 an an −1 K ai +1 . În cazul utilizării acestor coduri, mesajului M , ce trebuie transmis, i se asociază polinomul M (x) . Apoi, printr-un algoritm de codificare, polinomul M (x) se transformă într-un polinom T (x) , astfel încât T (x) să fie multiplu al unui polinom G (x) , numit polinom de generare. Pentru realizarea codificării se poate utiliza algoritmul de înmulţire sau algoritmul de împărţire a polinoamelor. Operaţiile aritmetice asupra coeficienţilor polinoamelor se fac în modulo 2 şi deci nu există transport la adunare sau împrumut la scădere. Folosind algoritmul de înmulţire: T ( x) = M ( x)G ( x) nu se obţine o separare a simbolurilor redundante de cele informaţionale, acesta fiind principalul motiv pentru care se preferă algoritmul de împărţire, deşi este mai complicat. Considerăm că polinomul de generare este de grad r : G ( x) = br x r + br −1 x r −1 + K + b0 , bi ∈ {0,1}, i = 0, r . Algoritmul de codificare prin împărţire este următorul: • se înmulţeşte polinomul M ( x) cu x r obţinându-se M ′( x) = x r M ( x) ; • se împarte M ′(x ) la G (x) : M ′( x) R( x) = C (x) ⊕ (1.24) G ( x) G ( x) Gradul polinomului R(x) va fi cel mult egal cu r − 1. Coeficienţii polinomului R(x) , considerat de grad r − 1 (eventual completând cu coeficienţi nuli), constituie simbolurile de control asociate mesajului informaţional. • se adună (modulo 2) R(x) cu M ′(x ) , obţinându-se polinomul T ( x ) = M ′( x ) ⊕ R ( x ) . Coeficienţii polinomului T ( x) constituie mesajul ce se va transmite: T = a n a n −1 K a0 cr −1 K c0 , care conţine în poziţiile semnificative cele n + 1 simboluri informaţionale, iar în poziţiile mai puţin semnificative cele r simboluri de control. Polinomul ataşat mesajului transmis este un multiplu al polinomului de generare. Într-adevăr: 46


T ( x) M ′( x) ⊕ R( x) M ′( x) R( x) = = ⊕ G ( x) G ( x) G ( x) G ( x) şi folosind relaţia (1.24) se obţine: T ( x) R( x) R( x) = C ( x) ⊕ ⊕ = C ( x) . G ( x) G ( x) G ( x) 14 4244 3 =0

Polinomul T ( x) este divizibil cu G ( x) . Această proprietate este folosită drept criteriu pentru detecţia erorilor. Fie mesajul recepţionat T ′ , căruia i se asociază polinomul T ′( x ) . Se poate scrie că T ′( x) = T ( x) ⊕ E (x ) , unde E ( x) este polinomul erorilor. Aplicând criteriul de detecţie a erorilor, obţinem: T ′( x) T ( x) E ( x) E ( x) = ⊕ = C ( x) ⊕ . G ( x) G ( x) G ( x) G ( x) Se observă că dacă E (x) este multiplu al lui G ( x) , mesajul recepţionat este validat, deşi conţine erori. Dacă E (x) nu este multiplu al lui G (x) , atunci eroarea este sesizată. Prin această metodă sunt determinate toate pachetele de erori de lungime mai mică decât gradul lui G ( x) + 1 . Prin pachet de erori se înţelege o succesiune de simboluri, corecte sau eronate, în care primul şi ultimul simbol sunt eronate. În transmisia datelor se folosesc trei polinoame generatoare, considerate standarde internaţionale: CRC - 12 = x12 + x11 + x 3 + x 2 + x + 1 , CRC - 16 = x16 + x15 + x 2 + 1 , CRC - CCITT = x16 + x12 + x 5 + 1 . Exemple: 1. Să se determine mesajul transmis ştiind că mesajul de transmis este M = 1110101 şi polinomul de generare este G ( x) = x 3 + x + 1 . Rezolvare: • M ( x) = x 6 + x 5 + x 4 + x 2 + 1 ;

• M ′( x) = x 3 M ( x) , deoarece gradul lui G (x) este 3; • M ′( x) = x 9 + x 8 + x 7 + x 5 + x 3 ; • se împarte M ′(x ) la G (x) :

47


x 9 + x8 + x 7 + x9 +

x3 + x + 1

x5 + x3

x7 + x6

x6 + x5 + x3

x8 +

x6 + x5 + x3

x8 +

x6 + x5 x3

x3 + x + 1 x +1 Observaţie. Adunarea şi scăderea în modulo 2 sunt echivalente. Rezultă că R( x) = x + 1 . • Polinomul transmis este T ( x) = M ′( x) ⊕ R ( x) : T ( x) = x 9 + x 8 + x 7 + x 5 + x 3 + x + 1 . Coeficienţii acestui polinom reprezintă mesajul ce se va transmite: T = 1110101 011 { . 1 424 3 simboluri informationale

simboluri de control

2. Ştiind că s-a recepţionat mesajul T ′ = 1010101011 , să se verifice corectitudinea lui. Rezolvare: Mesajului recepţionat i se asociază polinomul T ′( x) = x 9 + x 7 + x 5 + x 3 + x + 1 . Aplicăm criteriul de detecţie a erorilor şi împărţind polinomul T ′(x) la G (x) obţinem câtul C ( x) = x 6 + x 3 + x 2 + x + 1 şi restul E ( x) = x . Deoarece E ( x) ≠ 0 rezultă că mesajul recepţionat este eronat. 1.5.4 Coduri corectoare de erori

Există coduri care, pe lângă detecţia erorilor permit şi corectarea unor erori. Un exemplu de astfel de cod este codul Hamming. Acesta asigură detecţia şi corecţia unei singure erori. Codul Hamming utilizează cuvinte de 7 biţi, din care 3 sunt biţi de paritate şi 4 biţi de informaţie (care constituie mesajul de transmis). Cuvântul de cod are forma: p1 p 2 a3 p4 a5 a6 a7 , unde am notat cu pi biţii de control şi cu ai biţii mesajului de transmis. Fiecare bit de paritate se calculează după convenţia de paritate impară din alţi trei biţi de cod (fig. 1.7): p1 ← a3 , a5 , a7 ; p 2 ← a3 , a 6 , a 7 ; p 4 ← a5 , a 6 , a 7 .

p1 B

p2 B

a3 B

48

p4 B

a5 B

a6 B

a7 B


Fig. 1.7 Modul de acţiune al biţilor de paritate în codul Hamming În depistarea poziţiei bitului eronat din cod, bitul de paritate p1 are ponderea 1, bitul p2 are ponderea 2, iar bitul p4 are ponderea 4. Bitul eronat este determinat prin sumarea ponderilor biţilor de paritate pentru care paritatea calculată este greşită (nu este impară). Exemplu: Să presupunem că se foloseşte codul Hamming pentru a se transmite mesajul binar 0111. Atunci cuvântul de cod care se transmite are forma: 1100111. Considerăm că s-a recepţionat cuvântul de cod 1100101. Calculăm biţii de paritate şi obţinem: p1 = 1 corect, p 2 = 0 incorect şi p3 = 0 incorect. Rezultă că bitul de pe poziţia 2+4=6 este greşit şi deci trebuie modificat.

1.6 Compresia datelor Compresia este procesul prin care se reduce dimensiunea fizică a unui bloc de informaţie. Metodele de compresie cele mai des utilizate în acest scop sunt: RLE, LZW, Huffman, JPEG şi MPEG. a) Compresia RLE RLE (Run-Length Encoding) este un algoritm foarte eficient pentru compresie cu aplicaţii deosebite în grafica bitmap. Valoarea care se repetă este codificată prin numărul de apariţii consecutive al valorii urmat de valoare. Valoarea poate fi chiar un grup de octeţi). Exemplu: Pentru şirul 222266677111111 rezultă codificarea 42362761.

Codificarea RLE parcurge datele iniţiale scanate pe linii şi generează şi generează secvenţe de perechi (număr, grup de date). Există două tipuri de grupări posibile: gruparea unei curse şi gruparea unei secvenţe. O cursă este o repetare succesivă a unui octet (a unei valori pixel). Acest grup este codificat ca (număr, valoare octet). O secvenţă este un grup de octeţi care nu se repetă. Acest grup este codificat ca (număr octeţi, valoare octet). Pentru simplitate, o grupare nu se extinde decât pe o linie scanată de imagine. Pentru a face distincţie între cele două tipuri de grupări, parametrul număr se formează în mod diferit. Pentru o cursă de n octeţi numărul este 1 − n , în timp ce pentru o secvenţă de m octeţi numărul este m − 1. În exemplul următor se arată codificare RLE pentru o cursă de octeţi în care octetul A se repetă de şase ori, după care urmează o secvenţă BCDE. Cursa este codificată prin perechea (-5, A), iar secvenţa prin perechea (3BCDE). 49


Exemplu:

Şirul iniţial este: AAAAAABCDE; Şirul codificat este -5A3BCDE.

b) Compresia LZW Compresia LZW (Lempel-Ziv-Welch) a devenit foarte cunoscută datorită utilizării în formatele de fişiere de tip GIF (Graphical Interchange Format) şi a compresiei foarte bune a fişierelor de imagine. Accesul se realizează la nivel de octet. Metoda a fost publicată în 1977 de către J. Ziv şi A. Lempel şi îmbunătăţită apoi de către T. Welch în 1984. Principiul compresiei LZW este înlocuirea şirurilor de intrare care se repetă prin coduri de n biţi. Pentru aceasta se utilizează o tabelă de şiruri de caractere, numită tabelă de codificare sau tabelă de căutare, care este o corespondenţă între şirurile de caractere şi codurile de compresie. Tabela se iniţializează cu şiruri de câte un caracter, având, iniţial, un număr de intrări egal cu numărul de caractere distincte din mesaj. Codul şirului reprezintă chiar indexul în tabelă. Dimensiunea tabelei se modifică pe măsură ce se parcurge mesajul. Paşii algoritmului sunt: • se delimitează în mesaj un şir s de lungime maximă, astfel încât să se potrivească cu un şir existent în tabelă; • se scrie codul şirului s în fişierul de ieşire (fişierul comprimat); • se generează un nou şir din şirul s la care se adaugă următorul caracter din mesaj. Notăm acest nou şir cu s′ ; • se scrie şirul s′ în tabelă, dându-i-se un nou cod; • se reia de la primul pas, începând din poziţia ultimului caracter citit din mesaj. Exemplu: fie mesajul ce conţine 18 caractere: abbcdabbdaabbbcbbb Iniţial tabela are patru intrări, ce conţin şirurile: s1 = a (cod 1); s2 = b (cod 2); s3 = c (cod 3); s 4 = d (cod 4).

50


a

b

b

c

d

a

b

b

d

a

a

b

b

b

c

b

b

b

5 6 7 8 9 10 11 12 13 14 15

Primul şir delimitat este s = a ; se înscrie în fişierul de ieşire codul său, 1; se adaugă în tabelă un nou şir, s5 = ab . Următorul şir delimitat este s = b ; se înscrie în fişierul de ieşire codul său, 2; se adaugă în tabelă şirul s6 = bb . Apoi din nou şirul delimitat este s = b ; se înscrie în fişierul de ieşire codul 2 şi se adaugă în tabelă şirul s7 = bc . Se continuă din poziţia caracterului c. Şirul delimitat este s = c ; se înscrie în fişierul de ieşire codul 3 şi în tabelă şirul s8 = cd ş.a.m.d. În final, pentru mesajul considerat, se obţine următoarea tabelă: cod şir 1 a 2 b 3 c 4 d 5 ab 6 bb 7 bc 8 cd 9 da 10 abb 11 bd 12 daa 13 abbb 14 bcb 15 bbb iar în fişierul de ieşire s-au înscris următoarele coduri: 1 2 2 3 4 5 2 9 10 7 6 2. Trebuie remarcat că tabela de codificare nu se include în fişierul comprimat. 51


c) Codificarea Huffman A fost introdusă de David Huffman şi este dependentă de frecvenţa de apariţie a caracterelor într-un mesaj. Caracterele nu se mai reprezintă pe acelaşi număr de biţi. Lungimea codului unui caracter este invers proporţională cu frecvenţa de apariţie a caracterului în mesaj. Codurile caracterelor nu sunt unice, dar respectă regula prefixului: codul oricărui caracter nu este prefix al codului altui caracter. Codificarea Huffman determină codul optim, folosind un număr minim de biţi. Pentru a determina codurile caracterelor trebuie cunoscute frecvenţele de apariţie a caracterelor în mesaj sau ponderile lor. Lungimea medie a unui mesaj se determină cu relaţia: l m = ∑ pi ni biţi/caracter, unde pi este ponderea caracterului i , ni este numărul de biţi pe care se codifică caracterul i . Metoda foloseşte o structură de date de tip arbore binar (există un nod rădăcină şi fiecare nod are cel mult doi fii: fiu stânga şi fiu dreapta), în care caracterele din mesaj sunt frunze. Metoda de codificare presupune următorii paşi: • se stabileşte frecvenţa de apariţie pi a fiecărui caracter din mesaj; • se înlocuiesc două caractere, cu ponderea minimă, cu un caracter fictiv, având ca pondere suma ponderilor celor două caractere. Caracterul nou creat introduce un nod în arbore, având ca fii cele două caractere; • se continuă recursiv procesul până când în lista de caractere rămâne un singur caracter. După construirea arborelui, codul unui caracter se determină traversând arborele de la rădăcină până la frunza care conţine acel caracter. De-a lungul căii parcurse, pentru fiecare fiu stânga se adaugă un bit 0 la codul caracterului, iar pentru fiecare fiu dreapta se adaugă un bit 1. Codul astfel obţinut nu este unic, deoarece convenţia de a adăuga la codul caracterului un bit 0 sau 1, după cum se parcurge fiul stânga, respectiv dreapta al nodului fictiv, poate fi inversată. Totuşi, numărul de biţi pe care se codifică fiecare caracter din mesaj este unic. Exemplu: Considerăm un mesaj format din cinci caractere, notate simbolic cu: a, b, c, d, e. Ponderile caracterelor din mesaj sunt: 0.12, 0.4, 0.15, 0.08 şi 0.25. Arborele care se construieşte este:

d 0.08

a 0.12

c 0.15

e 0.25

x 0.2 y 0.35 z 52

b 0.4


0.6 w 1 Folosim convenţia: 0 pentru fiul stânga şi 1 pentru fiul dreapta. 0 b

1 1

0 e

0 c

1 0

1

a

d

Se obţin următoarele coduri pentru cele 5 caractere din mesaj: caracter b e c a d

cod 0 10 110 1110 1111

Lungimea medie a mesajului este: l m = 0.4 ⋅ 1 + 0.25 ⋅ 2 + 0.15 ⋅ 3 + 0.12 ⋅ 4 + 0.08 ⋅ 4 = 2.15 biţi/caracter faţă de 3 biţi/caracter pentru codificarea binară (sunt 5 caractere şi cum 2 < log 2 5 < 3 rezultă că este nevoie de 3 biţi pentru a codifica un caracter). În cazul codificării Huffman tabela de codificare se include în fişierul comprimat. d) Compresia JPEG Standardul JPEG (Joint Photographic Experts Group) este folosit pentru comprimarea imaginilor statice cu tonuri continue (de exemplu fotografii), cu aplicaţii în sistemele multimedia. În momentul de faţă este unul dintre cele mai întâlnite formate de fişiere grafice. Algoritmul JPEG realizează o compresie foarte bună 20:1, ceea ce îl impune în situaţiile practice. O caracteristică a standardului este că permite execuţia unor transformări geometrice asupra imaginii (de exemplu, rotaţia), direct asupra matricei transformate, fără regenerarea imaginii iniţiale. e) Compresia MPEG Standardele MPEG (Motion Picture Experts Group), sunt algoritmi în principal folosiţi pentru conversia video şi audio (din 1993). În procesul de codificare se execută o interclasare a pachetelor de date video şi audio. În cadrul fişierului, vor apare şi informaţii referitoare la timp, utile decodificatorului. 53


Folosind informaţiile de timp, decodificatorul poate separa şi sincroniza datele audio şi video.

54


Capitolul 2 ALGEBRĂ LOGICĂ. CIRCUITE LOGICE 2.1. Elemente de algebră booleană Algebra booleană sau algebra logicii reprezintă o metodă simbolică pentru studierea relaţiilor logice. Bazele acestei algebre au fost puse de matematicianul englez George Boole în anul 1853, în lucrarea sa intitulată “Analiza legilor gândirii”. Boole a fost primul care a introdus o simplificare în reprezentarea şi manipularea propoziţiilor bivalente. Algebra booleană a fost dezvoltată ulterior de E. Schröder, A.N. Witehead, B. Russel şi C.E. Shannon, acesta din urmă fiind cel care a introdus denumirea de poartă logică (SAU respectiv ŞI). Ulterior, algebra booleană şi-a găsit o largă aplicabilitate în analiza şi sinteza schemelor componente şi blocurilor funcţionale ale calculatoarelor electronice numerice, datorită faptului că acestea utilizează elemente fizice caracterizate prin două stări distincte şi lucrează cu semnale care reprezintă două valori, denumite semnale binare. Algebra booleană este construită pe o mulţime cu două valori aflate în corespondenţă directă cu valorile semnalelor binare şi cu stările componentelor fizice ale calculatoarelor. Mai exact, algebra logicii lucrează cu propoziţii reprezentând afirmaţii despre care se spune că sunt adevărate sau false. Unei propoziţii adevărate i se asociază simbolul (valoarea) “1”, iar uneia false simbolul (valoarea) “0”. În acest context simbolurile 0 şi 1 au dimensiune calitativă nu cantitativă. O propoziţie nu poate fi simultan şi adevărată şi falsă. Definiţie: Algebra booleană este o mulţime de două elemente M={0,1}, înzestrată cu două legi de compoziţie notate cu “+” (U) şi “⋅“ (∩), o lege de complementare notată cu “¯” (“non”) şi un număr de axiome. Pentru fiecare din legile algebrei booleene există câte un operator fundamental, ce poate fi definit prin tabel de adevăr, funcţie logică şi simbol grafic. Operatorul sumă logică (“+”) a două variabile x şi y, mai este denumit reuniune (U sau V), SAU (OR) sau disjuncţie şi se defineşte cu următorul tabel de adevăr:

55

Algebră logică. Circuite logice

x

y

0 0 1 1

0 1 0 1

x+y (x U y sau x V y) 0 1 1 1

Simbol Funcţia logică f=x+y

Operatorul produs logic (“•”) a două variabile x şi y, mai este denumit intersecţie (∩ sau Λ), ŞI (AND) sau conjuncţie şi se defineşte cu următorul tabel de adevăr: x

y

0 0 1 1

0 1 0 1

x·y (x ∩ y sau x Λ y) 0 0 0 1

Funcţia logică f=x·y

Simbol

Operatorul de complementare “¯” (NU/NOT) a unei variabile x este unar şi se defineşte: x 0 1

x 1 0

Funcţia logică f =x

Ansamblul format din {{0,1}∈ M,+,•, } formează o algebră pură deoarece îndeplineşte următoarele proprietăţi fundamentale (axiomele algebrei logice):

1. Unicitatea: elementele 0 şi 1 sunt unice. 2. Mulţimea este închisă în raport cu cei trei operatori: ⎧(x + y ) ∈ M ⎪ ∀x , y ∈ M ⇒ ⎨ (x ⋅ y ) ∈ M ⎪ x∈M. ⎩ 3. Există element neutru atât faţă de adunarea logică cât şi faţă de înmulţirea logică: ⎧∃ 0, astfel încât x + 0 = 0 + x = x ∀x ∈ M ⇒ ⎨ ⎩ ∃1, astfel încât x ⋅ 1 = 1 ⋅ x = x .

56


4. Există element absorbant atât faţă de adunarea logică cât şi faţă de înmulţirea logică: ⎧ ∃ 0, numit prim element, pentru care x ⋅ 0 = 0 ⋅ x = 0 ∀x ∈ M ⇒ ⎨ ⎩∃1, numit ultim element, pentru care x + 1 = 1 + x = 1 . 5. Teorema dublei negaţii:

x=x .

6. Teoremele complementării: a) principiul contradicţiei b) principiul terţului exclus 7. Teoremele de idempotenţă:

x ⋅ x = 0; x + x = 1. x + x = x; x⋅x = x.

8. Teoremele de absorbţie:

x + (x ⋅ y ) = x ; x ⋅ (x + y ) = x .

9. Comutativitatea:

x + y = y + x; x⋅y = y⋅x.

10. Asociativitatea: x + (y + z ) = (x + y ) + z; x ⋅ ( y ⋅ z ) = (x ⋅ y ) ⋅ z . 11. Distributivitatea:

x ⋅ (y + z ) = x ⋅ y + x ⋅ z; x + y ⋅ z = (x + y ) ⋅ (x + z ) .

12. Teoremele lui DeMorgan: x + y = x ⋅ y; x ⋅ y = x + y.

57


2.2. Funcţii logice Cu ajutorul variabilelor logice şi a operatorilor logici se pot construi funcţii logice de una sau mai multe variabile. Pentru mulţimea M={0,1} şi elementele xi , xi∈M, i=0,1...,n-1, se construieşte: a) O funcţie logică de o singură variabilă ⎧0 propozitie falsa; f : M → M, f(x) = ⎨ ⎩1 propozitie adevarată . b) O funcţie logică de “n” variabile: ⎧0 f : Mx ... xM → M , f(x , x ,...x ) = ⎨ 0 1 n 1 1 424 3 ⎩1 n ori

propozitie falsa; propozitie adevarata .

Funcţiile de mai multe variabile logice se obţin ca rezultat al reuniunii unor propoziţii prin intermediul unor legături logice. 2.2.1. Reprezentarea funcţiilor logice

Funcţiile logice se pot reprezenta în cel puţin trei moduri: sub formă de tabele de adevăr, prin realizant sau printr-o expresie logică. 1) O funcţie logică se defineşte sub forma unui tabel de adevăr, care conţine valorile variabilelor în toate combinaţiile posibile şi valorile corespunzătoare ale funcţiei. Pentru “n” variabile logice, numărul de combinaţii de valori posibile este 2n. De pildă, pentru 3 variabile există 23=8 combinaţii ca în tabelul de mai jos: x 0 0 0 0 1 1 1 1

y 0 0 1 1 0 0 1 1

z 0 1 0 1 0 1 0 1

f(x,y,z) 1 0 0 1 1 1 0 0

La rândul său, funcţia booleană este de fapt o variabilă binară ale cărei valori depind de variabilele x, y, z. Variabilele x, y, z se numesc independente (pot fi alese arbitrar), iar f(x,y,z) este variabilă dependentă de variabilele independente. 58


Două funcţii logice sunt egale dacă în urma evaluării fiecărei funcţii pentru toate combinaţiile posibile, se obţin valori identice. Exemple

1. Să se demonstreze a doua relaţie a distributivităţii x + y ⋅ z = (x + y ) ⋅ (x + z ) , utilizând tabelul de adevăr. Tabelul 2.1. Tabelul de adevăr pentru a doua relaţie a distributivităţii x y z y·z x+y·z x+y x+z (x+y)·(x+z) 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1

Expresii echivalente 2. Să se demonstreze teoremele lui DeMorgan x + y = x ⋅ y, x ⋅ y = x + y , utilizând tabelul de adevăr. Tabelul 2.2. Tabelul de adevăr pentru teoremele lui DeMorgan x y x·y x⋅y y x + y x+y x + y x 0 0 1 1

0 1 0 1

0 0 0 1

1 1 1 0

1 1 0 0

1 0 1 0

1 1 1 0

Expresii echivalente

0 1 1 1

1 0 0 0

x⋅y 1 0 0 0

Expresii echivalente

2) Definirea unei funcţii logice prin realizant. În acest caz se precizează pentru ce combinaţii (exprimate în zecimal) ale variabilelor de intrare funcţia ia valoarea 1 sau 0. De exemplu, pentru f(x,y,z)=R1(0,2,3,7), 59


funcţia ia valoarea 1 pentru combinaţiile zecimale 0, 2, 3 şi 7. Mai exact, f(0,0,0)=1, f(0,1,0)=1, f(0,1,1)=1 şi f(1,1,1)=1, în rest f(x,y,z)=0. Pentru definirea de mai sus avem următorul tabel de adevăr: Echivalent zecimal 0 1 2 3 4 5 6 7

x

y

z

f(x,y,z)

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

1 0 1 1 0 0 0 1

Funcţia de mai sus se poate defini prin realizant în 0 astfel: f(x,y,z)=R0(1,4,5,6). 3)

Definirea unei funcţii logice prin expresii logice (definire analitică). Orice funcţie logică f:{0,1}x......x{0,1}→{0,1},

poate fi exprimată printr-o expresie logică în care sunt utilizate toate variabilele independente, legate între ele prin operatorii de adunare logică, produs logic şi negare. De exemplu, funcţia logică definită anterior prin realizant în 1, f(x,y,z)=R1(0,2,3,7), se poate exprima analitic sub forma: f ( x , y, z ) = x ⋅ y ⋅ z + x ⋅ y ⋅ z + x ⋅ y ⋅ z + x ⋅ y ⋅ z . Definiţie: Fiind dată o funcţie logică, duala acesteia se obţine inversând între ele produsul cu suma, 1 cu 0, variabilele rămânând neschimbate. Să considerăm de exemplu, cele două teoreme ale complementării, care reprezintă de fapt două funcţii logice duale: x + x =1 ↓ ↓. x⋅x =0

Dacă două funcţii sunt egale, atunci şi dualele lor sunt egale. Definiţie: O funcţie booleană de n variabile este simetrică din punct de vedere a variabilelor, dacă orice permutare ale acestor variabile nu schimbă funcţia. Funcţia f(x,y,z)=x·y+x·z+y·z şi duala acesteia f(x,y,z)=(x+y)·(x+z)·(y+z) 60


sunt funcţii simetrice în raport cu variabilele x, y, z, dar funcţia f ( x , y, z) = x ⋅ y ⋅ z + x ⋅ y ⋅ z + x ⋅ y ⋅ z nu este simetrică în raport cu variabilele x, y, z. Observaţii: 1. Modurile de definiţie prin tabel şi prin realizant sunt unice. Definirea analitică nu este unică şi se pot găsi expresii logice echivalente, pe baza proprietăţilor algebrei booleene. 2. Toate formele de definiţie sunt echivalente. 3. Plecând de la expresia unei funcţii logice, aceasta poate fi adusă la o formă mai simplă, mai compactă, cu mai puţine operaţii logice sau în care variabilele logice apar de mai puţine ori. Acest procedeu se numeşte minimizare şi va fi prezentat în cele ce urmează. Funcţii logice incomplet definite. Uneori, pentru anumite combinaţii ale valorilor variabilelor independente, nu este precizată valoarea funcţiei, sau aceste combinaţii nu apar niciodată în sistemul fizic ce materializează funcţia dată. Se spune că o astfel de funcţie este incomplet definită şi prezintă valori indiferente, care se vor nota utilizând caracterul Φ. Se consideră funcţia logică definită prin tabelul:

Echivalent zecimal 0 1 3 5 6

x

y

z

f

0 0 0 1 1

0 0 1 0 1

0 1 1 1 0

0 0 1 1 0

x 0 0 0 0 1 1 1 1

y 0 0 1 1 0 0 1 1

z 0 1 0 1 0 1 0 1

f 0 0 Φ 1 Φ 1 0 Φ

Aceeaşi funcţie poate fi exprimată şi în una din următoarele forme: f(x,y,z)=R1(3,5)+RΦ(2,4,7), f(x,y,z)=R0(0,1,6)+RΦ(2,4,7). 2.2.2. Formele canonice ale funcţiilor logice

Pentru a reprezenta analitic o funcţie logică se folosesc două forme de bază, numite forme canonice: a) forma canonică (normal) disjunctivă, FCD (FCND), care reprezintă o sumă de produse; 61


b) forma canonică (normal) conjunctivă, FCC (FCNC), care reprezintă un produs de sume. Definiţie: Un minterm (“m”) este o expresie logică elementară, definită pe fiecare combinaţie posibilă a tuturor variabilelor independente legate prin produs logic şi care evaluată este întotdeauna 1 logic. Definiţie: Un maxterm (“M”) este o expresie logică elementară, definită pe fiecare combinaţie posibilă a tuturor variabilelor independente legate prin sumă logică şi care evaluată este întotdeauna 0 logic.

Pentru o funcţie f(x,y,z), cu cele 8 combinaţii posibile pentru variabilele independente, mintermii şi maxtermii sunt prezentaţi în tabelul 2.3. Tabelul 2.3. Mintermii şi maxtermii funcţiei f(x,y,z)=R1(0,2,3,7) Echivalent Mi f(x,y,z) x y z mi zecimal 0 0 0 0 m0 = x ⋅ y ⋅ z M0 = x + y + z 1 m1 = x ⋅ y ⋅ z M1 = x + y + z 1 0 0 1 0 2 0 1 0 m2 = x ⋅ y ⋅ z M2 = x + y + z 1 m3 = x ⋅ y ⋅ z M3 = x + y + z 3 0 1 1 1 4 1 0 0 m4 = x ⋅ y ⋅ z M4 = x + y + z 0 m5 = x ⋅ y ⋅ z M5 = x + y + z 5 1 0 1 0 6 1 1 0 m6 = x ⋅ y ⋅ z M6 = x + y + z 0 m7 = x ⋅ y ⋅ z M7 = x + y + z 7 1 1 1 1 Pentru aceeaşi combinaţie de variabile independente, m i = M i şi M i = m i . De exemplu, M1 = x + y + z = x ⋅ y ⋅ z = m1 . Observaţii: 1. Produsul logic a doi mintermi mi şi mj, cu i≠j, ai unei funcţii logice, este egal cu 0. Astfel, calculăm m 0 ⋅ m1 = x ⋅ y ⋅ z ⋅ x ⋅ y ⋅ z = x ⋅ y ⋅ (z ⋅ z ) = 0 . 123 0

2. Suma logică a doi maxtermi Mi şi Mj, cu i≠j, ai unei funcţii logice, este egal cu 1. Calculăm M 0 + M1 = x + y + z + x + y + z = x + y + (z + z ) = 1 . 123 1

3. Pentru orice minterm sau maxterm există relaţiile m i = I M j respectiv i≠ j

M i = U m j . Pentru a demonstra mai uşor aceste proprietăţi se consideră i≠ j

mintermii şi maxtermii doar pentru două variabile independente, x şi y. 62


Echivalent zecimal 0 1 2 3

x

y

mi

Mi

0 0 1 1

0 1 0 1

m0 = x ⋅ y m1 = x ⋅ y m2 = x ⋅ y m3 = x ⋅ y

M0 = x + y M1 = x + y M2 = x + y M3 = x + y

⋅x + x⋅y+ x⋅y+ { M1 ⋅ M 2 ⋅ M 3 = ( x + y) ⋅ ( x + y) ⋅ ( x + y) = ( x{ y ⋅ y) ⋅ ( x + y ) = 0

0

x ⋅ y + x ⋅ x ⋅ y + x ⋅ y + x ⋅ y ⋅ y = x ⋅ y = m0 . 123 123 0

0

m1 + m 2 + m 3 = x ⋅ y + x ⋅ y + x ⋅ y = x ⋅ y + x ⋅ y + x ⋅ y + x ⋅ y = y ⋅ (1 x2 +3 x ) + x ⋅ (y + y ) = x + y = M 0 . 123 1

1

Definiţie. Forma canonică disjunctivă (FCD) este o sumă logică (reuniune) de mintermi: FCD =

2 n −1

∑

i=0

mi ⋅ fi =

2 n −1

U mi ⋅ fi

,

i=0

unde n este numărul de variabile independente iar fi reprezintă valoarea funcţiei pentru echivalentul zecimal “i”. Se observă că FCD a unei funcţii logice: • este echivalentă cu definirea funcţiei prin tabel; • este o sumă de termeni produs, construiţi după următoarea regulă: se consideră combinaţiile pentru care funcţia este “1”, iar variabilele se iau în forma directă dacă sunt “1” şi în forma inversă dacă sunt “0”. Pentru funcţia definită în tabelul 2.3 avem FCD = m 0 ⋅ 1 + m 2 ⋅ 1 + m 3 ⋅ 1 + m 7 ⋅ 1 = x ⋅ y ⋅ z + x ⋅ y ⋅ z + x ⋅ y ⋅ z + x ⋅ y ⋅ z . Definiţie. Forma canonică conjunctivă (FCC) este un produs logic (intersecţie) de maxtermi: FCC =

2 n −1

2 n −1

i=0

i=0

∏ (M i + f i ) = I (M i + f i ) ,

unde n este numărul de variabile independente iar fi reprezintă valoarea funcţiei pentru echivalentul zecimal “i”. Remarcăm că FCD a unei funcţii logice: • este echivalentă cu definirea funcţiei prin tabel; 63


• este un produs de factori sumă, construiţi după regula: se consideră combinaţiile pentru care funcţia este “0”, iar variabilele se iau în forma directă dacă sunt “0” şi în forma inversă dacă sunt “1”. Pentru funcţia definită în tabelul 2.3 avem FCC = M1 + M 4 + M 5 + M 6 = (x + y + z ) ⋅ (x + y + z ) ⋅ (x + y + z ) ⋅ (x + y + z ) .

2.3.Implementarea funcţiilor logice. Porţi logice elementare. Circuitele logice reprezintă elementele de bază care formează unităţile funcţionale şi operaţionale ale unui calculator numeric. Circuitele logice reprezintă modele fizice ale unor funcţii booleene de mai multe variabile. Indiferent de elementele constructive prin care se realizează, un circuit logic reprezintă un multipol având “n” intrări şi “m” ieşiri. Fiecare ieşire (yj) reprezintă o funcţie a celor n variabile de intrare:

yj=fj(x1,. . .,xn) . Atât intrările cât şi ieşirile sunt mărimi binare ce fac parte din mulţimea binară M={0,1} şi se materializează prin prezenţa unor impulsuri de tensiune sau de curent. Funcţiile fj poartă numele de funcţii de răspuns sau de transfer ale circuitului. Circuitele logice sunt combinaţionale sau secvenţiale şi vor fi descrise în cele ce urmează. Deocamdată ne oprim asupra porţilor logice, care reprezintă cele mai simple circuite combinaţionale şi care sunt asociate unor funcţii logice importante. În cazul circuitelor poartă, ieşirea la un moment dat nu depinde de starea anterioară a circuitului ci numai de combinaţia existentă la un moment dat între variabilele de intrare. Pe lângă porţile logice fundamentale prezentate deja (AND, OR, NOT), există câteva porţi importante care materializează funcţii logice des întâlnite în analiza şi sinteza circuitelor logice. În cele ce urmează sunt prezentate câteva funcţii importante şi porţile logice corespunzătoare. x 0 0 1 1

Funcţia NAND (NOT AND) y Funcţia logică (PIERCE): f = x ⋅ y x⋅y 0 1 1 1 0 1 1 0

Structura internă echivalentă a unei porţi NAND cu două intrări, realizată în tehnologie TTL (vezi §2.5), este prezentată în figura 2.1. Fără a intra în prea multe detalii legate de funcţionarea acestei scheme intenţionăm doar să 64


conturăm imaginea legată de ceea ce se află fizic în spatele simbolurilor aferente porţilor logice. Precizăm că tranzistoarele lucrează numai în comutaţie, având două stări stabile: starea de blocare (joncţiunea emitor-bază este blocată) şi starea de saturaţie (joncţiunea emitor-bază este deschisă). Evident, aceste două stări pot fi asociate valorilor binare din algebra booleană. Vcc R2

R1

T2 x

D1

T3 D3

T1

y

R4

f T4

D2 R3

Fig. 2.1. Schema electrică a unei porţi logice NAND, în tehnologie TTL În schemă, x şi y reprezintă intrările, f ieşirea porţii iar Vcc tensiunea de alimentare de +5 V. Dacă ambele intrări sunt pe 1 logic, adică la un nivel ridicat de tensiune, tranzistorul T1 este blocat deoarece ambele joncţiuni emitor – bază sunt blocate. Prin urmare nivelul de tensiune din baza tranzistorului T2 este ridicat, acesta se deschide şi intră în saturaţie, rezultând un curent prin R2 şi R3. La rândul său tranzistorul T4 se saturează datorită căderii de tensiune pe R3, iar în colectorul acestuia vom avea un nivel scăzut de tensiune ceea ce determină blocarea tranzistorului T3. Astfel calea R4, T3, D3 este blocată şi în punctul f vom avea nivel scăzut de tensiune asociat cu 0 logic. Dacă una din intrări este pe 0 logic, deci nivel scăzut de tensiune, se deschide joncţiunea emitor – bază corespunzătoare, T1 se saturează, în colectorul său vom avea tensiune scăzută ce nu poate deschide tranzistorul T2, acesta se blochează şi prin R3 nu circulă curent. T4 va fi blocat iar T3 saturat datorită tensiunii ridicate din baza acestuia (căderea de tensiune pe R2). La ieşirea porţii (f) vom avea un potenţial ridicat de tensiune care va codifica 1 logic. Poarta NAND constituie un sistem complet, adică, folosind numai această poartă putem implementa orice expresie logică. Operatorii NOT, AND şi OR pot fi implementaţi cu porţi NAND. 65


Fig. 2.2. Implementarea operatorilor NOT, AND şi OR cu porţi NAND Funcţia NOR x y x+y

0 0 1 1

0 1 0 1

Funcţia logică (SHEFFER): f = x + y

1 0 0 0

Şi poarta NOR constituie un sistem complet, adică, folosind numai această poartă putem implementa orice expresie logică, inclusiv operatorii NOT, AND şi OR.

Fig. 2.3. Implementarea operatorilor NOT, AND şi OR cu porţi NOR 66


x 0 0 1 1

Funcţia SAU-EXCLUSIV (XOR) sau suma modulo 2 x⊕y y Funcţia logică: f = x ⊕ y 0 0 1 1 0 1 1 0

Funcţia logică XOR materializată de această poartă are următoarele proprietăţi, ce pot fi uşor demonstrate utilizând tabelul de adevăr: • Asociativitatea; • Comutativitatea; • x ⊕1= x ; • x ⊕0= x; • x ⊕ x = 1; • x ⊕ y = x ⊕ y + x ⊕ y. Funcţia COINCIDENŢĂ reprezintă complementara funcţiei XOR şi are următorul tabel de adevăr:

x y x⊗y 0 0 1 f = x ⊗ y = (x + y ) ⋅ ( x + y ) = x ⋅ y + x ⋅ y 0 1 0 1 0 0 1 1 1 Se poate demonstra uşor că x ⊗ y = x ⊕ y . Funcţia COINCIDENŢĂ se bucură de proprietăţile de asociativitate şi comutativitate. Funcţia INHIBARE a două variabile x şi y, înseamnă atât x cât şi non y, adică x ⋅ y . Evident există şi forma x ⋅ y . Funcţia IMPLICARE a două variabile x şi y, reprezintă complementara funcţiei INHIBARE şi are una din expresiile x + y sau x + y .

Prin implementarea unei funcţii logice se înţelege realizarea ei cu ajutorul porţilor (circuitelor logice) fundamentale. O importanţă deosebită o reprezintă implementarea funcţiilor logice utilizând numai porţi NAND sau numai porţi NOR, pornind de la formele canonice. Astfel, pentru o funcţie logică de n variabile, forma canonică disjunctivă este:

67


f ( x 0 , x1 ,...x n −1 ) =

2 n −1

∑

i=0

mi =

2 n −1

∏ mi ,

i=0

ceea ce sugerează implementarea cu porţi NAND, ca în figura de mai jos:

Fig. 2.4. Implementarea unei funcţii cu porţi NAND Pentru o funcţie logică de n variabile, forma canonică conjunctivă are expresia: f ( x 0 , x1 ,...x n −1 ) =

2 n −1

2 n −1

i=0

i=0

∏ Mi = ∑ Mi ,

care sugerează implementarea acesteia cu porţi NOR (fig. 2.5).

Fig. 2.5. Implementarea unei funcţii cu porţi NOR Definiţie: Costul (C) unei funcţii logice este egal cu numărul de intrări în circuitele logice elementare ce realizează funcţia dată.

68


Definiţie: Numărul de nivele (N) al unei implementări este dat de numărul maxim de porţi străbătute de un semnal de la intrare la ieşire. Exemplu: Să se implementeze funcţia logică f ( x 2 , x1 , x o ) = x1 ⋅ x 2 + x1 ⋅ x 0 . Pentru această implementare C=6, N=2 iar schema logică este prezentată în figura de mai jos.

Fig. 2.6. Implementarea funcţiei f ( x 2 , x1 , x o ) = x1 ⋅ x 2 + x1 ⋅ x 0 Exemplu: Să se implementeze utilizând numai porţi NAND, apoi numai porţi NOR, funcţia f ( x 2 , x1 , x 0 ) = R 1 (1,3,4) . Tabelul de adevăr este:

x2 0 0 0 0 1 1 1 1

x1 0 0 1 1 0 0 1 1

x0 0 1 0 1 0 1 0 1

f(x2, x1, x0) 0 M0 1 m1 0 M2 1 m3 1 m4 0 M5 0 M6 0 M7

Forma canonică disjunctivă are expresia: FCD = m1 + m 2 + m 3 = m1 ⋅ m 2 ⋅ m 3 = (x 2 ⋅ x1 ⋅ x 0 ) ⋅ (x 2 ⋅ x1 ⋅ x 0 ) ⋅ (x 2 ⋅ x1 ⋅ x 0 ) , iar implementarea numai cu porţi NAND este prezentată în figura 2.7. În acest caz costul este 12 şi numărul de nivele este 2.

69


Fig. 2.7. Implementarea funcţiei f ( x 2 , x1 , x 0 ) = R 1 (1,3,4) cu porţi NAND Forma canonică conjunctivă are expresia: FCC = M 0 ⋅ M 3 ⋅ M 5 ⋅ M 6 ⋅ M 7 = M 0 + M 3 + M 5 + M 6 + M 7 =

(x 2 + x1 + x 0 ) + (x 2 + x1 + x 0 ) + (x 2 + x1 + x 0 ) + (x 2 + x1 + x 0 ) + (x 2 + x + x 0 ), implementarea numai cu porţi fiind NOR prezentată în figura 2.8.

Fig. 2.8. Implementarea funcţiei f ( x 2 , x1 , x 0 ) = R 1 (1,3,4) cu porţi NOR Numărul de nivele este 2 iar costul este 20. Pentru această funcţie implementarea numai cu porţi NOR este mai costisitoare decât cea cu porţi NAND, dar nu este o regulă şi în alte cazuri poate fi invers. 70


Exemplu: Să se implementeze numai cu NAND-uri funcţia f ( x 2 , x1 , x 0 ) = x1 ⋅ x 0 + x1 ⋅ x 2 + x 2 ⋅ x 0 . Pentru funcţia de mai sus putem scrie două expresii pentru forma canonică disjunctivă:

FCD1 = (x1 ⋅ x 0 ) ⋅ (x1 ⋅ x 2 ) ⋅ (x 2 ⋅ x 0 ) ,

FCD 2 = x1 ⋅ x 0 + x 2 ⋅ (x1 + x 0 ) = x1 ⋅ x 0 + x 2 ⋅ x1 ⋅ x 0 = (x1 ⋅ x 0 ) ⋅ x 2 ⋅ x 2 ⋅ x 0 . Corespunzător celor două forme avem implementările de mai jos:

Fig. 2.9. Implementarea formei FCD1 C1=9, N1=2

Fig. 2.10. Implementarea formei FCD2 C1=8, N1=3

A doua implementare este mai economică dar mai lentă deoarece semnalele x 0 şi x1 trebuie să străbată trei porţi nu două. În general, structurile mai economicoase sunt mai lente.

2.4. Minimizarea funcţiilor logice Minimizarea unei funcţii logice presupune obţinerea unei expresii cu cost minim pentru un număr de nivele dat. O formă mai simplă a unei funcţii logice se poate obţine prin: 1. Utilizarea proprietăţilor şi teoremelor algebrei logice. Metoda este însă greu de aplicat în mod sistematic şi nu se poate stabili cu certitudine când s-a obţinut expresia optimă, mai ales dacă avem mai mult de trei variabile. 2. Utilizarea metodelor sistematice ca de pildă metoda Veitch-Karnaugh (pentru 4-5 variabile independente) şi metoda Quine Mc-Cluskey (pentru mai mult de 5 variabile).

71


Exemple de minimizare a unor funcţii booleene utilizând proprietăţile algebrei logice. 1. f ( x 3 , x 2 , x 1 , x 0 ) = (x 3 + x 2 ) ⋅ (x 1 + x 0 ) + ( x 3 + x 2 ) + x 1 ⋅ x 0 = 1424 3 144244 3 { DeMorgan

x0

DeMorgan

(x 3 + x 2 ) ⋅ (x1 ⋅ x 0 ) + (x 3 + x 2 ) ⋅ x1 ⋅ x 0 = (x 3 + x 2 ) ⋅ (x1 ⋅ x 0 + x1 ⋅ x 0 ) = (1 x 3 + x 2 ) ⋅ x 1 ⋅ (x 0 + x 0 ) = x 3 ⋅ x 2 ⋅ x 1 . 424 3 1424 3 DeMorgan

1

2. În acest exemplu se apelează în primul rând la proprietatea de idempotenţă şi se adună de încă două ori termenul x2x1x0, după care se grupează convenabil. f ( x 2 , x 1 , x 0 ) = x 2 ⋅ x 1 ⋅ x 0 + x 2 ⋅ x 1 ⋅ x 0 + x 2 ⋅ x 1 ⋅ x 0 + x 2 ⋅ x1 ⋅ x 0 = x 2 ⋅ x1 ⋅ x 0 + x 2 ⋅ x1 ⋅ x 0 + x 2 ⋅ x1 ⋅ x 0 + x 2 ⋅ x1 ⋅ x 0 + x 2 ⋅ x1 ⋅ x 0 + x 2 ⋅ x1 ⋅ x 0 =

x 1 ⋅ x 0 ⋅ (x 2 + x 2 ) + x 2 ⋅ x 0 ⋅ (x 1 + x 1 ) + x 2 ⋅ x 1 ⋅ (x 0 + x 0 ) = 1424 3 1 424 3 1424 3 1

1

1

x1 ⋅ x 0 + x 2 ⋅ x 0 + x 2 ⋅ x1. Metoda de minimizare Veitch-Karnaugh Definiţie. Separarea unui şir de variabile în două grupe se numeşte partiţie de variabile. Pentru şirul de n variabile: x n −1x n − 2 L x1x 0 ⇒

[x n −1 L x p ] , [x p −1 L x 0 ]

cu p=n/2 pentru n par şi p=(n-1)/2 sau p=(n+1)/2 pentru n impar. Metoda de minimizare constă în parcurgerea următorilor paşi: 1. Se construieşte o matrice ce conţine un număr de linii şi coloane determinat de partiţia de variabile fixată: 2 k ,2 p , unde k reprezintă numărul de elemente din primul termen al partiţiei iar p numărul de elemente din al doilea termen al partiţiei; 2. Pentru ordonarea liniilor şi coloanelor se foloseşte codul Gray care are proprietatea de adiacenţă. Adunând două conjuncţii sau înmulţind două disjuncţii adiacente, dispare termenul care diferă; 3. Se completează matricea cu valori de 1 (conjuncţii) sau de 0 (disjuncţii) ale funcţiei în celule matricei, corespunzător combinaţiilor variabilelor; 4. Se grupează celulele vecine în grupe cât mai mari, formate dintr-un număr de elemente egal cu o putere a lui 2 (1, 2, 4, 8). Celule laterale care sunt simetrice faţă de o axă mediană imaginară sunt vecine;

[

72

]


5. Fiecare grupă formează un termen minimizat, termen ce nu conţine variabilele ce-şi schimbă semnul şi astfel dispar. Observaţii: • Un element poate face parte din mai multe grupe; • Fiecare grupă trebuie să conţină cel puţin un element nou faţă de celelalte grupe; • Orice element aparţine măcar unei grupe, chiar şi numai de un element; • Variabilele independente se scriu conform regulilor de la funcţiile canonice. Exemple

1. Să se minimizeze funcţia f(x3,x2,x1,x0)=R1(1,2,6,8,10,11,15). Matricea construită după regulile de mai sus are următoarea formă: 00 01 11 10 x1x0 x3x2 00 1 1 I 01 1 II 11 1 III 10 1 1 1 IV După gruparea elementelor, forma minimizată a funcţiei este:

f ( x 3 , x 2 , x1 , x 0 ) = x 3 ⋅ x 2 ⋅ x1 ⋅ x 0 + x 3 ⋅ x1 ⋅ x 0 + x 3 ⋅ x1 ⋅ x 0 + x 3 ⋅ x 2 ⋅ x 0 . 144244 3 14243 14243 14243 I

II

III

IV

În acest caz, grupa I conţine un singur element iar grupa IV conţine două elemente simetrice faţă de axa verticală mediană, elemente cu echivalenţii zecimali 8 şi 10. 3. Să se minimizeze funcţia f(x3,x2,x1,x0)=R1(4,5,8,9,10,12,13). x1x0

x3x2 00 01 11 10

00

01

1 1 1

1 1 1

11

10

1 73


Se formează un grup cu elementele cu echivalenţii zecimali 4, 5, 12, 13, un altul cu elementele cu echivalenţii zecimali 9 şi 13 şi un al treilea grup cu elementele cu echivalenţii zecimali 8 şi 10. Elementul cu echivalentul 13 aparţine la două grupuri distincte. Forma minimală este f ( x 3 , x 2 , x1 , x 0 ) = x 3 ⋅ x 2 ⋅ x 0 + x 3 ⋅ x1 ⋅ x 0 + x 2 ⋅ x1 . 3. Să se minimizeze funcţia incomplet definită f(x3,x2,x1,x0)= R1(0,1,2,4) + RΦ(3,5,10). x1x0

x3x2 00 01 11 10

00

01

11

10

1 1

1 Φ

Φ

1 Φ

Se completează matricea şi cu valorile indiferente care participă la formarea celor două grupe de elemente. Elementul cu echivalentul zecimal 10 nu este luat în considerare. Forma minimizată este f ( x 3 , x 2 , x1 , x 0 ) = x 3 ⋅ x 2 + x 3 ⋅ x1 . 4. Să se minimizeze funcţia f(x3,x2,x1,x0)= R0(1,3,4,6,9,11,12,14). În acest caz se va obţine funcţia minimizată sub forma canonică conjunctivă. x1x0

x3x2 00 01 11 10

00

01

11

0

0

0 0

10 0 0

0

0

Elementele matricei se grupează câte patru, fiind simetrice două câte două faţă de axa verticală şi cea orizontală. Funcţia minimizată are forma f ( x 3 , x 2 , x 1 , x 0 ) = (x 2 + x 0 ) ⋅ (x 2 + x 0 ) . 5. Să se sintetizeze şi să se implementeze funcţiile de complementare faţă de 9 a codului 8421. Pentru a rezolva această problemă este necesar să se alcătuiască tabele de adevăr pentru enunţul problemei, după care se găseşte forma minimală pentru funcţiile logice de ieşire funcţie de variabilele de intrare. În final, se implementează funcţiile obţinute utilizând porţi logice. Tabelul de adevăr este prezentat mai jos. Variabilele xi sunt independente, indicele reprezentând 74


ponderea (cod 8421), iar variabilele de ieşire fi sunt dependente de intrări conform unor relaţii ce trebuiesc deduse. Variabilele de intrare formează 16 combinaţii posibile distincte, dar pentru scopul propus nu interesează decât cele până la echivalentul zecimal 9 (inclusiv). Combinaţiile de la 1010 până la 1111 nu au complement faţă de 9 şi sunt considerate redundante. Se utilizează metoda de minimizare Veitch-Karnaugh pentru funcţiile f8, f4, f1 şi f0 (deşi pentru f1 şi f0 expresiile se observă uşor din tabelul de adevăr), folosind şi termenii redundanţi acolo unde este necesar. Tabelul 2.4. Tabelul de adevăr pentru complementarea faţă de 9 a codului 8421 x4 x2 x0 f8 f4 f2 f1 x8 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 1 0 0 1 1 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 1 1 0 0 0 1 1 0 1 1 1 0 0 1 0 1 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 Φ Φ Φ Φ 1 0 1 1 Φ Φ Φ Φ 1 1 0 0 Φ Φ Φ Φ 1 1 0 1 Φ Φ Φ Φ 1 1 1 0 Φ Φ Φ Φ 1 1 1 1 Φ Φ Φ Φ Pentru a obţine forma minimală corespunzătoare fiecărei ieşiri, se construiesc matricele următoare. f4 f8 x1x0 00 01 11 10 x1x0 00 01 11 10 x3x2 x3x2 00 1 1 00 1 1 01 01 1 1 11 Φ Φ Φ Φ 11 Φ Φ Φ Φ 10 Φ Φ 10 Φ Φ f2 f1 x1x0 00 01 11 10 x1x0 00 01 11 10 x3x2 x3x2 00 1 1 00 1 1 01 1 1 01 1 11 Φ Φ Φ Φ 11 Φ Φ Φ Φ 10 Φ Φ 10 1 Φ Φ 75


Din matricele de mai sus rezultă următoarele funcţii: f8 = x 8 ⋅ x 4 ⋅ x 2 ; f 4 = x 4 ⋅ x 2 + x 4 ⋅ x 2

f 2 = x 2 ; f1 = x1

.

Cu aceste expresii minimizate ale funcţiilor de ieşire, schema dispozitivului de complementare faţă de 9 pentru cifre scrise în cod 8421, arată ca în figura de mai jos. Anticipând, acesta este un circuit logic combinaţional.

Fig. 2.11. Implementarea funcţiilor de complementare faţă de 9 a codului 8421

2.5. Circuite logice Un circuit logic digital implementează funcţii logice elementare (prezentate deja) sau funcţii logice complexe. Circuitele integrate (chip-uri), apărute în 1963, au revoluţionat tehnologia de realizare a circuitelor logice. Un chip este o pastilă de siliciu de câţiva milimetri, care înglobează mai multe tranzistoare, diode semiconductoare, rezistenţe, capacităţi şi trasee de interconectare. Din considerente termice şi mecanice, chip-ul este plasat într-o capsulă de plastic mai mare, iar conexiunile acestuia cu alte circuite integrate şi cu sursele de alimentare se realizează prin aşa numiţii pini, plasaţi pe laturile capsulei de plastic. În funcţie de numărul de porţi pe care le conţin (gradul de integrare), circuitele integrate se clasifică astfel: • SSI (Small Scale Integrated) – circuite cu integrare mică, până la 10 porţi (porţi logice, bistabile); • MSI (Medium Scale Integrated) – circuite cu integrare pe scară medie, 10-100 porţi ( ROM, RAM, PLA); • LSI (Large Scale Integrated) – circuite cu integrare pe scară largă, până la 100000 porţi (procesoare simple, memorii, circuite specializate); 76


• VLSI (Very Large Scale Integrated) – circuite cu integrare pe scară foarte mare, peste 100000 porţi (microprocesoare, memorii, circuite specializate). Există mai multe tehnologii de realizare a circuitelor integrate, după care avem trei mari familii: TTL (Transistor-Transistor Logic); ECL (Emiter Coupled Logic); MOS (Metal Oxid Semiconductors) cu variantele sale PMOS, NMOS şi CMOS. Primele două aparţin tehnologiei bipolare. În proiectarea unui sistem, o problemă aparte o reprezintă interfaţarea circuitelor din familii logice diferite MOS-TTL, MOS-ECL. De exemplu: tehnologia bipolară este mai rapidă decât cea MOS, nivelul minim de ieşire în starea “1” pentru TTL este 2,3 V mai mic decât nivelul minim de intrare (3,5 V) în starea “1” pentru circuite CMOS, sursele de alimentare etc. În funcţie de tensiunile care codifică valorile logice, circuitele logice lucrează în logică pozitivă sau logică negativă. În logica pozitivă, valorii logice “1” îi corespunde un nivel ridicat de tensiune (ex. 3V, 12V sau 15V), iar valorii “0” logic îi corespunde un nivel scăzut de tensiune (0V, -12V sau –15V). În logica negativă corespondenţa este inversă: nivelul scăzut de tensiune se asociază lui “1” logic iar nivelul ridicat de tensiune corespunde valorii binare “0”. Circuitele TTL lucrează în logică pozitivă, având corespondenţa “0”→ 0V şi “1” → 3V. Din cele prezentate până acum reiese că la terminalele circuitelor integrate (mai puţin alimentarea) se regăsesc două valori logice: “0” şi “1”. Există însă şi circuite care au la terminale trei valori logice şi anume: “0”, “1” şi Z (starea de înaltă impedanţă). Aceste circuite se numesc TSL (Three State Logic). Din punct de vedere tehnologic, conectarea circuitelor între ele poate fi de tip TTL, cu colector în gol sau TSL. Circuitele TTL obişnuite permit ca o singură ieşire să comande una sau mai multe porţi în timp ce circuitele TSL permit ca una sau mai multe ieşiri să comande o aceeaşi linie de semnal. Această proprietate a circuitelor TSL permite realizarea structurilor orientate pe magistrală. Conceptul de magistrală precizează că ieşirile şi intrările mai multor module pot fi conectate la aceleaşi linii de semnal. De pildă, un modul comandă magistrala, iar altele sunt comandate prin magistrală, sau, la un anumit moment, un modul comandă magistrala fără ca alte module care ar putea comanda magistrala să fie deconectate fizic. Din punctul de vedere al funcţionării în timp, circuitele logice se împart în două grupe: • circuite combinaţionale, pentru care semnalele de ieşire (răspuns) la un moment dat nu depind de valorile anterioare ale semnalelor de intrare sau de ieşire, adică nu depind de starea anterioară a circuitului. 77


• circuite secvenţiale, în cazul cărora semnalele de ieşire la un moment dat depind de valorile lor anterioare, sau altfel spus depind de starea anterioară a circuitului. Caracteristicile circuitelor logice Familiile (tehnologiile) de circuite logice se caracterizează prin parametri dinamici şi statici, dintre care amintim: 1. valorile tipice ale tensiunilor (“High” pentru 1 logic şi “Low” pentru 0 logic) de intrare şi de ieşire; 2. fan-in reprezintă curentul de intrare; 3. fan-out reprezintă curentul de ieşire şi exprimă numărul maxim de intrări în paralel ale altor circuite ce pot fi alimentate de ieşirea unui circuit; 4. impedanţele de la intrare şi ieşire; 5. puterea consumată sau disipată; 6. plaja de temperatură în care lucrează corect; 7. imunitatea la zgomot care reflectă insensibilitatea circuitului la tot ce nu este semnal util. Se defineşte ca fiind tensiunea maximă de zgomot prezentă la intrarea unui circuit şi care nu comută circuitul în starea opusă; 8. timpul de propagare a semnalului la traversarea circuitului (ns) – este timpul scurs între momentul modificării unei variabile de intrare şi momentul stabilizării variabilei de ieşire. 2.5.1. Circuite combinaţionale

La circuitele combinaţionale, semnalele de ieşire depind numai de valorile semnalelor de intrare de la momentul respectiv, fără a exista semnale de reacţie (intrările nu depind de ieşiri). Pentru orice funcţie (semnal) de ieşire se poate scrie: y j = f j ( x 0 , x1 ,...x n −1 ), j = 1, m - 1 x0 xn-1

. . .

Circuit combinaţional

. . .

y0 ym-1

Fig. 2.12. Schema bloc a unui circuit combinaţional În general, pentru proiectarea unui circuit combinaţional se parcurg următorii paşi (a se vedea exemplul 5 de la metoda Veitch-Karnaugh): • Se alcătuieşte tabelul de adevăr pentru funcţiile de ieşire; • Se minimizează expresiile funcţiilor logice de ieşire; • Se implementează schema logică a funcţiilor minimizate. 78


Dintre cele mai cunoscute circuite combinaţionale utilizate în structura calculatoarelor numerice, şi asupra cărora ne vom opri în cele ce urmează, sunt: multiplexoare, demultiplexoare, codificatoare, decodificatoare, convertoare de cod, comparatoare şi sumatoare. Multiplexorul (MUX) este un circuit combinaţional cu n intrări de date (x0,x1,...xn-1), m intrări de selecţie (s0, s1,...sm-1) şi o singură ieşire y. Între numărul de intrări de date şi numărul intrărilor de selecţie există relaţia n=2m. Multiplexorul propagă un semnal de la o anumită intrare de date xi, selectată de intrările de selecţie, spre ieşire.

x0

. . .

xn-1

y MUX . . .

s0

sm-1

Fig. 2.13. Schema bloc a unui multiplexor De exemplu, un multiplexor 4:1 are 4 intrări de date şi 2 de selecţie s0 şi s1 (s1 este bitul cel mai semnificativ). Tabelul de adevăr este următorul: s0 0 1 0 1

s1 0 0 1 1

y x0 x1 x2 x3

Demultiplexorul (DMUX) este un circuit combinaţional cu o intrare de date (x), m intrări de selecţie (s0, s1,...sm-1) şi n ieşiri (y0, y1,...yn-1), cu relaţia n=2m. Demultiplexorul (fig. 2.14) propagă semnalul de la o intrare unică spre ieşirea selectată de intrările de selecţie.

x

DMUX

. . .

y0 yn-1

. . .

s0 sm-1 Fig. 2.14. Schema bloc a unui demultiplexor 79


Pentru un demultiplexor cu patru ieşiri, la intrarea căruia se aplică 1 logic, tabelul de adevăr este: s1 0 0 1 1

s0 0 1 0 1

y0 1 0 0 0

y1 0 1 0 0

y2 0 0 1 0

y3 0 0 0 1

Comparatorul determină o ordonare a intrărilor, activând o singură ieşire. Un comparator elementar defineşte o ordonare între doi biţi A şi B. În funcţie de valorile logice ale intrărilor se activează una din ieşirile A>B, A=B sau A
A>B

A B

A=B

COMP

A
a) b) Fig. 2.15. Schema bloc (a) şi cea cu porţi logice a unui comparator Decodificatorul este un circuit digital combinaţional cu n intrări (x0,x1,...xn-1) şi m ieşiri (y0, y1,...ym-1), cu m=2n (fig. 2.16). La un moment dat este activată o singură ieşire yk având numărul de ordine k, reprezentat codificat de intrări, în timp ce toate celelalte ieşiri sunt inactive.

x0 xn-1

. . .

DEC

. . .

Fig. 2.16. Schema bloc a unui decodor Un decodificator 3:8, cu următorul tabel de adevăr: 80

y0 ym-1


x2 0 0 0 0 1 1 1 1

x1 0 0 1 1 0 0 1 1

x0 0 1 0 1 0 1 0 1

y7 0 0 0 0 0 0 0 1

y6 0 0 0 0 0 0 1 0

y5 0 0 0 0 0 1 0 0

y4 0 0 0 0 1 0 0 0

y3 0 0 0 1 0 0 0 0

y2 0 0 1 0 0 0 0 0

y1 0 1 0 0 0 0 0 0

y0 1 0 0 0 0 0 0 0

Codificatorul generează un anumit cod binar la ieşire pentru o anumită intrare activă.

x0 xm-1

. . .

. . .

COD

y0 yn-1

Fig. 2.17. Schema bloc a unui codificator Funcţionează invers ca un decodificator. Pentru un codificator cu m=3 şi n=2, tabelul de adevăr este următorul: x2 0 1 0 0

x1 0 0 1 0

x0 0 0 0 1

y1 0 0 1 1

y0 0 1 0 1

Convertoarele de cod sunt circuite combinaţionale care transformă un cod într-un alt cod. Un astfel de circuit are ni intrări şi no ieşiri, ni fiind numărul de biţi prin care se codifică codul de intrare şi no numărul de biţi prin care se codifică codul rezultat. Dintre convertoarele de cod existente, amintim MMC 4030 (CMOS) care realizează complementarea faţă de 9 pentru un număr reprezentat în BCD şi MMC 4030 (CMOS) care este un convertor paralel din Gray în binar. Acesta din urmă este un circuit integrat format din n-1 porţi XOR pentru conversia unui cuvânt de n biţi. Rezultatul se obţine după (n-1)⋅tp, unde tp este timpul de propagare printr-o poartă.

81


Fig. 2.18. Convertorul MMC 4030 Sumatorul realizează suma aritmetică a doi operanzi reprezentaţi fiecare pe acelaşi număr de biţi. Un astfel de sumator pe 4 biţi (7483) are câte patru intrări de date pentru fiecare operand (a0-a3 şi b0-b3) o intrare de transport Tin, patru ieşiri pentru biţii sumă (s0-s3) şi o ieşire de transport Tout. Prin interconectarea corespunzătoare a mai multor astfel de circuite, ieşirea de transport a unui circuit conectată la intrarea de transport a circuitului următor, se pot obţine sumatoare pe 8, 12, 16, etc. biţi.

Tin

b3 b2 b1 b0 a3 a2 a1 a0

Tout

c3 c2 c1 c0

Fig. 2.19. Sumator pe 4 biţi Circuite PLA PLA (Programable Logic Array) este un circuit combinaţional având n intrări de date (x0,x1,...xn-1) şi m funcţii de ieşire (y0, y1,...ym-1). Intern, circuitul conţine un nivel de porţi AND şi un al doilea de porţi OR. Porţile AND pot realiza orice produs între variabilele de intrare în formă directă sau negată, iar porţile OR pot realiza orice sumă logică între produsele generate de primul nivel. Circuitul poate fi programat de către utilizator pentru a obţine la ieşirile circuitului un set de funcţii logice combinaţionale.

82


2.5.2. Circuite logice secvenţiale

Schema generală a unui circuit logic secvenţial (CLS) este prezentată în figura de mai jos. Circuitul are n intrări x0,x1,...xn-1 şi m ieşiri y0, y1,...ym-1. Pe lângă o parte de logică combinaţională, circuitul dispune de un set de elemente de memorare, care conţin informaţii ce reprezintă starea circuitului. Prin urmare, ieşirile depind atât de intrări cât şi de starea memorată a circuitului. x0 xn-1

. . .

CLS

. . .

Elemente de memorare

y0

. . .

ym-1

. . .

Fig. 2.20. Schema bloc a unui circuit secvenţial Timpul apare ca variabilă implicită în funcţionarea circuitelor secvenţiale. Întrucât la astfel de circuite, starea următoare depinde de starea precedentă, se spune că în fiecare moment circuitul are memorie. Rezultă că în funcţionarea sa un circuit secvenţial trebuie să fie înzestrat cu o bază de timp, care să servească drept referinţă în ceea ce priveşte momentul aplicării semnalelor de intrare sau momentul citirii semnalelor de ieşire. Modelul matematic al unui CLS, pentru un anumit moment de timp t, este definit de două seturi de ecuaţii care reflectă tranziţia stărilor şi a ieşirilor şi care pot fi grupate în cvadruplul: CLS=(X,Y,Q,f,g), unde X- mulţimea variabilelor binare de intrare, Y - mulţimea variabilelor binare de ieşire, Q - mulţimea variabilelor binare de stare, f – funcţii de tranziţie a stărilor iar g - funcţii de tranziţie a ieşirilor. Din punct de vedere al relaţiei temporale de producere a evenimentelor în CLS (schimbări în starea circuitului sau a ieşirilor), aceste circuite se împart în două categorii: • Circuite asincrone, la care momentele în care se produc evenimentele sunt oarecare; • Circuite sincrone, în care evenimentele se produc la anumite momente discrete, bine precizate în timp, pe baza unui semnal de ceas. Chiar dacă 83


introducerea semnalului de sincronizare scade viteza unui CLS, se obţine însă avantajul unei funcţionări mai stabile. Faţă de circuitele combinaţionale, proiectarea CLS, mai ales a celor sincrone, este mai laborioasă (de pildă metoda ASM – Algorithmic State Machine). Funcţionarea unui CLS poate fi descrisă printr-un graf orientat, în care fiecare nod reprezintă tranziţia dintr-o stare în alta. Pe fiecare arc de cerc se scriu valorile semnalelor de intrare şi valorile semnalelor de ieşire (intrare/ieşire) corespunzătoare tranziţiei. În figura 2.21 este reprezentat graful unui CLS simplu cu două stări s0 şi s1. Pentru acest circuit se pot scrie: Funcţiile stării următoare: pe baza stării curente şi a semnalelor de intrare se calculează starea următoare Funcţiile ieşirilor: pe baza stării curente şi a semnalelor de intrare se calculează semnalele de ieşire din circuitul secvenţial.

g(s1,0)=s1 g(s1,1)=s2 g(s2,0)=s2 g(s2,1)=s1 f(s1,0)=0 f(s1,1)=0 f(s2,0)=1 f(s2,0)=1

Fig. 2.21. Graful unui CLS cu două stări Dintre cele mai importante circuite secvenţiale amintim: circuite basculante bistabile, memorii, numărătoare, registre. Un circuit basculant bistabil implementează un element de memorie care păstrează un bit de informaţie. Bistabilul RS asincron Acest circuit este format din două porţi NAND, fiecare având ca una din intrări ieşirea celeilalte. Intrările R (Reset) şi S (Set) sunt active pe “0” iar ieşirea Q (respectiv Q ) poate lua una din două valori logice stabile Q=1 ( Q =0) sau Q=0 ( Q =1). Qt+1 reprezintă starea ieşirii Q la momentul următor, faţă de momentul curent t. Combinaţia 00 la intrare nu respectă definiţia unui bistabil în care ieşirile Q şi Q sunt complementare şi de aceea este o combinaţie interzisă. Combinaţia 11 la intrare nu impune o stare anume ci păstrează starea anterioară, astfel încât ieşirile reprezintă o nedeterminare faţă de intrare.

84


Fig. 2.22. Bistabilul RS asincron Tabelul de adevăr ce descrie funcţionarea bistabilului este: Q t +1 S R Qt+1 combinaţie interzisă 0 0 1 1 0 1 1 0 1 0 0 1 nedeterminare 1 1 Qt Qt Bistabilul RS sincron Spre deosebire de bistabilul RS asincron, la bistabilul RS sincron pentru controlul comutării stării se utilizează un semnal de sincronizare care este denumit semnal de ceas sau semnal de tact (T). Acesta este un tren de impulsuri care se succed cu o perioadă T şi sunt obţinute de la un oscilator, care marchează timpul prin impulsuri de tact (fig. 2.23)

palier

front crescător

front descrescător

T Fig. 2.23. Tren de impulsuri La bistabilul RS sincron (fig. 2.24) starea curentă (momentul t) este considerată Qt, cea dinaintea impulsului de ceas, iar starea următoare (momentul t+1) este considerată Qt+1, cea care rezultă după impulsul de tact. Acest bistabil comută pe frontul pozitiv (crescător) sau pe palierul impulsului de tact. Intrările R şi S sunt active pe 1 logic.

85


Fig. 2.24. Bistabilul RS sincron În momentul dinaintea frontului pozitiv, care produce comutarea, intrările R, S nu trebuie să-şi schimbe valorile un timp (“set-up”), iar după front informaţia de intrare trebuie să fie păstrată un timp de menţinere (“hold time”) de circa 5 ns. Funcţionarea bistabilului este descrisă de tabelul de adevăr: T 1 1 1 1 0

R 0 0 1 1 x

S 0 1 0 1 x

Q t +1

Q t +1 Qt Qt 0 1 1 0 nedeterminare Qt Qt

Bistabilul RS master-slave Un bistabil master-slave este compus din două bistabile simple conectate în cascadă (fig. 2.25).

Fig. 2.25. Bistabilul RS master-slave Pe durata impulsului de tact se introduce în bistabilul master starea viitoare (finală) a bistabilului. Această stare este transferată în bistabilul slave pe 86


frontul descrescător al impulsului de tact, după ce bistabilul master nu mai este influenţat de eventualele modificări de la intrările R, S. Astfel se asigură o funcţionare sigură indiferent de durata impulsului de sincronizare iar ieşirile Q şi Q sunt separate de intrările R şi S. Bistabilul D Bistabilul D (Delay) elimină starea de nedeterminare a bistabilului RS sincron în care S=R=1. Bistabilul D transferă intrarea D sincron cu impulsul de tact T

Fig. 2.26. Bistabilul D Tabelul de adevăr care descrie funcţionarea acestui bistabil este următorul: T D Q t +1 Q t +1 0 0 Qt Qt 0 1 Qt Qt 1 0 0 1 1 1 1 0 Bistabilul T Acest bistabil are proprietatea că schimbă starea la fiecare impuls de tact, dacă intrarea A este 1 logic. Dacă A=0, starea bistabilului rămâne neschimbată.

Fig. 2.27. Bistabilul T 87

T

A

Q t + 1 Q t +1

0 1 1

x 0 1

Qt Qt

Qt

Qt Qt Qt


Bistabilul JK Acest bistabil elimină nedeterminarea existentă la bistabilul RS, având următorul tabel de adevăr:

J

K

Q t +1

0 0 1 1

0 1 0 1

Qt 0 1 Qt

Fig. 2.28. Bistabilul JK Un bistabil JK se poate obţine dintr-un bistabil RS, făcând S = J ⋅ Q şi R = K ⋅ Q , ca in figura 2.28. Registre Registrele reprezintă o categorie importantă de circuite secvenţiale. Un registru păstrează temporar o informaţie codificată binar şi este construit dintrun ansamblu de celule elementare de memorare. Numărul de biţi ai informaţiei binare este egal cel al elementelor de memorie şi se numeşte capacitatea registrului sau lungimea cuvântului registru. Una din soluţiile de implementare constă în utilizarea circuitelor bistabile conectate între ele într-o anumită topologie. Fiecare bit bi al cuvântului registru este păstrat într-un bistabil Ri. Bitul b0 este cel mai puţin semnificativ iar bn-1 este cel mai semnificativ. În afară de intrările şi ieşirile de date, un registru conţine anumite terminale pentru controlul operaţiilor ce se efectuează asupra registrelor. De exemplu, momentul încărcării în paralel a informaţiei sau deplasarea acesteia se comandă printr-un semnal de tact, care se regăseşte la intrările de ceas ale tuturor bistabilelor. Asupra registrelor se pot efectua următoarele operaţii:

• • • •

încărcarea şi extragerea datelor care pot fi de tip serial sau paralel; deplasarea datelor stânga sau dreapta; rotaţie stânga sau dreapta; ştergere.

Relativ la operaţiile de încărcare şi extragere a datelor, registrele pot fi: cu încărcare şi extragere paralelă, cu încărcare şi extragere serială, încărcare serială şi extragere paralelă şi cu încărcare paralelă şi extragere serială. 88


Încărcarea serială este prezentată în figura 2.29 şi se realizează prin n impulsuri de tact. La fiecare impuls de tact Ri→Ri+1 şi bk→R0. Biţii trec în mod succesiv prin bistabilul R0 şi ulterior se deplasează spre stânga lăsând locul biţilor mai puţin semnificativi. Registrele paralele (fig. 2. 30) se încarcă într-un singur impuls de tact: bi→Ri. Rn-1

bk

R0

R1

Fig. 2.29. Registru cu încărcare serială bn-1

b1

Rn-1

R1

b0 R0

Fig. 2.30. Registru cu încărcare paralelă Registrele cu încărcare paralelă şi extragere serială sunt utilizate la serializarea cuvintelor sau la afişarea unei imagini dintr-o memorie video. Încărcarea paralelă a unui registru se realizează dintr-un alt registru sau de pe o magistrală de date. Registrele cu încărcare serială şi extragere paralelă sunt utilizate la recepţia serială a datelor. Deplasarea datelor dintr-un registru se poate face la stânga sau la dreapta (fig. 2.31). Deplasarea la stânga seamănă cu încărcarea serială, cu deosebirea că se realizează într-un singur tact (pas): la fiecare tact, informaţia este deplasată de la un bistabil la bistabilul următor, informaţia din Rn-1 se pierde iar în R0 se va înscrie informaţia (0 sau 1) de la intrarea serială.

Rn-1

R1

R0

0,1 R n-1

0,1

a)

Rn-2

R0

b)

Fig. 2.31. Deplasarea registrelor: a – stânga, b - dreapta În figura 2.32 sunt prezentate operaţiile de rotire stânga şi dreapta. Rotirea seamănă cu deplasarea cu deosebirea că bitul din poziţia extremă nu se pierde şi reintră în registru. Astfel, în cazul rotirii stânga, Ri←Ri-1 şi R0←Rn-1, iar în cazul rotirii dreapta , Ri→Ri-1 şi R0→Rn-1.

89


Rn-1

R1

Rn-1

R0

Rn-2

R0

a) b) Fig. 2 32. Rotirea registrelor: a – stânga, b - dreapta În calculatoarele numerice registrele sunt folosite ca locaţii de memorie rapidă păstrând date care urmează să fie prelucrate. În registre se pot păstra date, adrese, coduri de instrucţiune, operanzi, rezultate, informaţii de stare. Numărătoare Numărătorul este un circuit logic secvenţial care numără (contorizează) impulsurile aplicate la intrare. La fiecare impuls aplicat, fiecare bistabil îşi modifică starea conform convenţiei de numărare. Numărătoarele se clasifică funcţie de următoarele caracteristici: • Modul de codificare a informaţiei: binar, binar-zecimal, exces 3, Gray; • Modul de comutare a bistabilelor: sincron (bistabilele ce compun numărătorul basculează simultan funcţie de semnalul de tact şi de informaţiile aplicate la intrare), asincron (informaţia se propagă spre ieşire pas cu pas); • Sensul de numărare: direct, invers, reversibil (numără înainte şi înapoi), ciclică. Numărul de stări distincte ale unui numărător se numeşte modul de numărare şi se notează cu c. Pentru a determina numărul de bistabile, n, necesare realizării unui numărător se utilizează relaţia 2 n ≥ c . Funcţionarea unui numărător se poate ilustra prin graful stărilor în care: • Între două noduri există un singur arc de cerc; • Starea circuitului este reprezentată prin ieşirile elementelor bistabile; • Numărătorul primeşte un semnal de ceas pe baza căruia are loc tranziţia dintr-o stare în alta. Un numărător se realizează simplu prin utilizarea unor bistabile de tip JK. Ieşirea unui bistabil se conectează la intrarea de tact a următorului, astfel că apare o întârziere succesivă pentru fiecare impuls numărat.

90


Capitolul 3 ARHITECTURA UNUI SISTEM DE CALCUL SECVENŢIAL 3.1. Schema bloc a unui calculator (modelul von Neumann) Prin arhitectura unui sistem de calcul se înţelege totalitatea dispozitivelor componente precum şi a conexiunilor existente între aceste dispozitive. Arhitectura sistemelor de calcul actuale provine din dezvoltarea unui model introdus de matematicianul John von Neumann în 1945, numit şi model sau arhitectură von Neumann. Majoritatea calculatoarelor moderne respectă acest model, ceea ce diferă fiind doar tehnologia utilizată în realizarea modulelor componente, modalităţile de conectare dintre module şi performanţele atinse. Arhitectura von Neumann constă din trei tipuri de dispozitive (fig. 3.1): • unitatea centrală de prelucrare UCP (CPU – Central Processing Unit); • memoria; • dispozitive de intrare/ieşire I/O.

Memorie Unitate centrală de prelucrare

Magistrală de adrese Magistrală de date Magistrală de comenzi Dispozitive I/O

Fig. 3.1 Schema bloc a unui calculator (model von Neumann) În esenţă, cele trei elemente realizează următoarele: 91

Arhitectura unui sistem de calcul secvenţial

- unitatea centrală de prelucrare, numită şi procesor, deţine tot controlul şi efectuează toate calculele; - memoria stochează datele şi programele; - dispozitivele de intrare/ieşire asigură legătura cu mediul înconjurător. Între cele trei tipuri de dispozitive circulă informaţie pe linii de comunicaţie specializate. Liniile de comunicaţie sunt materializate fizic printrun set de circuite electrice sau optice. Informaţia vehiculată între blocurile structurale ale unui calculator conţine date, adrese şi semnale de comandă sau stare. Un semnal de stare conţine informaţii despre starea unui anumit dispozitiv la un moment dat, de exemplu: ocupat, neocupat, etc. Conform celor trei categorii de informaţie, liniile de comunicaţie sunt grupate în aşa numitele magistrale (bus). Prin urmare, în structura calculatorului există trei tipuri magistrale: magistrala de adrese, magistrala de date şi magistrala de comenzi sau stări. Transferul de informaţie se realizează întotdeauna între un dispozitiv emiţător şi unul sau mai multe dispozitive receptoare. În funcţie de sensul de transfer magistralele pot fi: unidirecţionale sau bidirecţionale. În cazul magistralelor unidirecţionale informaţia este transferată într-un singur sens, de regulă de la dispozitivul master (stăpân) la dispozitivul slave (sclav). Prin dispozitiv master se înţelege un dispozitiv care poate avea iniţiativa unui transfer. Dispozitivul slave doar răspunde la cererile unui dispozitiv master. În cazul arhitecturii von Neumann există un singur dispozitiv master, acesta fiind unitatea centrală de prelucrare. Memoria şi dispozitivele de I/O sunt dispozitive slave. Magistralele bidirecţionale permit schimbul de informaţie în ambele sensuri: de la master la slave (date, comenzi şi stări); de la slave la master (date şi stări). Prin intermediul magistralei de adrese se vehiculează informaţia ce permite identificarea şi localizarea unor date sau instrucţiuni aflate fie în memorie, fie în dispozitivele de intrare/ieşire. Această magistrală este unidirecţională. Prin intermediul magistralei de date se transferă informaţiile propriu-zise: date numerice, alfanumerice, coduri de instrucţiuni. Este o magistrală bidirecţională. Prin intermediul magistralei de comenzi/stări unitatea centrală de prelucrare emite semnale de comandă şi control către memorie sau dispozitivele de intrare/ieşire, iar acestea răspund cu semnale de stare. Magistrala de comenzi/stări este o magistrală bidirecţională. Unitatea centrală de prelucrare poate efectua operaţii elementare ca: - operaţii de citire sau scriere de la, respectiv la, memorie sau dispozitivele de intrare/ieşire; - operaţii aritmetice sau operaţii logice. Operaţiile elementare executate de UCP sunt codificate sub forma de instrucţiuni. O secvenţă de instrucţiuni care codifică un algoritm ce rezolvă o anumită problemă constituie un program. 92


3.2. Structura funcţională a unui sistem de calcul Cele mai multe sisteme de calcul actuale, din punct de vedere funcţional, conţin şapte blocuri componente prezentate în figura 3.2. comenzi de transfer adrese

UCC

UAL

date

MEM

date

Canale I/O

comenzi

rezultate

instrucţiuni instrucţiuni şi date iniţiale

MEM EXT

DPI/

DP/O

Fig. 3.2 Structura funcţională a unui sistem de calcul Semnificaţia blocurilor funcţionale este următoarea: DPI/ - dispozitiv periferic de intrare: este un echipament având rolul de introducere a datelor în vederea prelucrări (tastatură, mouse, etc.); DP/O – dispozitiv periferic de ieşire: este un echipament de redare a rezultatelor (display, imprimantă): Canale I/O – canale de intrare/ieşire care dirijează fluxul de date ce se transferă de la DPI/, respectiv către DP/O, şi memoria externă; UAL – unitate aritmetică-logică, care efectuează toate operaţiile aritmetice şi logice cu datele ce-i sunt furnizate din memorie. Rezultatul acestor operaţii va fi depus tot în memorie; MEM – memoria internă (principală) este componenta sistemului de calcul destinată păstrării datelor şi instrucţiunilor programelor pe parcursul execuţiei acestora; MEM EXT – memoria externă (secundară) este memoria sistemului de calcul solicitată atunci când prelucrările depăşesc capacitatea memoriei interne (MEM) sau pentru arhivarea datelor şi programelor; UCC – unitatea de comandă şi control, care primeşte instrucţiunile existente în memorie, le interpretează şi, corespunzător interpretării acestora, emite comenzi de execuţie către UAL, adrese către memoria internă, comenzi de transfer către dispozitivele de intrare sau ieşire DPI/O (prin intermediul canalelor de intrare/ieşire); 93


Modul de funcţionare şi execuţie a operaţiilor este controlat prin intermediul informaţiilor de stare (semnalelor de stare) schimbate reciproc între componentele sistemului (reprezentate cu linie întreruptă). Unitatea de comandă şi control UCC şi unitatea aritmetico-logică UAL, sunt părţi componente ale unităţii centrale de prelucrare UCP. Unitatea centrală de prelucrare împreună cu memoria principală (internă) constituie unitatea centrală UC (uneori pentru unitatea centrală de prelucrare se utilizează termenul de unitate centrală). Modul de funcţionare Datele iniţiale ce trebuie prelucrate şi programul constituit din instrucţiuni se introduc în sistemul de calcul prin intermediul unor dispozitive periferice de intrare, DPI/. Prin intermediul canalelor de intrare/ieşire atât datele cât şi instrucţiunile programului sunt transferate în memoria internă a sistemului de calcul, sub formă binară, în locaţii de memorie identificabile prin adresele lor. În continuare, fiecare instrucţiune este trimisă la UCC, care o interpretează şi emite comenzi către: - memorie – prin care se va solicită ca anumite date, localizate prin adresele la care sunt memorate, să fie transferate către UAL pentru execuţia anumitor operaţii; după efectuarea operaţiei se va specifica adresa din memorie unde se va depune rezultatul operaţiei efectuate de UAL; - UAL, căreia i se solicită execuţia operaţiei specificate prin instrucţiune; - canalele de I/O în vederea prelucrării altor date şi instrucţiuni de la dispozitivele periferice de intrare DPI/ sau începerea transferului rezultatelor din memorie către dispozitivele periferice de ieşire. După terminarea execuţiei operaţiilor solicitate, rezultatele memorate la anumite adrese din memorie sunt transferate prin intermediul canalelor de I/O către DP/O, în vederea vizualizării rezultatelor prelucrării, respectiv către memoria externă, pentru arhivarea datelor şi programelor, în scopul reutilizării lor.

3.3. Memoria unui sistem de calcul Memoria este o componentă de bază a oricărui sistem de calcul, capacitatea acesteia fiind unul din parametrii importanţi care caracterizează puterea calculatoarelor. Rolul memoriei este de a păstra datele şi instrucţiunile prelucrate de unitatea centrală de prelucrare UCP. În funcţie de poziţia ocupată în raport cu UCP, memoria poate fi: • internă sau principală; • externă sau secundară. Memoria principală mai este denumită şi memorie operativă. Memoria secundară este denumită şi memorie auxiliară. Memoria principală conţine informaţia în curs de prelucrare: programe în curs de execuţie şi date cu care 94


operează programul curent. Ea este direct accesibilă unităţii centrale de prelucrare prin intermediul unei magistrale. Memoria secundară este conectată în sistemul de calcul prin intermediul unei interfeţe de intrare/ieşire (fig. 3.2) Această memorie este folosită pentru păstrarea informaţiilor şi într-o măsură mai mică pentru operaţii curente rapide. Sistemele de operare actuale, utilizând conceptul de memorie virtuală, tind să şteargă diferenţele, la nivel logic, dintre cele două tipuri de memorii. În categoria memoriilor externe intră: discul magnetic (flexibil şi rigid), discul optic, banda magnetică, etc. Un model simplu, dar destul de utilizat, al memoriei unui sistem de calcul este prezentat în figura 3.3. conţinut adresa

n locaţii de meorie

cuvânt memorie Fig. 3.3 Model de organizare a memoriei unui sistem de calcul În acest model, memoria este considerată ca o colecţie de n locaţii de memorie consecutive. Toţi producătorii de calculatoare au adoptat standardul locaţiei de memorie de 8 biţi (un octet sau byte), aceasta fiind cea mai mică unitate de memorie adresabilă. Octeţii pot fi grupaţi în cuvinte de 16 biţi, 32 biţi sau 64 biţi. Importanţa cuvântului provine din faptul că majoritatea instrucţiunilor unei UCP operează cu cuvinte întregi. Astfel, o unitate centrală de prelucrare pe 32 respectiv 64 de biţi are registre de 32 respectiv 64 de biţi. Trebuie precizat că modelul de organizare liniară a locaţiilor de memorie este destul de simplist. În realitate, memoria unui calculator este structurată pe mai multe nivele, fiecare nivel având anumite caracteristici şi fiind implementat cu tipuri diferite de circuite şi dispozitive. Chiar în cadrul aceluiaşi nivel, de obicei organizarea nu este liniară (cazul memoriilor de mare capacitate). Totuşi, indiferent de dispozitivul sau componenta fizică folosită, informaţia este memorată în binar.

95


3.3.1. Memoria internă (principală) Memoria internă este a fost implementată mulţi ani cu dispozitive care foloseau o tehnologie ce se baza pe proprietăţile magnetice ale fierului, de aceea se numeau memorii magnetice. Capacitatea şi viteza acestor memorii erau reduse, iar costul destul de ridicat. Astfel de dispozitive au fost tuburile de memorie şi liniile de întârziere. Ele foloseau ca element de bază un inel de ferită, ce putea fi orientat magnetic. Odată stabilită orientarea magnetică, era menţinută până când se crea nou câmp diferit. Fluxul magnetic din inelul de ferită era folosit pentru memorarea unui bit. Valoarea logică memorată era determinată de orientarea fluxului magnetic. Cele două fire electrice care străbăteau inelul de ferită permiteau înscrierea unei valori 0 sau 1 şi, totodată, menţinerea acestei informaţii. Diagrama flux magnetic – funcţie de intensitatea curentului electric este o buclă hysteresis. Operaţia de citire era distructivă. De aceea, orice operaţie de citire trebuia succedată de o operaţie de scriere la aceeaşi adresă de memorie. Odată cu apariţia şi dezvoltarea memoriilor semiconductoare s-a renunţat la această tehnologie pentru a implementa memoria principală. Totuşi, tehnica de a memora informaţie prin orientarea magnetică a unui material feros este folosită în prezent la dispozitive de tip bandă sau disc magnetic. În prezent, memoria internă este implementată cu circuite semiconductoare integrate, realizate în diferite tehnologii. În cele ce urmează se vor prezenta numai circuitele de memorii semiconductoare. Unele din aceste circuite sunt circuite combinaţionale altele sunt circuite secvenţiale. 3.3.1.1. Organizarea celulelor de memorie. Operaţii realizate Circuitele de memorie păstrează informaţiile binare în celule elementare de memorie cu capacitatea de un bit. Celulele elementare de memorie pot fi realizate în diferite tehnologii care asigură performanţe bune legate de puterea consumată, timpul de acces, tipurile de operaţii realizate, densitatea de integrare, etc. Celulele elementare de memorie sunt grupate în locaţii de memorie (uneori sunt numite celule de memorie). Locaţia de memorie reprezintă entitatea la care se poate face acces. Capacitatea unei locaţii, la diverse tipuri de memorii, poate fi 1, 2, 4, sau 8 celule elementare de bit. Identificarea unei locaţii de memorie se face pe baza unei adrese. Adresa corespunzătoare unei locaţii este unică. La un moment dat o singură locaţie de memorie este activă (selectată). Toate locaţiile de memorie corespunzătoare aceluiaşi dispozitiv (circuit) de memorie au aceeaşi lungime. Reamintim că în domeniul calculatoarelor s-a adoptat standardul locaţiei de memorie de 8 biţi, adică un octet (byte). Combinaţia binară citită sau înscrisă în memorie se numeşte cuvânt memorie. 96


Locaţiile de memorie pot fi organizate liniar (fig. 3.4a), când fiecare linie conţine o locaţie, sau matriceal (fig. 3.4b), când fiecare element de matrice conţine o locaţie. coloane adrese locaţii 0 bm-1 … b1 b0 1 2 … n-1

0 linii

1

c-1

…

0 1 2

l-1 locaţie bm-1 … b1

a)

b0

b)

Fig.3.4 Organizarea locaţiilor de memorie: a) liniară, b) matriceală La organizarea matriceală adresa unei locaţii este formată din adresa de linie şi adresa de coloană. În general, adresa unei locaţii este formată prin concatenarea codurilor binare ale celor două tipuri de adrese. O locaţie de memorie are o anumită capacitate de stocare dată de numărul de biţi ai locaţiei de memorie. Capacitatea totală a unui circuit de memorie se obţine înmulţind numărul total de locaţii de memorie cu capacitatea unei locaţii. Capacitatea unei memorii se poate exprima şi în numărul de cuvinte de memorie: 256 biţi (cuvântul este un bit), 16 kilobiţi sau 16 kb, 32 kiloocteţi (ko) sau 32 kB (kiloBytes) (cuvântul este un octet). Dispozitivele de memorie se folosesc la stocarea sau extragerea de informaţie. Prin urmare, operaţiile de bază realizate cu circuitele de memorie sunt: citirea şi scrierea. În plus, există memorii care pot fi programate şi memorii la care informaţia trebuie reînscrisă pentru a nu se pierde, adică trebuie realizată regenerarea. Scrierea reprezintă operaţia prin care, precizându-se o anumită adresă de locaţie, se depune o informaţie în memorie. Citirea reprezintă operaţia prin care se regăseşte, pe baza unei adrese, o informaţie stocată anterior într-o anumită locaţie de memorie. Informaţia de adresă este binară. Lungimea acestui cuvânt de adresă este funcţie de numărul de locaţii. Dacă notăm cu n numărul de locaţii de memorie, atunci lungimea cuvântului de adresă (în binar), l , este cel mai mic număr natural care satisface relaţia: l ≥ log 2 n . De exemplu, dacă dispunem de un circuit de memorie cu n = 1024 = 210 locaţii de memorie, atunci lungimea cuvântului de adresă este l = log 2 1024 = 10 . 97


Având în vedere cele arătate anterior, putem spune că un circuit de memorie are, în general, următoarele conexiuni (fig. 3.5):

l linii de adresă p

Memorie

m linii de date

linii de control Fig. 3.5 Conexiunile unui circuit de memorie

l linii de adresă, prin intermediul cărora se specifică adresa unei locaţii de memorie; - m linii de date, prin intermediul cărora se realizează scrierea (respectiv citirea) informaţiei la (respectiv de la) o anumită adresă specificată prin liniile de adresă; - p linii de control, prin care se precizează tipul operaţiei ce urmează a se efectua cu circuitul de memorie (citire, scriere, programare, regenerare). Pentru o organizare liniară a locaţiilor de memorie, rezultă o capacitate dată de expresia: 2 l × m biţi. Observaţie. Liniile de adresă şi de control sunt unidirecţionale, iar cele de date pot fi unidirecţionale (pentru memorii care permit numai operaţii de citire) sau bidirecţionale (pentru memorii care permit atât operaţii de citire cât şi de scriere). Ca exemplu, prezentăm un circuit de memorie cu l = 10 linii de adresă şi m = 8 linii de date (1kB), care permite operaţii de citire şi scriere. Conexiunile acestui dispozitiv sunt prezentate în figura 3.6. -

linii de adresă

A0 A1 Memorie 1kB

A9

linii de control

R /W

D0 D1

linii de date

D7

CS

Fig. 3.6 Conexiunile unui circuit de memorie de 1kB 98


Circuitul devine operant la activarea intrării de activare a circuitului (a chip-lui), CS (Chip Select). Pentru a realiza operaţia de citire (Read) se plasează pe liniile de adresă A0 ,K, A9 adresa locaţiei de memorie. Pe linia notată R / W se va plasa valoarea logică 1, specificând dispozitivului de memorie că se doreşte o operaţie de citire. Pe baza acestor informaţii, dispozitivul de memorie va selecta locaţia de memorie şi va depune conţinutul ei pe liniile de date D0 ,K, D7 . În cazul unei operaţii de scriere (Write) se depune pe liniile de adresă A0 ,K, A9 , adresa locaţiei de memorie în care se va realiza scrierea. Pe linia R / W se depune 0 logic, iar pe liniile de date, D0 ,K, D7 , se depune informaţia ce se doreşte a fi scrisă. Circuitele de memorii realizate cu semiconductoare se diferenţiază printro serie de proprietăţi, cum ar fi: • geometria sau modul de organizare a memoriei; • capacitatea memoriei; • timpul de acces la memorie: intervalul de timp dintre momentul în care se apelează la dispozitivul de memorie şi momentul în care informaţia este disponibilă la ieşire; se exprimă în microsecunde ( μs ) sau nanosecunde ( ns ); • ciclul de citire sau scriere: timpul scurs între două citiri sau scrieri consecutive; se exprimă de asemenea în μs sau ns - este superior timpului de acces; • puterea consumată, exprimată în μW / bit ; • volatilitatea: pierderea informaţiei în timp; la memoriile volatile informaţia se pierde odată cu decuplarea tensiunii de alimentare; volatilitatea este determinată de tehnologia de realizare; • tehnologia de realizare: bipolare (TTL, TTL Shottky, ECL), MOS, CMOS, I2L; circuitele bipolare sunt foarte rapide dar au o densitate mică de integrare. Circuitele MOS sunt mai simple, deci au o densitate de integrare mai mare, dar au o viteză mai mică decât cele bipolare. 3.3.1.2. Clasificarea circuitelor de memorie

Memoriile se pot clasifica după mai multe criterii: tipul operaţiilor permise, modul cum păstrează informaţiile înscrise, etc. În funcţie de tipul operaţiilor permise există memorii: • de tip ROM (Read Only Memory): acceptă doar operaţii de citire; • de tip RAM (Random Acces Memory): acceptă operaţii de citire/scriere aleatoare.

99


3.3.1.2.1. Memorii ROM

Memoriile ROM sunt folosite doar pentru citirea informaţiei înscrisă anterior, informaţie ce este rezidentă permanent în cadrul sistemului. Memoriile ROM sunt utilizate pentru: - stocarea secvenţelor de instrucţiuni ce nu se schimbă, ca de exemplu secvenţe de iniţializare; - memorarea unor tabele de valori; - stocarea unor informaţii privind caracteristicile unui sistem de calcul, etc. Memoriile ROM generează un set fix de cuvinte înscrise anterior atunci când aceste cuvinte sunt adresate. În funcţie cum sunt înscrise aceste cuvinte, eventual şterse, există mai multe tipuri de memorii ROM: • memorii ROM cu mascare sau ROM: Înscrierea informaţiei se face în timpul procesului tehnologic (prin folosirea unor măşti). Aceste memorii sunt cele mai rapide. • memorii ROM programabile – PROM (Programmable ROM): Acestea sunt produse fără a fi înscrise, înscrierea informaţiilor fiind efectuată de utilizator. Odată înscrise ele nu mai pot fi modificate. Faţă de memoriile ROM, au un timp de acces mai mare şi o densitate de integrare mai mică. • Memorii ROM reprogramabile- EPROM (Erasable PROM): pot fi şterse şi reprogramate. După cum se efectuează ştergerea, există două variante: a) UV-EPROM: ştergerea se efectuează prin iluminare cu radiaţii ultraviolete sau radiaţii X. În acest scop ele sunt prevăzute cu un geam de cuarţ. Memoriile de acest tip prezintă următoarele dezavantaje: pentru ştergere trebuie scoase de pe soclu; timpul de ştergere este ridicat (de ordinul minutelor); se şterge întreg conţinutul. b) EEPROM (E2PROM – Electric Erasable PROM): ştergerea se face pe cale electrică. Se poate şterge întreg conţinutul sau numai o parte. Pentru a fi şterse nu mai este necesară scoaterea de pe soclu, iar timpul de ştergere este de ordinul milisecundelor. Aceste memorii permit un număr mare de cicluri de ştergere şi scriere (de ordinul a 105). Structura circuitelor de memorie ROM, PROM şi EPROM Celulele elementare de memorie sunt organizate matriceal, iar locaţiile liniar (figura 3.7). Pe o linie se află toate celulele elementare (celule de bit) care alcătuiesc un cuvânt de memorie, iar pe o coloană se află toate celulele elementare corespunzătoare unui bit din toate cuvintele. Celulele de pe o coloană sunt conectate la o aceeaşi linie de bit de date. La selectarea unei linii cuvânt, pe liniile de date se propagă conţinutul locaţiei respective. Prin programare se poate înscrie într-o celulă de bit o anumită valoare logică: 0 sau 1. Iniţial sau prin ştergere toate celulele de bit sunt aduse la acelaşi conţinut. 100


cuvânt 0

A0 A1

cuvânt 1 celulă de bit

Dec. Adr.

Al-1 cuvânt 2l − 1 CS PROG OE

Logică de control

Amplificatoare date Dm-1 Dm-2

D1

D0

Fig. 3.7 Schema bloc a unei memorii de tip ROM Adresa de pe liniile de adresă A0 ,K, Al −1 este decodificată, selectându-se

cuvântul dorit din cele 2l cuvinte. Selecţia circuitului se realizează prin semnalul CS (Chip Select). Validarea datelor la ieşire se face prin linia OE (Output Enable). Datele citite din memorie se obţin pe liniile de date D0 ,K, Dm −1 . Celula de bit este realizată cu tranzistoare sau diode. Principiul de funcţionare al celulei de memorie de tip ROM constă în propagarea pe linia de bit a unei anumite tensiuni, atâta timp cât celula este selectată prin linia de selecţie cuvânt. În figura 3.8a se prezintă structura unei celule ROM realizată cu un tranzistor MOS, notat în figură cu T .

T

Vcc

WL DL

T

F DL

a)

b)

WL T1 DL T2 c)

Fig. 3.8 Structura de principiu a unei celule de memorie Când se activează linia de cuvânt WL , tranzistorul T se deschide şi se propagă pe linia de bit DL un potenţial coborât ( ≈ 0V ), deci 0 logic. În poziţiile în care celula de bit nu conţine tranzistorul T , selectarea celulei lasă linia DL la potenţial ridicat, deci 1 logic. 101


În figura 3.8b este reprezentată celula de bit de tip PROM. Programarea constă în arderea fuzibilului F din polisiliciu, cu un curent relativ mare. Celulele de bit selectate propagă pe linia de bit DL un potenţial ridicat, dacă fuzibilul F nu a fost ars şi lasă linia pe potenţial coborât, dacă fuzibilul este distrus. Celula de bit poate fi programată o singură dată. Figura 3.8c prezintă structura de principiu a unei celule EPROM. Tranzistorul T2 este elementul programabil. El este programat pe 0 logic prin injectarea de sarcini electrice pe grilă. Ştergerea se face prin disiparea de sarcinilor electrice şi deci blocarea tranzistorului T2 . Disiparea sarcinilor se poate face prin iradiere cu raze X sau ultraviolete (UV-EPROM) , sau prin metode electrice (EEPROM). 3.3.1.2.2. Memorii RAM

Memoriile de tip RAM acceptă ambele tipuri de operaţii: citire şi scriere. În funcţie de modul cum păstrează informaţiile înscrise, memoriile RAM pot fi clasificate în două tipuri: • statice SRAM (Static RAM); • dinamice DRAM (Dynamic RAM). Memorii RAM statice SRAM La aceste circuite de memorie informaţia odată înscrisă se păstrează atâta timp cât este menţinută tensiunea de alimentare. Celulele de bit sunt constituite din bistabile, realizate în tehnologie bipolară. Prin urmare, memoriile RAM statice sunt foarte rapide, dar au capacităţi mici din cauza densităţii de integrare mai mică (implementarea fizică a unei celule de bit, fiind realizată cu bistabile, necesită o structură mai complexă; reamintim că cel mai simplu bistabil RS asincron are două porţi NAND (ŞI-NU)). Anticipând, acest tip de memorii sunt utilizate ca memorii cache. Celulele de bit sunt organizate matriceal, la fel ca la memoriile ROM. În plus apar circuite combinaţionale necesare înscrierii informaţiei. În figura 3.9 este prezentat un exemplu de structură internă a unui circuit de memorie RAM static. Memoria are capacitatea de 2l cuvinte (locaţii) a câte m biţi. Circuitul are l linii de adresă, A0 ,K, Al −1 , care prin decodificare generează semnalele pentru selecţia cuvântului de memorie. Selecţia circuitului se face prin semnalul CS . Citirea sau scrierea sunt comandate prin semnalul R / W (1 citire, 0 scriere). Liniile de date D0 ,K , Dm −1 sunt bidirecţionale. Pot exista şi circuite cu linii unidirecţionale, la care liniile pentru citirea datelor sunt diferite de liniile pentru înscrierea lor.

102


A0 A1

Dec. Adr.

Al-1

CS R /W

0 1

Matrice de celule bit

2l − 1 Amplificare Amplificare la citire la scriere m m Circuite de intrare/ieşire

Logică de control

Dm-1 Dm-2

D1

D0

Fig. 3.9 Schema bloc internă a unui circuit de memorie RAM static Memorii RAM dinamice DRAM Pentru a realiza o capacitate de stocare mare se simplifică structura celulei elementare. Astfel se obţine o densitate de integrare mai mare şi un consum de putere mai mic. Simplitatea duce însă la un dezavantaj: celula de bit pierde informaţia în timp şi aceasta trebuie regenerată periodic. Perioada de regenerare este tipic de 2 ms şi nu depinde de capacitatea circuitului. WL/W WL/R T2

T1

T3 C DL Fig. 3.10 Celulă de bit de memorie dinamică realizată cu trei tranzistoare MOS În principiu, celula de bit este un condensator care are două stări: încărcat cu sarcină electrică şi descărcat. O stare se codifică prin 1 logic, iar cealaltă prin 0 logic. De fapt, celula de bit are ca suport fizic starea de funcţionare a unui 103


tranzistor MOS care poate fi comandat de sarcina stocată pe capacitatea de intrare (grilă-sursă), aceasta determinând un potenţial de comandă ce trebuie menţinut constant. Deoarece condensatorul se descarcă în timp pe rezistenţa de intrare, care nu este ideală (infinită), este necesar regenerarea (reîncărcarea) sarcinii electrice (refresh), cel puţin o dată la 2 ms . În figura 3.10 este reprezentată o celulă de bit cu 3 transistoare MOS. Organizarea celulelor de bit este matriceală dar, în general, cuvântul de memorie este de un bit. Pentru obţinerea unui cuvânt de date de o anumită lungime, circuitele de memorie pot fi conectate în serie, iar pentru mărirea capacităţii se conectează în paralel. În figura 3.11 este prezentată schema bloc de principiu a unui circuit de memorie DRAM, la care cuvântul de memorie este de un bit. La memoriile DRAM, deoarece domeniul de adrese este mare, adresa unui cuvânt este fragmentată în adresă de linie şi adresă de coloană. Ambele adrese se aplică la aceleaşi intrări, fiind validate de semnale diferite: RAS (Row Address Strob) pentru adresa de linie şi CAS (Column Address Strob) pentru adresa de coloană.

0 RAS

Registru l/2 adresă linie

1

2

… 2l/2-1 0 1 2 M

Dec. adr. linie

2l/2-1 A0 A1 l/2 Al/2-1

Registru l/2 adresă coloană

Mux/Dmux l/2 2 -1:1/1: 2l/2-1 OD

CAS

R /W

ID

3.11 Schema bloc de principiu a unui circuit de memorie DRAM Memoriile dinamice acceptă trei tipuri de operaţii: citire, scriere şi regenerare. Circuitele de memorie DRAM nu au linia CS (Chip Select), selecţia circuitului realizându-se prin perechea de semnale RAS şi CAS . Regenerarea se face simultan pentru toate celulele de pe o linie din matrice. Prin urmare, la regenerare este activat numai semnalul RAS , nu şi CAS . De exemplu, în cazul unei memorii de capacitate 16kb, matricea de celule are 128 linii şi 128 coloane. Adresa de linie sau de coloană are 7 biţi. Sunt necesare 128 cicluri de regenerare care trebuie să se desfăşoare în 2 ms . Rezultă aproximativ 15 μs pentru regenerarea unei linii. În sistemele de calcul regenerarea are loc simultan în 104


toate circuitele unităţii de memorie. Deci, indiferent de capacitatea memoriei sistemului de calcul, regenerarea are perioada de 2 ms , egală cu perioada de regenerare a unui circuit. La circuitele cu capacitate mai mare decât 16kb, la regenerare matricea de celule este văzută cu 128 de linii şi cu mai mult de 128 coloane. În cazul operaţiilor de citire/scriere matricea este văzută pătrată. 3.3.1.2.3 Alte clasificări

După modul cum păstrează informaţiile înscrise, memoriile pot fi clasificate în: • nevolatile – nu îşi pierd conţinutul la decuplarea tensiunii de alimentare. Dintre aceste memorii amintim: memoriile de tip ROM, memorii RAM CMOS cu baterie încorporată. Tehnologia CMOS este o tehnologie MOS (metal-oxidsemiconductor) care foloseşte cupru. Aceste dispozitive au un consum foarte mic. Datorită acestui fapt ele sunt conectate tot timpul la o baterie (când sistemul este închis). Se folosesc în special pentru a memora anumite caracteristici ale sistemului de calcul. • volatile- îşi pierd conţinutul odată cu oprirea tensiunii de alimentare: RAM static, RAM dinamic. În funcţie de modul de organizare, memoriile pot fi: • cu acces aleator (ROM, RAM) – locaţiile pot fi citite sau scrise pe bază de adresă într-o ordine oarecare; • cu acces secvenţial: memorii FIFO – primul intrat primul ieşit (se mai numesc şi cozi); stivă LIFO – ultimul intrat primul ieşit; • cu acces prin conţinut (memorii asociative) – locaţia căutată este identificată prin conţinut. 3.3.1.3 Tehnologii noi de memorii DRAM

Creşterea frecvenţei de lucru şi a vitezei de calcul a noilor generaţii de procesoare a impus găsirea unor soluţii pentru reducerea timpului de acces la memoriile de mare capacitate. Timpul de propagare a semnalului electric prin submodulele unui circuit de memorie (decodificator, celula elementară de memorie şi amplificator final) are o limită fizică. Prin urmare, pentru îmbunătăţirea timpului de acces, soluţia care rămâne este găsirea unor noi modalităţi de organizare internă a circuitelor de memorie, care să elimine anumite etape ale ciclului de transfer şi care favorizează accesul paralel. În continuare prezentăm câteva din realizările ultimilor ani în acest domeniu. Memorii FPM DRAM (Fast Page Mode DRAM) Memoriile FPM DRAM, adică memoriile cu acces rapid pe pagină, asigură un acces mai rapid la datele conţinute într-o linie a matricei de memorie 105


(pagină), atunci când transferul este secvenţial, de la adrese consecutive. În regim de citire paginată adresa de linie se specifică o singură dată, la începutul ciclului de transfer. În continuare se generează numai adrese de coloană în limita unei pagini. În acest fel timpul mediu calculat pe o locaţie de memorie scade. Regimul obişnuit de lucru al acestor memorii este 6-3-3-3, ceea ce înseamnă că prima citire durează şase unităţi de timp, iar următoarele numai trei. Memorii EDO DRAM (Extended Data Output DRAM) Acestea sunt memorii DRAM cu validarea separată a amplificatorului de ieşire. În cazul memoriilor DRAM clasice circuitul de memorie este selectat prin activarea intrărilor RAS şi CAS . La transferul pe pagină, la fiecare activare şi dezactivare a semnalului CAS ieşirile circuitului trec din starea de înaltă impedanţă în starea selectată şi invers. Aceste treceri măresc durata unui ciclu elementar de transfer. Circuitele de tip EDO RAM sunt prevăzute cu o intrare de selecţie separată care permite validarea ieşirii circuitului pe toată durata unui transfer de bloc. În felul acesta se obţine o reducere a unui ciclu elementar de transfer. Reducerea timpului de acces este valabilă numai pentru operaţiile de citire ale memoriei, nu şi pentru cele de scriere. Ţinând cont că, statistic, numărul de citiri este de aproximativ 10 ori mai mare decât numărul de scrieri, eficienţa acestui procedeu este ridicată. Memorii BEDO DRAM (Burst Extended Data Output DRAM) Sunt memorii EDO DRAM cu regim de lucru în avalanşă. Regimul de transfer paginat (al unei linii a matricei de memorie) este îmbunătăţit prin generarea automată a adreselor de coloană în interiorul circuitului. După înscrierea unei adrese de coloană se generează alte trei adrese consecutive. Astfel se poate realiza accesul la patru locaţii de memorie cu o singură adresă de coloană. Regimul de lucru al acestor memorii este de 4-1-1-1, ceea ce înseamnă că prima locaţie se citeşte în patru unităţi de timp, iar următoarele trei într-o singură unitate. Memorii SDRAM (Synchronous DRAM) Această clasă de memorii cuprinde mai multe variante constructive. Caracteristica lor comună este regimul de lucru sincron, controlat de un semnal de tact. Memoriile SDRAM sunt adaptate standardului de magistrală sincronă introdus de procesoarele familiei Intel P6 (Pentium Pro, Pentium II şi Pentium III). Dintre caracteristicile funcţionale mai importante putem aminti: - funcţionare sincronă cu semnalul de tact al procesorului; - memoria este organizată pe blocuri care pot să lucreze în paralel; - favorizează accesul în regim de avalanşă; - se utilizează un nucleu de tip DRAM, dar cu celule de memorie mai rapide; 106


- adresarea se poate face în regim pipeline (fiecare etapă a procesului de adresare este realizată de alt submodul al circuitului de memorie); - este permisă lansarea unui nou acces înainte de terminarea celui anterior; - timpul de acces mediu este de patru ori mai mic în comparaţie cu o memorie DRAM clasică.

CKE CLK WE\ CS\ CAS\ RAS\

Bloc de control

Adr. A. adr.

Contor regenerare M U X

Reg. adr. + dec.

Blocuri de memorie

Poartă intrare/ ieşire

Ctrl. blocuri Ctrl. reg. col.

A. ieş.

Date

A. int.

R. col.

Fig. 3.12 Schema internă a unei memorii SDRAM (8MB) În figura 3.12 s-a reprezentat schema internă a unei memorii SDRAM de 8 MB. Pentru notarea negaţiei unui semnal s-a folosit simbolul „\”. Memoria este organizată pe 4 blocuri, accesibile în mod concurent (paralel). Structura memoriei favorizează ciclurile de citire scriere în regim burst (avalanşe). Se poate programa lungimea transferului burst la 1, 2, 4, 8 locaţii sau o pagină întreagă. Accesul începe la o adresă specificată şi continuă la adrese succesive până la lungimea programată. Memorii DRDRAM (Direct Rambus DRAM) Sunt memorii DRAM realizate în tehnologia de magistrală Rambus. Tehnologia DRDRAM a fost dezvoltată de firma Rambus cu scopul de a 107


satisface cerinţele de viteză şi mod de lucru al noilor generaţii de procesoare Intel. Magistrala Rambus asigură o viteză maximă de transfer de 1,6 GB pe secundă la o frecvenţă a semnalului de tact de 800 MHz. Memorii JEDEC SDRAM (Joint Electronic Device Engineering Council SDRAM) JDEC SDRAM reprezintă un standard industrial pentru circuite de memorie DRAM sincrone. Conform acestui standard, memoria este organizată pe două blocuri şi poate funcţiona în mai multe regimuri de transfer în avalanşă (burst). Pot lucra la frecvenţa de 83 MHz sau 100 MHz. Alte standarde similare definite de firma Intel sunt PC66 SDRAM (pentru o magistrală sistem de 66 MHz) , PC100 SDRAM, PC133 SDRAM. Memorii ESDRAM (Enhanced SDRAM) Sunt memorii SDRAM îmbunătăţite (enhanced). Aceste circuite de memorie includ o memorie statică RAM de mică capacitate, pe lângă memoria SDRAM de mare capacitate. Memoria statică joacă rolul unei memorii cache de mare viteză. Transferul de date dintre memoria statică şi cea dinamică se face printr-o magistrală de mare viteză, cu un număr mare de linii de date. Acest tip de memorie este una dintre cele mai performante memorii actuale. 3.3.2 Modalităţi de organizarea logică a memoriei. Memoria virtuală

Din punct de vedere logic, organizarea memoriei unui sistem de calcul poate fi realizată utilizând mai multe tehnici: segmentare, paginare, sub formă de stivă. Segmentarea Segmentarea presupune divizarea logică a memoriei în zone compacte denumite segmente de memorie. Acestea pot să aibă lungime fixă sau variabilă. Segmentele pot să ocupe poziţii disjuncte în spaţiul de adresare sau se pot suprapune parţial sau total. Adresarea unei locaţii de memorie se face prin specificarea adresei segmentului şi a adresei relative în cadrul segmentului (fig. 3.13). Această modalitate de adresare oferă următoarele avantaje: - accesul unui program sau a unui task (a unei sarcini) este limitat numai la locaţiile de memorie conţinute în segmentele care i-au fost alocate; - se pot separa zonele de memorie în funcţie de destinaţia acestora: cod (codul executabil al instrucţiunilor), date, stivă; - specificarea adresei relative în cadrul segmentului necesită un număr mai mic de biţi, ceea ce duce implicit la reducerea lungimii instrucţiunilor; - segmentele de program pot fi amplasate în diverse locuri ale spaţiului de adresare sau pot fi relocate (se ajustează conţinutul câmpurilor de adresă dependente de o adresă de bază), cu modificări minore în cadrul programului. 108


Adrese Memoria fizică 0 Adresa de segment Segment

Adresa relativă în segment

Locaţie de memorie

Adresa maximă

Fig. 3.13 Adresarea unei locaţii dintr-un segment Un segment logic poate să aibă mai multe atribute, cum ar fi: adresa de început a segmentului, lungimea, drepturile de acces la segment, etc. Cu ajutorul atributelor asociate unui segment se controlează accesul la locaţiile segmentului. Se pot verifica tipurile de operaţii permise (citire, citire/scriere), nivelul de prioritate solicitat, depăşirea limitei maxime a segmentului. Implementarea efectivă a segmentării depinde de suportul hardware oferit de unitatea centrală de prelucrare (procesor). În capitolul 4 se va prezenta modul de soluţionare al segmentării la procesoarele familiei Intel x86. Amplasarea segmentelor în spaţiul de adresare disponibil şi încărcarea acestora în memoria principală este realizată de sistemul de operare. Paginarea Scopul principal al paginării este de a extinde memoria internă a unui sistem de calcul peste memoria externă. În acest scop atât memoria internă cât şi cea externă este divizată logic în blocuri de lungime fixă, numite pagini. Concret, memoria internă este divizată în pagini de memorie de o anumită lungime. Fiecare program ce urmează a fi încărcat în memoria internă din memoria externă, este fragmentat într-un număr de pagini de program (pagini) de dimensiunea paginii de memorie internă. În timpul execuţiei programului paginile sunt încărcate în memoria internă numai dacă se solicită informaţii conţinute în acestea. Adresa absolută a unei locaţii de memorie într-o pagină se calculează pe baza adresei absolute a paginii de memorie şi a adresei relative în pagina de memorie. În acest fel spaţiul efectiv necesar pentru execuţia unui program este mult mai mic. Paginarea este realizată de sistemul de operare şi mecanismul respectiv este transparent pentru utilizator. O influenţă deosebită asupra eficienţei paginării o are dimensiunea paginii de memorie. Încărcarea paginii în memoria internă necesită un anumit timp, denumit timp de penalizare. Timpul de 109


penalizare depinde de dimensiunea paginii şi de viteza de transfer între memoria internă şi memoria externă (disc). Dacă dimensiunea paginii este mică, timpul de penalizare este mic dar vor fi mai multe solicitări şi deci sunt necesare tabele de dimensiuni mai mari pentru gestiunea paginilor (tabele care păstrează corespondenţa dintre paginile unui program şi paginile de memorie internă în care sunt încărcate). Dacă dimensiunea este mare, în comparaţie cu dimensiunea memoriei interne, aceasta poate duce la înlocuirea repetată a paginilor, ceea ce scade eficienţa implementării. Organizarea sub formă de stivă În acest tip de organizare accesul nu se mai realizează după adresă ci după o relaţie de ordine. În acest scop se foloseşte o informaţie suplimentară care precizează tot timpul vârful stivei. Există două modalităţi de organizare a memoriei sub formă de stivă, modalităţi ce corespund la două relaţii de ordine: • stive de tip FIFO (First In First Out – primul intrat, primul ieşit); • stive de tip LIFO (Last In First Out – ultimul intrat, primul ieşit). Stivele de tip FIFO sunt cunoscute sub numele de cozi. În organizarea memoriei sub formă de coadă, prima informaţie venită este prima extrasă. Informaţia este introdusă în coadă pe la un capăt iar extragerea este făcută pe la celălalt capăt (fig. 3.14). extragere

depunere ultima informaţie depusă

prima informaţie extrasă

Fig. 3.14 Organizarea sub formă de coadă FIFO Stivele de tip LIFO sunt denumite simplu stive. Relaţia de ordine care determină modul de acces la informaţia dintr-o stivă este de tip LIFO, deci ultima informaţie depusă în stivă este prima extrasă (procesată sau servită). Organizarea sub formă de stivă presupune implementarea a două operaţii: - o operaţie de depunere a unei informaţii în stivă, denumită PUSH; - o operaţie de extragere a unei informaţii din stivă, denumită POP. Stiva poate fi organizată în memoria fizică astfel încât dimensiunea ei să crească de la adrese mari spre adrese mici (fig.3.15) sau invers. De obicei, mecanismul de acces la stivă este implementat prin hardware, existând un registru în UCP care conţine adresa ultimei locaţii ocupate în stivă.

110


Memoria fizică POP

PUSH

adrese mici vârful stivei stiva baza stivei adrese mari Fig. 3.15 Organizarea sub formă de stivă Memoria virtuală Memoria virtuală este un concept arhitectural prin care memoria internă este extinsă peste spaţiul de adresare al memoriei externe. Memoria virtuală se poate implementa prin segmentare sau paginare. Aceste tehnici pot fi combinate pentru extinderea virtuală a spaţiului de adresare. Mecanismul memoriei virtuale este folosit mai ales în cazul sistemelor de operare multi-tasking şi multiutilizator (de ex. Windows, Unix, etc.). Reamintim că în cazul ambelor tehnici (segmentare sau paginare) memoria internă şi externă este divizată în blocuri. La execuţia unui program se încarcă în memoria internă numai acele blocuri care sunt necesare pentru execuţie. Astfel spaţiul ocupat efectiv de un program în memoria internă este mult mai mic decât dimensiunile acestuia. În acest fel se pot utiliza medii de programare a căror dimensiune depăşeşte cu mult dimensiunea fizică a memoriei interne. De asemenea, pot fi încărcate în memoria internă mai multe programe sau taskuri. 3.3.3 Ierarhii de memorii

Memoria unui sistem de calcul trebuie să satisfacă mai multe cerinţe, adesea contradictorii: capacitate mare, timp de acces mic, cost rezonabil şi dimensiuni reduse. Aceste cerinţe nu pot fi îndeplinite simultan de un singur tip de memorie. Cu tehnologia actuală se pot realiza memorii de mare viteză dar de capacitate mică (RAM static), memorii de capacitate mare şi de viteză medie (variante de memorii DRAM) şi memorii de capacitate foarte mare dar cu timp de acces mare (memorii externe pe suport magnetic sau optic). 111


În sistemele de calcul performante spaţiul de memorare este structurat ierarhic pe mai multe nivele, fiecare nivel având o capacitate mai mare decât predecesorul, dar şi un timp de acces la informaţie mai mare. În figura 3.16 este reprezentată organizarea ierarhică a memorie unui sistem de calcul.

Registre Creşte viteza şi costul

Memoria cache Memoria principală

Creşte timpul de acces şi capacitatea

Memoria secundară Fig. 3.16 Structura ierarhică a memoriei unui calculator În vârful ierarhiei se situează registrele generale ale procesorului (UCP), după care urmează memoria cache, memoria principală şi memoria secundară. Memoria cache Memoria cache este o memorie RAM rapidă de mică capacitate amplasată între procesor şi memoria principală (operativă), în scopul îmbunătăţirii performanţelor unui sistem de calcul. Această memorie mai este numită şi memorie intermediară. Marea majoritate a operaţiilor executate de procesor sunt cu memoria internă, care este o memorie de capacitate mare dar cu o viteză de lucru mai mică decât a procesorului. Pentru a înlătura o parte din dezavantajele acestui neajuns se utilizează o memorie foarte rapidă, dar de capacitate mică, ca un intermediar între procesor şi memoria internă (fig. 3.17). Din punct de vedere fizic, memoria cache poate fi plasată în interiorul sau exteriorul procesorului. Se urmăreşte ca marea majoritate a operaţiilor să fie efectuate cu memoria cache. Prin urmare, în memoria cache sunt păstrate instrucţiunile şi datele care au cea mai mare probabilitate de a fi utilizate în viitorul apropiat. În acest scop există un dispozitiv care, pe baza unor algoritmi de predicţie, va extrage informaţia din memoria internă şi o va depune în memoria cache. Dacă informaţia căutată nu este în memoria cache, atunci va fi căutată în memoria internă. Algoritmii de predicţie pe baza cărora informaţia din memoria internă este adusă în memoria cache pot fi de două feluri: - algoritmi care se bazează pe principiul localizării: se încarcă în memoria cache informaţia care se află în jurul adresei la care s-a făcut ultimul acces; 112


- algoritmi care se bazează pe principiul frecvenţei acceselor: se aduce în memoria cache informaţia care este accesată mai des.

Procesor (UCP)

Memoria principală

Magistrală sistem

Memoria cache Fig. 3.17 Plasarea memoriei cache

O altă problemă care trebuie rezolvată atunci când se lucrează cu memoria cache este cea a consistenţei informaţiei, adică trebuie ca informaţia ce se găseşte în memoria cache să fie identică cu cea din memoria internă. Prin urmare, trebuie reactualizată informaţia din memoria cache. O caracteristică importantă o constituie plasarea informaţiei în memoria cache. Astfel există două variante: - cu memorie cache unică: datele şi instrucţiunile folosesc aeeaşi memorie cache; - cu memorie cache divizată: instrucţiunile sunt într-o memorie cache şi datele în alta. În cazul procesoarelor Intel memoria cache este organizată pe două nivele: L1 şi L2. Nivelul L1, cel mai apropiat de procesor, este subdivizat în două blocuri de câte 16 kocteţi, unul pentru păstrarea instrucţiunilor şi unul pentru păstrarea datelor. Nivelul L2 este de dimensiune mai mare (256-512 kocteţi) şi păstrează atât instrucţiuni cât şi date. La ultimele variante de procesoare memoria cache şi unitatea de management a acestei memorii sunt incluse în structura procesorului. 3.3.4 Memoria secundară

Memoria secundară este realizată în dispozitive periferice de mare viteză. Totuşi, viteza de transfer a datelor este mult mai mică decât viteza de lucru a memoriei principale. Dispozitivele de memorare utilizate pentru memoria externă folosesc două tehnologii: cea magnetică şi cea optică. În prima categorie intră discul magnetic şi banda magnetică. A doua categorie include discurile optice. Avantajul utilizării memoriei secundare constă în capacitatea foarte mare sau nelimitată a acesteia. De exemplu capacitatea memoriei realizată pe bandă 113


magnetică depinde de dimensiunea arhivei de benzi (numărul benzilor magnetice utilizate ca suport de memorare). Discurile magnetice şi banda magnetică folosesc acelaşi principiu de înregistrare a informaţiei ca şi cel utilizat pentru a înregistra muzică pe bandă magnetică. Spre deosebire de sunet, care este un semnal analogic, informaţia din calculator este informaţie digitală (biţi 0 şi 1). Pentru înregistrarea informaţiei digitale se utilizează un material sensibil magnetic, de regulă un oxid de fier. Materialul sensibil magnetic se depune pe o suprafaţă, tratată ca fiind o matrice de mici zone sau puncte, ce pot fi sau nu magnetizate. Fiecare punct corespunde unui bit de informaţie. Pentru a înregistra informaţia, se utilizează un dispozitiv special, numit cap de citire/scriere, prin care circulă curent electric. Înregistrarea informaţiei binare se realizează prin variaţia curentului în capul de înregistrare. În cazul memoriilor optice, scrierea se realizează, în principiu, prin „arderea” unor zone din materialul ce acoperă suprafaţa cu ajutorul unui fascicul laser puternic. Citirea se bazează pe reflexia unei raze laser incidentă pe suprafaţă. Reflexia este difuză în zonele arse anterior, iar în caz contrar este puternică. 3.3.4.1 Banda magnetică

A fost primul dispozitiv folosit ca memorie secundară. Organizarea informaţiei pe bandă magnetică este prezentată în figura 3.18. capete scriere/citire pista 1

pista 9

cadru

1 2 3 4 5 6 7 8 9

gap

înregistrare fizică

Fig. 3.18 Organizarea informaţiei pe bandă magnetică Informaţia conţinută într-un cadru are 9 biţi, din care 8 constituie informaţi utilă, iar cel de-al noulea bit este un bit redundant – bitul de paritate. Scrierea şi citirea informaţiei este realizată de către nouă capete de citire/scriere. Mai multe cadre grupate la un loc formează o înregistrare fizică. Înregistrările 114


fizice sunt separate între ele printr-un spaţiu numit gap, care are lungime constantă. Densitatea de înregistrare se referă la numărul de cadre pe unitatea de măsură – inch (1 inch = 2,54 cm) şi este exprimată în octeţi/inch – bpi (bytes per inch). Valori tipice ale densităţii de înregistrare sunt 1600 bpi, 6250 bpi, 12500 bpi. Unitatea de bandă magnetică este un dispozitiv periferic cu acces secvenţial. Dacă banda este poziţionată la început, pentru a citi înregistrarea cu numărul de ordine n , capetele de citire/scriere trebuie să parcurgă toate cele n − 1 înregistrări de la începutul benzii până în poziţia n . Din acest motiv banda magnetică este un dispozitiv lent, dar cu o mare capacitate de înregistrare şi o bună fiabilitate. Se utilizează în special pentru păstrarea unor arhive de date (de exemplu, salvările de date, care se fac periodic în sistemele informatice). 3.3.4.2 Discul magnetic

Materialul sensibil magnetic, care memorează informaţia binară, se depune, de regulă, pe ambele feţe ale unui suport în formă de disc (platan), din mylar sau din aluminiu. În prezent, diametrul unui platan variază între 3 cm şi 12 cm. Informaţia este înregistrată pe cercuri concentrice, numite piste (track). La ora actuală lărgimea unei piste variază între 5 şi 10 microni. Lărgimea uni bit de pe o pistă este între 0.1 şi 0.2 microni. Pistele sunt împărţite în sectoare de lungime fixă, de obicei de câte 512 octeţi de date, precedaţi de un preambul (identificator) care permite capului de citire/scriere să identifice sectorul şi să se sincronizeze înainte de citire sau scriere. Pe lângă date şi identificator, informaţia din sector permite detectarea erorilor (de exemplu, memorând CRC). Sectoarele consecutive sunt separate printr-un mic spaţiu numit gap (intersector gap). Această geometrie este activă în urma formatării discului. Organizarea informaţiei pe disc este prezentată în figura 3.19. Discul poate conţine mai multe platane, dispuse pe acelaşi ax vertical (fig. 3.20). În acest caz, discul are un braţ, prevăzut cu câte un cap de citire/scriere pentru fiecare faţă a platanelor. Braţul antrenează toate capetele în aceeaşi mişcare. Pistele care au aceeaşi poziţie faţă de axul discului (pistele aliniate vertical) alcătuiesc un cilindru. Un disc cu n platane are 2n feţe şi deci 2n piste pe cilindru. Platanele formează un aşa numit hard-disk, disc-dur sau disc-rigid. Cel mai des utilizat model de disc este discul Winchester, la care platanele sunt încapsulate. Prin rotaţia platanelor se formează o pernă de aer între capetele de citire/scriere şi suprafaţa magnetică, astfel încât citirea şi scrierea se face fără contact direct cu suprafaţa discului. Capacitatea acestor discuri este de ordinul GB (1 GB = 109 octeţi).

115


sector CRC

date gap

preambul CRC

cap de citire/scriere

date sector

sensul de rotaţie

3.19. Organizarea informaţiei pe o pistă a discului

direcţia de mişcare cilindru

Fig. 3.20 Construcţia unui disc rigid Operaţia de transfer de date între memoria principală şi disc se realizează printr-o secvenţă de cod, care constituie una din funcţiile nucleului sistemului de operare. Pentru un transfer, codul respectiv trebuie să furnizeze următoarele informaţii: - cilindrul şi faţa – care împreună determină în mod unic pista; - numărul sectorului; - numărul de cuvinte care se transferă; - adresa din memoria principală unde/de unde se transferă informaţia; 116


- sensul transferului. Timpul în care capetele de citire/scriere ajung la o pistă se numeşte timp de căutare. Timpii medii de căutare (între piste alese aleator) se situează în intervalul 5-15 msec, iar căutările între piste adiacente durează sub 1 msec. Căutarea unui sector pe pista curentă se numeşte întârzierea de rotaţie. Acest timp poate varia între 0 (dacă sectorul este chiar în dreptul capului) şi timpul necesar unei rotaţii complete (dacă sectorul tocmai a trecut prin dreptul capului de citire/scriere). Majoritatea discurilor se rotesc la 3600, 5400 sau 7200 rotaţii/minut. Timpul de acces la disc este dat de timpul de căutare, întârzierea de rotaţie şi timpul de transfer de date. Pentru mărirea vitezei de citire sau scriere a datelor, discurile magnetice au o memorie rapidă (de exemplu 2Mb). Această memorie este similară cu memoria cache (de altfel se mai numeşte şi memorie cache a hard discului). Discul flexibil sau discheta este constituit dintr-un singur platan de diferite dimensiuni. Suportul informaţiei este un disc flexibil realizat din mylar şi acoperit cu un material magnetic. Spre deosebire de discul dur, capetele de citire/scriere sunt în contact permanent cu suprafaţa discului, în timpul operaţiilor de citire sau scriere. Scrierea şi citirea prin contact direct permite o densitate mai mare de înregistrare, dar viteze de transfer mici, fiabilitate redusă şi un timp de exploatare mai scurt. 3.3.4.3 Discul optic

Discurile optice reprezintă o tehnologie nouă fiind tot mai mult utilizate ca memorie externă în ultimul timp. Aceste memorii folosesc pentru citirea şi scrierea informaţiei fenomene electro-optice. Avantajul este acela al unei capacităţi de stocare de 102 până la 104 ori mai mare decât capacitatea suporturilor magnetice. Dintre dispozitivele existente care folosesc aceste principiu amintim: discurile CD-ROM, discurile CD-R, discurile CD-RW şi discurile DVD. Discurile CD-ROM (Compact Disc Read Only Memory) sunt discuri pe care informaţia este înregistrată în momentul fabricaţiei lor, accesul la informaţie fiind doar pentru citire. Principiul de construcţie este relativ simplu. Cu ajutorul unui fascicul laser se fac găuri (cavităţi) mici (pits), al căror diametru este sub 1 micron, într-un disc matriţă. Zonele nearse dintre cavităţi se numesc soluri (lands). Conform matriţei se fac apoi copii din plastic. Discurile din plastic (policarburi) sunt acoperite cu un strat subţire din aluminiu reflectorizant, acoperit cu un lac protector (vezi structura unui CD-R, fig. 3.22). Citirea se face tot cu ajutorul unui fascicul laser, dar de putere mai mică. Un detector măsoară energia fasciculului laser reflectat, care este diferită după cum fasciculul laser este trimis pe o cavitate sau nu. Cavităţile şi solurile sunt dispuse într-o spirală continuă care porneşte din centrul discului (fig. 3.21). Viteza de citire a informaţiei trebuie menţinută 117


constantă. Prin urmare, viteza de rotaţie a CD-ului trebuie redusă continuu odată cu deplasarea capului de citire dinspre interior spre exterior.

spirală pe care sunt înregistrate datele

cavitate sol (zonă nearsă)

bloc de date

Fig. 3.21 Structura înregistrării pe un CD Codificarea informaţiei utilizează coduri care permit corectarea erorilor, cum ar fi codul Reed-Solomon, asemănător codului Hamming. Informaţia este organizată în locuri, fiecare bloc conţinând mai mulţi octeţi (obişnuit 2048 octeţi). Un octet este codificat prin 14 biţi. Formatul standard al unui CD-ROM impune citirea a 75 blocuri de date pe secundă. În acest caz rata de transfer este de 75 × 2048 = 150 KB/s. Această valoare reprezintă viteza 1x pentru un CDROM. Capacităţile obişnuite sunt de 650 MB sau 700 MB. Discurile CD-R (CD – Read) sunt CD-ROM-uri inscripţionabile de utilizator. La aceste discuri, între stratul de policarburi şi stratul reflectorizant (aluminiu sau aur) se adaugă un strat de vopsea specială (fig. 3.22). De obicei se foloseşte ca vopsea cianina (culoare verde) şi ftalocianina (culoare portocalie). În starea iniţială, stratul de vopsea este transparent. Cu ajutorul unui laser, la o putere mare (circa 8-16 mW), este lovit un punct de vopsea şi ca urmare acesta se încălzeşte schimbându-şi structura moleculară şi devenind opac. La citire se trimite pe suprafaţa discului un fascicul laser de putere mai mică. Un fotodetector sesizează diferenţa dintre zonele întunecate (arse), în care vopseaua a fost atinsă, şi zonele transparente, în care vopseaua este intactă. Această diferenţă este interpretată ca şi diferenţa dintre soluri şi cavităţi la CD-urile simple.

118


strat de lac protector

etichetă

strat reflectorizant zonă întunecată arsă de laser în stratul de vopsea

1.2 mm

strat policarbonat lentile fotodetector

prismă diodă cu laser în infraroşu

Fig. 3.22 Secţiune transversală printr-un CD-ROM şi modul de citire Discurile CD-RW (CD-ReWritable) sunt CD-uri reinscripţionabile. Ele folosesc acelaşi suport ca şi CD-R-urile, dar în loc de stratul de vopsea folosesc un aliaj de argint, indium, antimoniu şi teluriu pentru fabricarea startului reflectorizant. Acest aliaj are două stări stabile (una cristalină iar cealaltă amorfă) cu reflectivităţi diferite. Dispozitivele laser au în acest caz trei puteri diferite. Puterea înaltă se foloseşte pentru topirea aliajului, transformându-l din starea cristalină, puternic reflectorizantă, în starea amorfă, cu reflectivitate scăzută şi care reprezintă o cavitate. La o putere medie a laserului, aliajul trece din starea amorfă în starea cristalină, redevenind solid. Citirea datelor este realizată la o putere joasă a laserului. Discurile DVD au aproape aceeaşi structură ca şi CD-urile, diferenţa constând în: - cavităţi mai mici (0.4 microni faţă de 0.8 microni pentru CD); - spirala mai strânsă (0.74 microni între piste faţă de 1.6 microni pentru CD); - un laser roşu (la 0.65 microni faţă de 0.78 microni pentru CD). Ca rezultat al acestor schimbări, capacitatea a ajuns la 4.7 GB. În prezent ezistă următoarele tipuri de DVD-uri: - singură faţă, un singur strat 4.7 GB; - singură faţă, două straturi 8.5 GB; - două feţe, un singur strat 9.4 GB; - două feţe, două straturi 17 GB.

119


3.4 Unitatea centrală de prelucrare Unitatea centrală de prelucrare UCP (sau procesorul) reprezintă nucleul unui calculator. Rolul ei este de a executa un program din memoria internă, care prelucrează un set de date tot din memoria internă. Programul şi datele sunt încărcate în memoria principală din memoria externă (secundară). Reamintim că un program este constituit dintr-o secvenţă de instrucţiuni. Instrucţiunile reprezintă coduri numerice ale operaţiilor ce trebuie să le efectueze unitatea centrală de prelucrare. Fiecare instrucţiune este adusă în UCP şi executată. Apoi se trece la instrucţiunea următoare şi aşa mai departe. Unitatea centrală de prelucrare cuprinde trei componente principale (fig.3.23): • blocul registrelor generale (RG); • unitatea aritmetică-logică (UAL); • unitatea de comandă şi control (UCC).

UCP GT

GF

RI

DI + BCC

NP RS

UCC

UAL

RG

A R1

RN

R2

Magistrala sistem Fig. 3.23 Structura unităţii centrale de prelucrare (UCP)

120


3.4.1 Blocul registrelor generale

Registrele generale (RG) au rolul unor locaţii de memorie rapidă în care se păstrează temporar diferite informaţii: date, rezultate intermediare, operanzi, etc. Registrele pot efectua operaţii elementare, cum ar fi: ştergere, deplasare, rotaţie, încărcare paralelă sau serială. Există registre care pot efectua operaţii de incrementare decrementare, completând funcţia de registru cu cea de numărător. În registrele generale se depun datele citite din memoria principală sau se depun datele care urmează să se transfere într-o locaţie din memoria principală. În cazul operaţiilor de intrare/ieşire în RG se înscriu datele care se citesc sau se trimit către un dispozitiv periferic prin intermediul interfeţelor de intrare/ieşire. Numărul şi rolul RG diferă la diverse tipuri de unităţi centrale de prelucrare, în funcţie de acestea UCP-urile fiind mai performante sau mai puţin performante. În principiu, există două moduri de organizare a registrelor generale (fig. 3.24): a) registre conectate direct între ele; b) registre conectate prin magistrala internă a UCP.

R1

R2

R3

R1

R2

R3

R4

R5

R6

R4

R5

R6

a)

b)

Fig. 3.24 a) conectare directă între registre, b) conectare prin magistrală Primul tip de organizare permite transferul simultan al datelor între mai multe registre, în timp ce al doilea tip permite ca la un moment dat să se poată realiza un singur transfer, transfer ce duce la ocuparea magistralei interne de date. În mod uzual, în cadrul registrelor generale există un registru numit acumulator (A), specializat în operaţii ale unităţii aritmetico-logice. Acest registru are rolul de a stoca unul din operanzii implicaţi în execuţia unei operaţii aritmetico-logice şi tot în el este stocat rezultatul operaţiei. La fel ca şi locaţiile de memorie, registrele generale sunt identificate în codul instrucţiunii printr-un cod de adresă registru. Spre deosebire de locaţiile din memoria principală, unde la un moment dat se permite accesul la o singură locaţie, registrele generale pot fi accesate simultan. 121


3.4.2 Unitatea aritmetică-logică

Unitatea aritmetică-logică UAL execută operaţiile logice şi aritmetice specificate de către instrucţiunile unui program. O UAL efectuează operaţii logice ca: negaţie, ŞI, SAU, etc. şi operaţiile aritmetice ca: adunare, scădere, înmulţire, împărţire, complement faţă de 1, faţă de 2, etc. În general, o UAL primeşte doi operanzi şi un cod de operaţie (care selectează operaţia efectuată asupra operanzilor) şi furnizează un rezultat, însoţit, eventual, de informaţii suplimentare asupra acestuia (condiţii). Prin urmare, o UAL este un circuit combinaţional care se interpune între două sau mai multe registre şi modifică corespunzător datele în timpul transferului. Schema bloc de principiu a unei unităţi aritmetice-logice este prezentată în figura 3.25. În această schemă nu s-a mai figurat intrarea prin care se specifică operaţia efectuată.

n

n

R n

A n

UAL

n

Fig. 3.25 Schema bloc a unei unităţi aritmetico-logice Există tipuri de structuri în care registrul R este un registru special numit registru temporar sau un registru general oarecare. De asemenea, registrul în care se depune rezultatul poate fi implicit registrul A (acumulator) sau oricare alt registru general. Algoritmii de înmulţire şi împărţire se implementează folosind secvenţe de adunări şi deplasări succesive. Exemplu: Considerăm numărul natural zecimal N = 13 pe care dorim să-l înmulţim cu numărul zecimal 2. Considerăm dimensiunea reprezentării de 8 biţi şi atunci numărul N se reprezintă în binar prin N = 00001101 . Dacă efectuăm deplasarea spre stânga cu o poziţie obţinem 00011010 = 2610 , deci chiar rezultatul înmulţirii cu 2.

Prin urmare, o înmulţire cu 2 k înseamnă o deplasare spre stânga, în binar, cu k poziţii, iar o împărţire întreagă cu 2 k înseamnă o deplasare spre dreapta cu k 122


poziţii. Dacă înmulţitorul nu este o putere a lui 2 se efectuează şi adunări repetate. De exemplu, pentru efectuarea operaţiei 13 × 3 se procedează astfel: 13 × 3 = 13 × (2 + 1) = 13 × 2 + 13 , adică se face o deplasare spre stânga cu o poziţie şi apoi o adunare cu deînmulţitul. Scăderea se efectuează ca o adunare cu complementul scăzătorului. Rezultă că operaţia aritmetică de bază efectuată de UAL este adunarea. Prin urmare, elementul de bază al unei UAL este un sumator. O variantă simplă de UAL conţine un set de sumatoare elementare conectate în paralel (figura 3.26). Numărul de sumatoare elementare este egal cu numărul de biţi ai cuvântului de date, sau capacitatea registrelor generale n . Bn-1 Tn-1

An-1

Σ n −1

Tn-2

B1 T1

A1

Σ1

B0 T0

A0

Σ0

Sn-1 S1 S0 Fig. 3.26 Schema bloc a unui sumator paralel pe n biţi

Pentru operaţiile logice sumatoarele elementare sunt înlocuite cu circuite care realizează operaţia SAU, NU sau ŞI. Complementarea faţă de 1 se face printr-o simplă inversare a biţilor operandului, iar complementarea faţă de 2 este o complementare faţă de 1 urmată de o adunare cu 1. 3.4.3 Unitatea de comandă şi control

Unitatea de comandă şi control UCC aduce instrucţiunile din memoria principală şi determină tipul lor. O instrucţiune reprezintă o codificare a unei succesiuni de operaţii elementare, numite şi microoperaţii. Semnalele care comandă aceste operaţii elementare sunt referite ca mirocomenzi. Microcomenzile sunt trimise elementelor de execuţie din structura calculatorului: registre, UAL, memorie, porturi, etc., care realizează operaţii elementare cum ar fi: înscriere, validare ieşire, ştergere, deplasare stânga, etc. O instrucţiune este de fapt, o succesiune de microoperaţii, care compun execuţia instrucţiunii. Toate microoperaţiile care se execută în acelaşi timp definesc o stare în execuţia unei instrucţiuni, numită şi fază. Unitatea de comandă şi control descompune fiecare instrucţiune într-o succesiune de faze. Pentru a putea realiza funcţiile descrise anterior, unitatea de comandă şi control cuprinde următoarele componente: 123


• Registrul de instrucţiuni (RI), în care se păstrează codul instrucţiunii ce a fost extras din memorie şi urmează a fi decodificat, adică codul instrucţiunii în curs de execuţie. • Registrul numărător de program (NP) (sau PC - Program Counter) - este un registru numărător de adrese care conţine adresa instrucţiunii curente. Un program ce trebuie executat (o succesiune de instrucţiuni) se află înscris în locaţii de memorie succesive. Adresa locaţiei ce conţine codul instrucţiunii care a fost adus din memorie este înscrisă în registrul NP. Conţinutul registrului numărător de adrese este automat incrementat cu o unitate după ce codul instrucţiunii a fost adus din memorie în RI, pregătindu-se astfel instrucţiunea următoare. În general, registrul NP este un numărător cu prescriere. Posibilitatea de prescriere a unei adrese permite existenţa salturilor în citirea locaţiilor de memorie. Salturile, într-un program, sunt necesare în urma operaţiilor de decizie. Pentru iniţierea unui program trebuie încărcat NP cu adresa de început corespunzătoare. De exemplu, prin comanda RESET, registrul NP este încărcat cu o adresă fixată de producător, de obicei 0. • Registrul de stare (RS) este format dintr-un set de bistabile de stare care conţin informaţii legate de modul de execuţie al instrucţiunilor (de exemplu execuţia pas cu pas, validarea întreruperilor), de rezultatele operaţiilor aritmetice şi logice (de exemplu depăşirea capacităţii de reprezentare, transport din rangul superior) sau informaţii legate de conţinutul anumitor registre (conţinutul unui registru este par sau impar, conţinutul este zero, etc.). Biţii din registrul de stare mai sunt numiţi indicatori de condiţii sau fanioane (flags), iar registrul mai este referit ca registrul indicatorilor de condiţii. Orice unitate centrală de prelucrare trebuie să conţină cel puţin următorii trei indicatori de condiţie: - C - Carry (transport): se poziţionează (este setat) C = 1, dacă în urma execuţiei unei instrucţiuni a apărut un transport de la rangul cel mai semnificativ sau s-a făcut un împrumut la acest rang, şi este resetat C = 0 , dacă nu a apărut transport; - O - Overflow (depăşire): este setat O = 1 , dacă a apărut o depăşire a capacităţii de reprezentare şi resetat O = 0 , dacă rezultatul este corect; - Z - Zero (zero): este poziţionat Z = 1 , dacă rezultatul este nul, şi Z = 0 , dacă rezultatul este diferit de zero. Existenţa registrului de stare la un procesor permite ca setul de instrucţiuni să conţină şi instrucţiuni condiţionate. O instrucţiune condiţionată se execută sau nu în funcţie de valoarea unui anumit fanion. • Decodificatorul de instrucţiuni (DI) este un circuit care realizează decodificarea instrucţiunii (stabileşte tipul instrucţiunii). • Blocul circuitelor de comandă (BCC) generează semnalele de comandă necesare execuţiei instrucţiunilor. Semnalele de comandă sunt specifice tipului unei instrucţiuni, fazei curente şi informaţiei de stare din UCP. În general, acest bloc este implementat prin microprogramare, adică algoritmul de funcţionare este înscris ca o succesiune de cuvinte într-o memorie de tip ROM. 124


• Generatorul de tact (GT) generează semnalele de tact (ceas, timp) pentru funcţionarea sincronă a întregului calculator. Frecvenţa sa determină viteza de lucru a calculatorului. • Generatorul de faze (GF) construieşte succesiunea de faze necesare pentru execuţia instrucţiunii al cărei cod se află în registru de instrucţiuni. Fiecare instrucţiune se caracterizează printr-o secvenţă specifică de microoperaţii sau faze. Generarea fazei următoare este determinată de trei elemente: faza curentă, tipul instrucţiunii şi conţinutul registrului de stare RS.

3.5 Setul de instrucţiuni 3.5.1 Ciclul maşină. Ciclul instrucţiune

Execuţia unei instrucţiuni de către un procesor implică execuţia unor operaţii de bază. Aceste operaţii de bază sunt: extragerea codului instrucţiunii (fetch) din memorie, citirea din memorie, scrierea în memorie, citirea de la dispozitivul de intrare, scrierea la dispozitivul de ieşire, achitarea unei întreruperi, etc. Fiecare din aceste operaţii de bază se desfăşoară în intervale de timp bine stabilite, controlate de ceasul sistemului. Acesta are frecvenţe de ordinul sutelor de MHz sau GHz. O perioadă de ceas (ciclu de tact) se numeşte stare, T . Intervalul de timp în care se execută o operaţie de bază a instrucţiunii se numeşte ciclu maşină (fig. 3.27). Ciclul instrucţiune reprezintă o succesiune de cicluri maşină, în care primul ciclu ( M 1 ) este ciclul de extragere din memorie a codului instrucţiunii, ce urmează să se execute. Altfel spus, ciclul instrucţiune reuneşte toate activităţile ce se desfăşoară pe parcursul unei instrucţiuni. În figura 5.18 este reprezentat un ciclu instrucţiune format din trei cicluri maşină: M1 , M 2 , M 3 .

T M1 extragere cod instrucţiune

M2 citire din memorie

M3 scriere în memorie

ciclul instrucţiune Fig. 3.27 Ciclul instrucţiune format din trei cicluri maşină Ţinând cont de operaţiile de bază efectuate de un procesor, rezultă că, în general, un procesor are următoarele cicluri maşină: 125


- ciclul de extragere a codului instrucţiunii (fetch); - ciclul de citire din memorie (read); - ciclul de scriere în memorie (write); - ciclul de citire de la un dispozitiv periferic de intrare (in); - ciclul de scriere la un dispozitiv periferic de ieşire (out); - ciclul de acceptare a unei cereri de întrerupere; - ciclul de acceptare a unei cereri de magistrală (atunci când un alt dispozitiv solicită controlul magistralei, de exemplu pentru un transfer de date). 3.5.2 Execuţia instrucţiunilor

Procesorul execută fiecare instrucţiune printr-o secvenţă de paşi: 1. – extrage din memorie, de la adresa specificată de numărătorul de adrese ale programului NP, codul instrucţiunii (sau primul cuvânt al instrucţiunii - codul operaţiei) în registrul de instrucţiuni RI; 2. – modifică numărătorul de adrese NP pentru a indica următoarea instrucţiune; 3. – determină tipul instrucţiunii extrase în RI; 4. – dacă instrucţiunea foloseşte date din memorie determină adresele datelor; 5. – extrage datele, dacă există, în registrele generale ale procesorului; 6. – execută instrucţiunea; 7. – înscrie rezultatele execuţiei în locul indicat de instrucţiune; 8. – sare la pasul 1 pentru a începe prelucrarea următoarei instrucţiuni. Această secvenţă se numeşte ciclul de extragere-decodficare-execuţie. Toate calculatoarele al căror procesor are o structură de tipul celei descrise în acest capitol lucrează respectând aceşti paşi. Instrucţiunile sunt aduse pe rând în UCP şi executate. Execuţia paralelă a instrucţiunilor Execuţia unei instrucţiuni cuprinde două etape distincte: - etapa de aducerea a codului instrucţiunii (sau primul cuvânt – COP) în registrul de instrucţiuni (ciclul fetch) – care este identică pentru toate instrucţiunile; - etapa de execuţie propriu-zisă a instrucţiunii. Se urmăreşte ca un procesor să aibă o viteză de execuţie a instrucţiunilor cât mai mare. Viteza de propagare a unui semnal electric este limitată şi deci rezultă o viteză limitată a efectuării instrucţiunilor într-un calculator. Mărirea vitezei de execuţie a instrucţiunilor se realizează prin utilizarea unor structuri paralele. În continuare descriem succint unele soluţii utilizate în acest scop: a) Creştere a vitezei de execuţie se poate obţine prin suprapunerea etapei de execuţie a unei instrucţiuni cu etapa de aducere din memorie a instrucţiunii următoare (fig. 3.28). 126


fetch

prima instrucţiune

execuţie fetch

a doua instrucţiune

execuţie

Fig. 3.28 Suprapunerea ciclului fetch cu ciclul de execuţie b) O altă soluţie este ca execuţia unei instrucţiuni să fie efectuată în paralel de către mai multe elemente de execuţie (de exemplu, de către mai multe UAL care execută în paralel operaţiile care compun un algoritm de înmulţire sau împărţire). c) Pentru creştere vitezei de execuţie se poate utiliza aşa numita structură pipeline (fig. 3.29a,b). De exemplu, pentru execuţia unei instrucţiuni se utilizează 5 unităţi de procesare autonome. Să presupunem că fiecare pas durează n nsec. Atunci o instrucţiune se va executa în 5n nsec. Deoarece la un moment dat se pot executa 5 instrucţiuni rezultă o medie de n nsec pentru o instrucţiune.

P1

Unitatea de extragere instrucţiune

P2

Unitatea de analiză instrucţiune

P3

Unitatea de calcul a adresei

P4

Unitatea de execuţie instrucţiune

P5

Unitatea de extragere date

P1 P2 P3 P4 P5

1 2 3 4 1 2 3 1 2 1

5 4 3 2 1

6 5 4 3 2

7 6 5 4 3

8 7 6 5 4

b) a1 a2

b1 b2

UAL

bn

an

c1 c2

UAL cn

a)

c)

Fig. 3.29 a) Structura unei maşini pipeline cu cinci unităţi de prelucrare. b) Starea fiecărei unităţi de execuţie în timp. c) Prelucrarea paralelă a vectorilor a şi b , rezultatul fiind vectorul c 127


d) Pentru prelucrarea vectorilor se pot utiliza structuri vectoriale. De exemplu, în figura 3.29c este prezentat modul de prelucrare a doi vectori (a1 , a2 ,K, an ) şi (b1 , b2 ,K, bn ) , rezultatul fiind vectorul (c1 , c2 ,K, cn ) . Se utilizează câte o UAL pentru obţinerea fiecărei componente a vectorului rezultant. e) Există structuri de matrici de procesoare lucrând în paralel, în care fiecare procesor are o memorie proprie şi execută o anumită secvenţă de program. De asemenea se utilizează şi structuri multiprocesor, care conţin mai multe procesoare conectate la o aceeaşi magistrală. Procesoarele au atât memorie comună cât şi memorie locală. 3.5.3 Formatul instrucţiunilor

O instrucţiune executată de UCP este codificată într-un format binar. Codul unei instrucţiuni trebuie să conţină informaţii necesare interpretării şi executării sale de către UCP: tipul operaţiei efectuate, operanzii, modul de calcul al adresei operanzilor, etc. Informaţiile specificate pot fi organizate în mai multe câmpuri. Formatul instrucţiunilor specifică numărul de cuvinte de memorie utilizat pentru codificarea fiecărui tip de instrucţiune şi semnificaţia câmpurilor ce formează instrucţiunea. Codul unei instrucţiuni are, în general, două câmpuri: - codul operaţiei (COP) – care indică operaţia efectuată de instrucţiune; - câmpul de adrese – care specifică modul de obţinerea a operanzilor. Acest câmp poate lipsi în cazul instrucţiunilor fără operanzi.

a)

COP

b)

COP

Adresa

c)

COP

Adresa 1

Adresa 2

d)

COP

Adresa 1

Adresa 2

Adresa 3

Fig. 3.30 Formate de instrucţiuni Formatele tipice de instrucţiuni sunt (fig. 3.30): a) instrucţiuni fără adresă, care operează cu date din registrul implicit (de exemplu registrul acumulator); 128


b) instrucţiuni cu o adresă, care operează cu date din acumulator ca registru implicit şi un registru sau o dată din memorie. c) instrucţiuni cu două adrese: acestea sunt de tipul registru-registru, registru-memorie sau memorie-memorie; adresele specifică registre sau locaţii de memorie; d) instrucţiuni cu trei adrese: aceste instrucţiuni specifică adresele celor doi operanzi şi adresa rezultatului, care pot fi registre sau locaţii de memorie; ele sunt mai puţin utilizate. Totalitatea instrucţiunilor pe care le poate executa un procesor constituie setul de instrucţiuni al acelui procesor. Lungimea câmpului cod operaţie se determină în funcţie de numărul de instrucţiuni distincte din set. Astfel, dacă setul are m instrucţiuni sunt necesari n = [log 2 m] biţi pentru codificarea lor. Lungimea câmpului de adresă utilizat pentru specificarea unui operand determină de fapt capacitatea memoriei ce poate fi adresată. Aceasta se stabileşte în funcţie de modul de organizare a memoriei. De exemplu, o memorie de capacitate 220 octeţi poate fi organizată fie ca o memorie având lungimea cuvântului de memorie de 8 biţi, fie ca o memorie având lungimea cuvântului de 32 biţi. În primul caz sunt necesari 20 biţi pentru specificarea adresei unui cuvânt, în timp ce în al doilea caz sunt necesari 18 biţi. Câmpul de adresă din instrucţiune trebuie să permită accesarea oricărei locaţii de memorie. În concluzie, pentru lungimea mare a cuvântului adresa este mai scurtă şi deci şi câmpul de adresă din instrucţiune şi implicit instrucţiunea este mai scurtă. Lungimea cuvântului de memorie este de dorit să fie un octet, dacă operandul este un caracter; dacă operandul este un număr în virgulă mobilă, este de preferat organizarea pe 32 biţi, deoarece operandul se poate obţine într-un singur acces la memorie. Organizarea ideală a memoriei este aceea în care accesul este permis atât la nivel de octet, cât şi la nivel de 16, 32 sau 64 biţi. Pentru un calculator cu destinaţie generală setul de instrucţiuni conţine următoarele tipuri de instrucţiuni: de deplasare (registru-registru, registrumemorie, memorie-memorie), aritmetice, logice, salt şi oprire. 3.5.4 Clasificarea unităţilor centrale de prelucrare

În decursul evoluţiei calculatoarelor tendinţa firească a fost de a extinde mereu setul de instrucţiuni acceptat de unitatea centrală de prelucrare, urmărind în acest fel simplificarea activităţii de programare în limbaj de asamblare. Au fost implementate instrucţiuni tot mai performante, care se apropiau tot mai mult de instrucţiunile din limbajele de nivel înalt (if, while, case). Această tendinţă de creştere a setului de instrucţiuni a fost susţinută şi de introducerea tehnicii de implementare a UCP prin microprogramare. Conform acestei tehnici o instrucţiune complexă în limbaj maşină se execută printr-o secvenţă de microinstrucţiuni (în cadrul microprogramării generarea semnalelor de comandă necesare execuţiei unei instrucţiuni se face prin citirea unor cuvinte de comandă 129


stocate într-o memorie de control). Cu cât setul de instrucţiuni este mai mare, microprogramul devine mai mare şi deci mai lent. Mai multe instrucţiuni înseamnă mai mult timp pentru decodificare. Câştigul constă însă în instrucţiuni mai puternice la îndemâna programatorului. În urma unor analize pe mai multe tipuri de programe, scrise în diferite limbaje de programare, în care s-a urmărit frecvenţa de apariţie a diferitelor tipuri de instrucţiuni, s-a constatat că o mare parte din timpul de lucru al UCP (80-85%), este ocupat cu execuţia unui set redus de instrucţiuni (10-20% din setul de instrucţiuni). Instrucţiunile de complexitate mare sunt utilizate în proporţie scăzută. A apărut ideea utilizării unui set minimal (redus) de instrucţiuni. Alegerea unui set redus de instrucţiuni duce la o simplificare a arhitecturii UCP, pentru că este nevoie să se decodifice mai puţine instrucţiuni. În felul acesta UCP poate lucra la o viteză mai mare. Restul de instrucţiuni sunt emulate (simulate) prin intermediul celorlalte tipuri instrucţiuni. Dezavantajul constă în efortul foarte mare de pus în faza de programare la nivel de limbaj de asamblare sau într-o complexitate mai mare a compilatoarelor pe astfel de calculatoare. Ţinând cont de cele arătate anterior şi de faptul că tipul şi rolul registrelor este diferit de la o unitate centrală de prelucrare la alta, rezultă că pentru clasificarea unităţilor centrale se pot utiliza două criterii: a) complexitatea setului de instrucţiuni; b) setul de registre. a) În funcţie de complexitatea setului de instrucţiuni pe care le pot executa, unităţile centrale de prelucrare pot fi împărţite în două tipuri: • de tip CISC (Complex Instruction Set Computer); • de tip RISC (REduced Instruction Set Computer). Unităţi centrale de prelucrare de tip CISC au un set extins (complex) de instrucţiuni. La o astfel de UCP o instrucţiune se execută în mai multe perioade de tact. Ca exemplu de calculatoare care au UCP de tip CISC amintim: Intel Pentium, VAX, DEC, IBM 360. Unităţile centrale de prelucrare de tip RISC sunt cele care utilizează un set redus de instrucţiuni. La o UCP de tip RISC o instrucţiune se execută într-un singur tact. De exemplu, procesoare ca Motorola 88110 (Motorola), Alpha AXP (DEC) şi Power PC (IBM, Apple şi Motorola) sunt de tip RISC. b) În funcţie de setul de registre, UCP-urile se pot clasifica în: • cu set ortogonal de registre: acestea permit utilizarea tuturor registrelor în mod omogen (identic), neexistând registre dedicate. Astfel de procesoare sunt cele produse de firma Motorola. • cu set neortogonal de registre sau cu registre specializate. La acest tip fiecare din registrele interne sunt utilizate în scopuri precise. Astfel de procesoare sunt cele ale firmei Intel.

130


3.6 Interfeţe de intrare/ieşire Un echipament periferic nu se conectează direct la magistralele sistemului, ci prin intermediul unei interfeţe. Funcţionarea nemijlocită a echipamentelor periferice este coordonată de unitatea de comandă a perifericului conectată la sistemul de calcul prin interfaţă. Această delimitare netă între interfaţă şi unitatea de comandă a perifericului nu este întotdeauna evidentă şi dacă sunt incluse în acelaşi circuit integrat complex poartă numele generic de controller. Din punct de vedere al comunicării, un port este un punct prin care se face schimb de informaţie cu mediul exterior. Pentru sistem, portul în care se scrie este port de ieşire iar cel din care se citeşte este port de intrare, iar cel din care se citeşte şi se scrie este port de intrare/ieşire. O interfaţă de intrare/ieşire trebuie să asigure compatibilitatea dintre echipamentele periferice şi sistemul de calcul, pentru a asigura transferul de date bidirecţional şi controlul stării echipamentelor periferice. Funcţional, o interfaţă are două părţi distincte (fig. 3.31): • O parte compatibilă (adaptată) cu (la) semnalele şi modul de funcţionare al magistralei, care conţine registre de intrare/ieşire (porturi) pentru date, comenzi şi stare, direct adresabile de către microprocesor. • O parte compatibilă (adaptată) cu (la) particularităţile de funcţionare ale echipamentelor periferice. Această parte diferă funcţie de tipul dispozitivului periferic şi conţine circuite pentru generarea semnalelor de comandă şi achiziţie a semnalelor de stare specifice dispozitivului periferic. În componenţa unei interfaţe de intrare/ieşire intră următoarele elemente: - registre de date (de intrare şi/sau ieşire); - registre de comenzi; - registre de stare; - bloc de selecţie a registrelor (decodificator); - dispozitiv de comandă. O interfaţă poate asigura transferul uni sau bidirecţional. Pentru fiecare canal de transmisie se alocă câte un port (registru) de date, care este identificat printr-o adresă. Registrele de comenzi au rolul de a genera semnale de comandă specifice unui echipament periferic: se selectează modurile de lucru ale interfeţei şi se selectează parametrii de transfer (frecvenţa de transmisie, formatul datelor transmise, transfer pe octet sau pe bloc, etc.). Registrele de stare oferă informaţii despre starea interfeţei şi a echipamentului periferic: echipament defect sau ocupat, registre intrare/ieşire goale, date recepţionate. Aceste informaţii sunt testate ciclic în protocolul de comunicaţie cu scopul de a detecta eventualele erori de transfer şi pentru adaptarea vitezei de transfer. 131


Codificatorul generează semnale de validare a porturilor pentru citire sau pentru scriere, pe baza semnalelor de adresă şi de comandă de pe magistralele sistemului. Magistrală de adrese Magistrală de date

Bloc de selecţie a datelor (decodificator)

Magistrală de comenzi

Dispozitiv de comandă Registre de Registre comenzi de stare

Registru de ieşire

Registru de intrare

Adaptor de semnale

Interfaţă

Echipament periferic Fig. 3.31 Schema bloc a unei interfeţe de intrare-ieşire Uneori o interfaţă poate să conţină şi o memorie RAM sau ROM. Memoria ROM este destinată pentru păstrarea “driver-ului” de interfaţă, care este identificat la iniţializarea sistemului şi este inclus în rutinele de sistem ale sistemului de operare. Memoria RAM se utilizează ca un tampon între echipamentul periferic şi memoria principală. Aceasta este necesară în cazul în care fluxul de date este mare şi este dificilă sincronizarea vitezei de lucru a perifericului cu viteza de transfer pe magistrală (interfaţa video sau cea de disc dur).

132


Capitolul 4 UNITĂŢI CENTRALE DE PRELUCRARE DE TIP MICROPROCESOR 4.1. Scurt istoric Microprocesorul este o unitate centrală de prelucrare realizată într-un singur circuit integrat. Primul circuit de acest tip (I4004) a fost realizat de firma Intel în 1971. Acesta era un microprocesor pe 4 biţi. În anul următor a apărut microprocesorul pe 8 biţi, 8008. Ca urmarea a succesului obţinut, s-a realizat în continuare în 1974 , microprocesorul 8080 pe 8 biţi şi spaţiul de adresare 64 kB (kiloBytes). Au urmat microprocesoarele 8085 (1974, 8 biţi, spaţiu de adresare 64 kB), 8086 (1978, 16 biţi, 1MB), 8088 (1980, 8 biţi, 1MB), 80186 şi 80188 (1982, 16 biţi, 1MB, cu facilităţi de I/O), 80286 (1982, 16 biţi, 16 MB), 80386 (1985, 32 biţi, 4 GB), 80486 (1989, 32 biţi, 4 GB) ca versiune mai rapidă a lui 80386, Pentium (1993, 32 biţi, spaţiu de adresare 64 GB, magistrala de date pe 64 biţi), Pentium Pro (1995, 32 biţi, 64 GB, magistrala de date pe 64 biţi), Pentium II (1997, 32 biţi, 64 GB, magistrala de date pe 64 biţi), Pentium III (1999, 32 biţi, 64 GB, magistrala de date pe 64 biţi). Firma Intel a păstrat, începând cu 8086, regula compatibilităţii. Procesoarele Intel au fost alese de firma IBM la producerea calculatoarelor personale. Alături de circuitele Intel s-au dezvoltat şi alte familii de microprocesoare, dintre care cele mai performante sunt cele produse de firma Motorola. Circuitele Motorola au evoluat în paralel cu cele realizate de firma Intel, între ele existând mereu o echivalenţă şi o concurenţă pe piaţa calculatoarelor. Firma Motorola a început cu microprocesorul 6800, ca un răspuns la Intel 8080. În 1979 apare 68000 pe 16 biţi şi 16 MB, dar cu registre de 32 biţi. Au urmat apoi procesoarele 68010 (1983) cu facilităţi de control a memoriei virtuale dar cu 16 MB, 68012 (1983, cu spaţiu de adresare de 2GB), 68020 (1984, magistrale de date şi registre pe 32 biţi, spaţiu de adresare 4GB, utilizat pentru staţiile Sun, Apollo şi Hewlett-Packard), 68030 (1987, cu managementul de memorie în acelaşi integrat), 68040 (1989, conţine în acelaşi integrat, ca şi 80486, coprocesorul de virgulă flotantă, unitatea de management a memoriei, memorie cache). În general, firma Motorola a realizat câte un procesor ca răspuns la fiecare generaţie de procesoare produse de firma Intel. Aceeaşi regulă a compatibilităţii se păstrează şi la circuitele din familia Motorola. Procesoarele 133

Unităţi centrale de prelucrare de tip microprocesor

Motorola au fost alese de firme ca Macintosh, Atari, Amiga pentru calculatoarele personale. Evoluţia microprocesoarelor este impresionantă, atât ca tehnologie şi performanţe cât şi ca preţ, ajungând astăzi să domine piaţa de calculatoare. De exemplu, în ce priveşte tehnologia, 8086 conţinea aproximativ 29000 de tranzistoare, iar un Pentium III conţine aproximativ 5500000 de tranzistoare. Datorită costului redus şi a fiabilităţii ridicate, microprocesoarele au o largă utilizare, fiind folosite pentru realizarea de microcalculatoare, echipamente periferice, sisteme de conducere a proceselor industriale, aparate medicale, etc. Apariţia acestora a revoluţionat modul de proiectare a sistemelor de calcul şi a transformat calculatorul dintr-un instrument ştiinţific într-un dispozitiv uzual.

4.2. Structura fundamentală a unui microprocesor După cum am amintit anterior, microprocesorul este un circuit integrat care, în principiu, implementează funcţiile unei unităţi centrale de prelucrare (procesor). Fiind un procesor, sistemele pe bază de microprocesor necesită existenţa unei memorii iar procesarea informaţiei se face la nivel de cuvânt. Pentru un microprocesor lungimea n a cântului este o caracteristică principală, aceasta reprezentând capacitatea uzuală de prelucrare. Lungimea cuvântului este dată de capacitatea registrelor microprocesorului. Există microprocesoare care lucrează cu lungimi ale cuvântului de 8, 16, 32 sau 64 biţi. Reluând structura de principiu a unei UCP, în mare, un microprocesor înglobează toate blocurile funcţionale ale unei unităţi centrale de prelucrare şi anume: • unitatea aritmetică şi logică; • unitatea de comandă; • registrele generale şi speciale. Aceste părţi componente sunt conectate între ele înspre/dinspre exterior prin intermediul magistralelor de date şi de adrese (fig.4.1). Accesul la magistrale este autorizat de semnalele de control generate de unitatea de comandă (de fapt de blocul circuitelor de comandă). Alături de blocurile funcţionale amintite mai sus pot fi integrate şi alte componente de bază ale unui microsistem, cum ar fi: memoria cache, porturi de intrare/ieşire, unitatea de management a memoriei, controlorul de întreruperi, etc. Microprocesoarele actuale (ex.: 80486, Pentium), înglobează într-un singur circuit mai multe unităţi de procesare care pot efectua o serie de operaţii în paralel. Pentru un observator extern însă aceste procesoare se comportă asemenea unei singure unităţi centrale. În figura 4.1 prezentăm structura fundamentală a unui microprocesor cu o magistrală de date şi un singur acumulator. 134


Magistrală externă de date n - biţi

Memorie ROM

Magistrală externă de adrese

Memorie RAM

m - biţi Buffer de adresare

Buffer de intrare/ieşire

Magistrală internă de adrese m-biţi

Magistrală internă de date n-biţi Reg. ind. de condiţii

Reg. de instrucţiuni COP

UAL

Numărător de adrese PC

Adr. operand

Decodificator instrucţiuni Reg. acumulator

Blocul circ. de comandă

Clock Semnale de comandă trimise/primite la/de la elementele de direcţionare

MICROPROCESOR

Fig. 4.1 Structura fundamentală a unui microprocesor cu o magistrală de date şi un acumulator Orice tip de microprocesor trebuie să aibă în structura sa un minim de şase registre cu funcţiuni specifice: registrul acumulator (A), registrul numărător de adrese ale programului (PC), registrul indicatorilor de condiţii (registrul de stare, RS), registrul de instrucţiuni (RI), registrul de adresare a memoriei şi registrul de intrare/ieşire. Suplimentar, pot exista şi alte registre de utilizare generală care măresc flexibilitatea microprocesorului în aplicaţii. 135


Rolul registrului numărător de adrese ale programului şi al registrului de stare a fost prezentat în capitolul 3. Registrul de adresare a memoriei Acest registru tampon de adresare cu ieşire tip TSL (Three State Logic) – denumit buffer de adresare – este conectat la magistrala (externă) de adresare a memoriei sau a porturilor de intrare ieşire. Conţinutul registrului PC este transferat în buffer-ul de ieşire, care va aplica pe magistral externă de adresare un cuvânt de m biţi, ce reprezintă adresa unei locaţii de memorie sau a unui port de intrare/ieşire. Încărcarea buffer-ului de adrese se poate face şi de la alte elemente ale microprocesorului, nu numai de la PC. Rezultă că pe magistrala de adrese (internă) se pot aplica şi cuvinte adresă diferite de conţinutul registrului PC. Unele instrucţiuni pot încărca conţinutul registrului de ieşire cu o adresă rezultată din conţinutul PC, la care se adaugă sau se scade un număr rezultat în urma unor calcule. Registrul de intrare/ieşire (buffer I/O) Prin acest buffer se realizează legătura între magistrala de date internă microprocesorului şi magistrala de date exterioară (a sistemului). Ca urmare, prin el se vehiculează date şi instrucţiuni. Registrul de instrucţiuni După ce un cuvânt instrucţiune este adus din memorie prin bufer-ul de I/O pe magistrala internă a microprocesorului, o copie a cestui cuvânt va fi înscrisă în registrul de instrucţiuni. Registrul RI păstrează codul instrucţiunii (sau primul cuvânt din codul instrucţiunii, cuvânt ce conţine codul operaţiei COP sau OPCODE) pe durata execuţiei acesteia. Odată copiată instrucţiunea în RI, conţinutul numărătorului de adrese este automat incrementat cu o unitate, (PC)+1. În capitolul 5 s-a arătat că instrucţiunea poate fi divizată în două câmpuri: câmpul codului operaţiei COP şi câmpul operandului sau adresei operandului. Biţii din codul operaţiei se aplică decodificatorului de instrucţiuni, care, prin blocul circuitelor de comandă, va genera toate semnalele de comandă necesare execuţiei instrucţiunii reprezentate de codul operaţiei. Câmpul adresa operandului se aplică buffer-ului de adrese pentru formarea adresei din memorie unde se află operandul necesar operaţiei specificate de COP. Registrul acumulator A Este registrul din structura microprocesorului cu cea mai frecventă utilizare. Acest registru este conectat la magistrala internă de date şi la UAL. Pentru structura de microprocesor cu un acumulator, când se procesează două cuvinte, O1 şi O2 , la început cuvântul O1 se află în acumulator, iar după procesare rezultatul operaţiei dintre O1 şi O2 este trecut din UAL tot în 136


acumulator (informaţia iniţială din acumulator – operandul O1 - se pierde). De exemplu, să considerăm executarea (simplificată) a instrucţiunii de adunare a doi operanzi, notată abreviat ADD. Primul operand O1 se află în acumulator, iar cel de-al doilea se află în memoria internă la adresa adr . Conţinutul N al registrului PC este transferat la registrul de ieşire şi aplicat pe magistrala de adrese. Din memoria internă, de la adresa N este citit cuvântul instrucţiune care, prin intermediul registrului I/O, este copiat în registrul RI. Cuvântul instrucţiune este: ⎧ADD = << COP >> << ADD adr >> cu semnificaţia ⎨ ⎩adr = adresa operandului O2 .

Câmpul codul operaţiei COP al instrucţiunii ADD este introdus în decodificator şi în urma decodificării instrucţiunii în UCC se generează succesiunea de comenzi care va realiza: adresa adr se aplică prin intermediul registrului de adresare la memoria internă; de la locaţia specificată operandul O2 este adus prin intermediul registrului I/O pe magistrala internă de date; cei doi operanzi O1 şi O2 vor fi adunaţi în UAL, rezultatul fiind trecut tot în acumulator. Registrul acumulator participă la transferul informaţiei între o sursă (locaţie de memorie, port I/O) şi o destinaţie (locaţie de memorie, port I/O). Transferul are loc în două etape: întâi cuvântul este deplasat în acumulator, apoi din acumulator este deplasat la destinaţie. Microprocesorul permite efectuarea unor operaţii (cu un singur operand) folosind numai acumulatorul, cum ar fi: ştergerea acumulatorului (toţi biţii sunt puşi pe valoarea 0), înscrierea tuturor biţilor la valoarea 1, deplasare dreapta, stânga, complementarea conţinutului, etc. Aceste operaţii, cu un singur operand, pot fi deduse din funcţionarea de principiu a unui registru (Capitolul 2). Numărul de celule (biţi) ai acumulatorului este egal cu lungimea cuvântului procesat de microprocesor, n în cazul structurii din figura 6.1. Există structuri de microprocesoare care sunt înzestrate cu mai multe acumulatoare. În cazul acestor structuri există şi instrucţiuni diferite pentru fiecare din acumulatoare. Acumulatoarele pot fi luate şi împreună pentru a se lucra cu cuvinte de lungime multiplu de n biţi. Avantajul mai multor acumulatoare rezultă din posibilitatea lucrului acumulator-la-acumulator. De exemplu, cu un acumulator se lucrează normal şi cu celălalt se păstrează cuvântul iniţial (de care mai este nevoie ulterior) sau se păstrează rezultatele. În cazul unui singur acumulator, facilităţile care ar fi introduse de existenţa unui al doilea acumulator trebuie substituite de locaţii de memorie sau de alte registre de utilitate generală.

137


4.3. Semnalele unui microprocesor Semnalele unui microprocesor se pot împărţi, în funcţie de rolul acestora, în trei categorii: - semnale de adresă; - semnale de date; - semnale de comandă şi control. Prin aceste semnale microprocesorul controlează transferul de date şi secvenţa de evenimente dintr-un sistem de calcul. Aceste semnale sunt aplicate la modulele de memorie şi la interfeţele de intrare/ieşire (module prin intermediul cărora se conectează dispozitivele de intrare/ieşire) prin intermediul unui set de fire care alcătuiesc o magistrală. Semnalele de adresă sunt utilizate pentru adresarea locaţiilor de memorie sau a porturilor (registrelor) de intrare/ieşire. Numărul de linii de adresă determină spaţiul maxim de adresare al microprocesorului. Obişnuit se folosesc 16, 20, 24, 32, 64 linii de adresă. Semnalele de date se utilizează pentru transferul informaţiilor între diferitele module conectate pe magistrală. Numărul semnalelor de date determină lungimea cuvântului de date ce se poate transfera printr-un ciclu de transfer. De regulă, numărul semnalelor de date este multiplu de 8 (exemplu: 8, 16, 32, 64). Semnalele de comandă şi control au rolul de a controla fluxul de date şi de a sincroniza microprocesorul cu anumite evenimente externe. Aceste semnale se pot clasifica, după natura lor, în următoarele categorii: - semnale de comandă; - semnale de întrerupere; - semnale pentru arbitrarea magistralei; - semnale de stare; - semnale diverse.

Semnale de adresă Semnale de date Semnale de comandă Semnale de întrerupere

Microprocesor

Semnale de arbitrare a magistralei Semnale de stare Semnal de tact Alte semnale Alimentare

Fig. 4.2 Semnalele unui microprocesor 138


Semnalele de comandă specifică sensul transferului de date (citire/scriere) precum şi sursa/destinaţia transferului (memorie sau port de intrare/ieşire). Fiecare semnal de comandă determină un anumit tip de ciclu de transfer: citire memorie, scriere memorie, citire port de intrare, scriere port de ieşire, achitare cerere de întrerupere, etc. Numele acestor semnale diferă de la un procesor la altul, dar semnificaţia lor este aceeaşi. Semnalele de întrerupere sunt intrări pentru microprocesor şi au rolul de a indica apariţia unor evenimente externe. Acceptarea unei întreruperi este confirmată de microprocesor prin activarea unui semnal de comandă specific. Semnalele de arbitrare a magistralei se utilizează pentru controlul accesului la magistrala sistemului. Ele sunt necesare atunci când pe magistrală sunt conectate mai multe module, care au dreptul de a iniţia transferuri de date pe magistrală. Reamintim că aceste module sunt module master. Ele pot fi module procesor sau module de acces direct la memorie. Modulele care pot fi citite/scrise de către modulele master sunt module slave. Semnalele de stare permit monitorizarea funcţionării microprocesorului de către un depanator sau de către alte module legate mai strâns de microprocesor (coprocesor, controloare de magistrală, etc.). Într-un sistem cu microprocesor se pot utiliza mai multe magistrale de acelaşi tip. Avantajul utilizării mai multor magistrale constă în posibilitatea efectuării unor transferuri în paralel. Acest lucru se recomandă în cazul în care într-un sistem sunt mai multe module master.

4.4. Arhitectura procesoarelor Intel 8086/8088 De câteva decenii, familia de procesoare Intel joacă un rol dominant în evoluţia sistemelor de mică şi medie putere. Noile tehnologii şi concepte arhitecturale introduse în decursul anilor în noile versiuni de procesoare au dus la o creştere a puterii de calcul a unui microprocesor de ordinul a 104. Au fost introduse facilităţi noi şi suport hardware pentru optimizarea sistemului de operare a limbajelor de nivel înalt (ex.: mecanisme de partajare a memoriei, gestiunea task-rilor, acces la structuri complexe de date, etc.). Au fost introduse tehnici de manipulare a datelor specifice unor domenii nou apărute cum ar fi aplicaţiile multimedia (prin tehnologia MMX), prelucrări de imagini, grafică (prin aritmetica SIMD), aplicaţiile Internet şi în special aplicaţiile Web (prin tehnici de partajare şi protecţie). În evoluţia procesoarelor Intel, firma Intel a respectat principiul compatibilităţii software (la nivel de program), de jos în sus între diferitele versiuni. Aceasta înseamnă că un program scris pentru o anumită variantă de procesor se va putea executa fără modificări pe o nouă versiune. Firma Intel a asigurat această compatibilitate prin definirea unei arhitecturi de bază, denumită arhitectură Intel, care s-a păstrat de la procesorul I8086 până la ultimele 139


versiuni de astăzi. La această arhitectură s-au adăugat elemente noi, păstrându-se cele deja existente. Pentru o mai bună înţelegere a structurii şi a modului de funcţionare a unui microprocesor, în continuare se vor prezenta câteva arhitecturi reprezentative de microprocesoare de uz general, punând accentul pe procesoarele I8086 şi I8088. Procesoarele I8086 şi I8088 sunt primele procesoare concepute conform arhitecturii Intel. Ele sunt unităţi centrale de prelucrare pe 16 biţi, deci cuvântul procesor (cantitatea de prelucrare) este de 16 biţi. Aceste procesoare sunt identice ca structură internă, diferenţa constând în lăţimea magistralei externe de date (16 biţi la I8086 şi 8 biţi la I8088). În cele ce urmează ne referim în special la procesorul I8086. EU

BIU

AH BH CH DH

Sumator

AL BL CL DL

16 biţi CS DS ES SS IP

SI DI BP SP

Comandă mag. externă

Mag. date 16 biţi Reg. temp. UAL

Mag. adrese 20 biţi

Unitatea de c-dă

8 biţi

1 2 3 4 5 6 Coadă de instrucţiuni

Reg. de stare

Fig. 4.3 Structura internă a microprocesorului I8086 Procesorul I8086 este realizat sub forma unei capsule cu 40 pini. Capacitatea de adresare a memoriei este de 1Mo=220 octeţi, prin urmare numărul liniilor de adresă este de 20. Din cei 20 de pini pentru adresă, 16 sunt folosiţi şi 140


ca pini de date. Folosirea aceloraşi pini pentru adrese şi date reduce numărul de pini ai microprocesorului, dar acest lucru înseamnă de fapt o multiplexare în timp a datelor şi adreselor, ceea ce duce la o încetinire a transferurilor de date. Arhitectura internă a procesorului I8086 este organizată în jurul unei magistrale şi cuprinde două unităţi de prelucrare (fig. 4.3): a) - unitatea de execuţie EU (Execution Unit) – care realizează execuţia propriu-zisă a instrucţiunilor; b) - unitatea de interfaţă cu magistrala externă BIU (Bus Interface Unit) – care se ocupă cu transferul de informaţii (date şi instrucţiuni) între procesor şi magistrala externă. a) Unitatea de execuţie

• • • • •

Unitatea de execuţie cuprinde următoarele elemente structurale: blocul registrelor generale; un registru de stare RS; unitatea aritmetică şi logică UAL; unitatea de decodificare şi execuţie a instrucţiunilor (unitatea de comandă); registre temporare.

Blocul registrelor generale Este constituit din 8 registre: AX, BX, CX, DX, SI, DI, BP, SP. Toate aceste registre au dimensiunea de 16 biţi. Ele pot fi folosite pentru a stoca operanzi şi rezultate. Pe lângă această utilizare de uz general ele prezintă şi anumite utilizări speciale. În funcţie de destinaţiile speciale, grupul celor 8 registre generale poate fi divizat în: - registre de date: AX, BX, CX, DX; - registre pointer şi index: SI, DI, BP, SP. Registrele de date pot fi folosite atât pe 8 biţi (octet) cât şi pe 16 biţi (cuvânt). De exemplu, specificaţia AX indică registrul AX utilizat pe cuvânt, iar specificaţiile AH şi AL indică octetul superior (High), respectiv octetul inferior (Low), al registrului AX. Registrele generale au următoarele utilizări speciale: 1. registrul AX (Accumulator) – este considerat registrul acumulator, adică unele instrucţiuni presupun că unul din operanzi este în acest registru şi vor depune rezultatul tot în acest registru. Este utilizat în operaţii aritmetice şi logice şi este folosit în mod implicit în operaţiile de înmulţire şi împărţire. 2. registrul BX (Base) – poate fi utilizat ca registrul bază în calculul adreselor de memorie (conţine implicit o adresă de bază utilizată în calculul unor adrese de memorie). 3. registrul CX (Count) – poate fi folosit ca numărător implicit pentru contorizare (numărarea ciclurilor de program sau a datelor în cazul transferului pe şiruri). 141


4. registrul DX (Data) – este folosit implicit pentru instrucţiunile de înmulţire şi împărţire şi pentru adresarea porturilor de intrare/ieşire. 5. registrul SP (Stack Pointer – indicator de stivă) – este utilizat pentru a implementa o organizare de tip stivă în memoria internă. El va preciza vârful stivei, adică ultima locaţie ocupată. Considerăm modelul de organizare liniară a memoriei (fig. 4.4). Conţinutul registrului SP precizează vârful stivei. La procesoarele Intel stiva este organizată cu baza la o adresă mai mare decât vârful stivei. Prin urmare, introducerea de informaţii în stivă duce la scăderea valorii din registrul SP iar extragerea informaţiilor duce la creşterea valorii din registrul SP. Instrucţiunile care lucrează cu stiva nu trebuie să specifice adresa memoriei ci numai datele. Adresa este implicit specificată de către registrul indicator de stivă SP. Memoria 00000H (SP) stiva baza stivei FFFFFH Fig. 4.4 Organizarea stivei la microprocesorul I8086 6. – Registrul BP (Base Pointer) – este un registru bază utilizat pentru adresarea bazată şi pentru accesarea stivei. 7. – Registrele SI (Source Index) şi DI (Destination Index) sunt utilizate drept registre de index pentru adresarea şirurilor de date (SI – index şir sursă, DI – index şir destinaţie). Sintetic se poate spune că funcţia implicită a unui registru de tip P (pointer) o reprezintă accesul în structuri de tip stivă, iar a celui de tip I (Index) formarea structurilor de tip tablou. Registrul de stare Registrul de stare sau registrul indicatorilor de condiţii (flags) are rolul de a caracteriza un rezultat obţinut în urma unei prelucrări logice sau aritmetice. De asemenea, existenţa acestui registru permite stabilirea unor condiţii de funcţionare a microprocesorului. Din acest motiv acest registru mai este denumit 142


şi registrul de stare a programului PSW (Program Status Word – cuvânt de stare program). Registrul indicatorilor de condiţii la microprocesorul 8086 conţine 16 biţi din care numai 9 sunt utilizaţi (fig. 4.5). Fiecare bit din acest registru reprezintă un fanion (flag). Fanioanele registrului de stare pot fi împărţite în două grupe: a) de condiţie: caracterizează rezultatul unei operaţii; b) de control: controlează execuţia unor funcţii speciale. a) Fanioanele de condiţie sunt: - CF (Carry Flag) – este poziţionat pe 1 dacă în urma unei adunări rezultă un transport dinspre bitul cel mai semnificativ MSB (Most Significant Bit) sau dacă în urma unei scăderi rezultă un împrumut înspre MSB. De asemenea, există şi alte instrucţiuni care afectează acest bit. 15 14 13 12 11 10 O D

9 I

8 T

7 S

6 Z

5

4 A

Depăşire capacitate (Overflow)

3

2 P

1

0 C

Transport (Carry)

Direcţie Trasare Validare întrerupere Semn

Paritate Transport auxiliar Rezultat zero

Fig. 4.5 Structura registrului de stare la I8086 - PF (Parity Flag) – este setat pe 1 logic dacă octetul inferior al rezultatului conţine un număr par de cifre 1, altfel este 0. - AF (Auxiliary carry Flag) – este setat pe 1 logic dacă există un transport de la bitul din rangul 3 spre bitul din rangul 4 în urma unei adunări sau dacă există un împrumut dinspre bitul din rangul 4 în urma unei scăderi. Acest fanion este folosit exclusiv în cadrul operaţiilor cu numere reprezentate în cod BCD. - ZF (Zero Flag) – este 1 dacă rezultatul este zero sau 0 dacă rezultatul este diferit de 0. - SF (Sign Flag) – reprezintă cel mai semnificativ bit MSB al rezultatului. Având în vedere reprezentarea numerelor cu semn în complement faţă de 2, acest bit este 1 pentru numere negative şi 0 pentru numere pozitive, indicând astfel dacă rezultatul este un număr pozitiv sau negativ. - OF (Overflow Flag) – este poziţionat pe 1 dacă s-a obţinut o depăşire, adică dacă rezultatul depăşeşte domeniul de reprezentare. Reamintim că, în cazul adunării, acest bit este setat dacă există un transport înspre MSB şi nu 143


există transport dinspre MSB sau invers. În cazul scăderii este setat dacă există un împrumut înspre MSB şi nu există împrumut dinspre MSB sau invers. b) Fanioanele de control sunt: - DF (Direction Flag) – este folosit de instrucţiunile care prelucrează şiruri de date. Dacă este 0 atunci şirul respectiv este prelucrat începând cu elementul având adresa cea mai mică. Dacă este 1, atunci şirul este prelucrat începând cu elementul având adresa cea mai mare. - IF (Interrupt Enable Flag) – poziţionat pe 1 va valida funcţionarea sistemului de întreruperi, poziţionat pe 0 va invalida sistemul de întreruperi. - TF (Trace Flag) – poziţionat pe 1 forţează unitatea centrală de prelucrare să lucreze în modul pas cu pas (instrucţiune cu instrucţiune). Este util în cazul depanării unor secvenţe de instrucţiuni. Registrele temporare sunt utilizate pentru a stoca temporar operanzii implicaţi într-o prelucrare aritmetică sau logică. Aceste registre sunt transparente pentru utilizator. b) Unitatea de interfaţă cu magistrala externă

Unitatea de interfaţă cu magistrala externă BIU conţine: - blocul registrelor segment; - registrul numărător de instrucţiuni IP (Instruction Pointer); - registrul de instrucţiuni IR (Instruction Register); - mecanismul de calcul al adresei operanzilor şi instrucţiunilor. Registrele segment şi mecanismul de calcul al adresei Spaţiul de adresare pentru memorie al microprocesorului I8086 este de 1Moctet. Pentru adresare microprocesorul foloseşte 20 linii de adresă (1Mo=220 octeţi). Procesorul lucrează cu lungimea cuvântului de 16 biţi. Cu 16 biţi se pot adresa 216 octeţi = 64 Kocteţi. Pentru a accesa întreg spaţiul de memorie se utilizează precizarea unei adrese relative în interiorul unei anumite zone de memorie. Aceste zone de memorie sunt numite segmente (capitolul 3) şi, pentru procesorul I8086, au dimensiunea maximă de 64 ko. Pentru a accesa o anumită locaţie de memorie adresa fizică a acesteia se calculează pe baza a două adrese de 16 biţi: o adresă de segment şi o adresă de offset. Adresa de segment precizează începutul unui segment (baza segmentului), iar adresa de offset indică poziţia relativă a locaţiei faţă de începutul segmentului. Adresa de offset mai este numită şi adresă efectivă. Adresele de segment sunt obţinute cu ajutorul registrelor segment. Există 4 registre segment care păstrează adresele de început a segmentelor de memorie accesibile unui program: - CS (Code Segment) – pentru segmentul de cod; 144


• DS (Data Segment) – pentru segmentul de date; • SS (Stack Segment) – pentru segmentul de stivă; • ES (Extra Segment) – pentru extra-segmentul de date (segmentul suplimentar de date). Toate aceste registre au dimensiunea de 16 biţi. Adresa efectivă sau offsetul se poate obţine combinând (adunând) conţinutul registrelor BX (Base) sau BP (Base Pointer) cu conţinutul registrelor SI (Source Index) sau DI (Destination Index) şi eventual un deplasament (o constantă). Adresa fizică vehiculată pe magistrala de adrese are 20 de biţi în timp ce adresele de segment păstrate în registrele segment şi adresa de offset au 16 biţi. Obţinerea unei adrese de 20 de biţi din două de 16 biţi are loc astfel: se multiplică cu 16 adresa de segment (deplasare stânga cu 4 poziţii binare sau cu o poziţie hexazecimală) şi se însumează cu adresa de offset (fig. 4.6). 16 biţi Adresa efectivă (offset)

1

1

2

Adresa de segment

2

3

H

4 biţi

+ 0

4

0

H

16 biţi Adresa fizică

1

3

2

3

4

H

20 biţi Fig. 4.6 Formarea adresei fizice Se observă că prin deplasarea spre stânga cu 4 poziţii binare a conţinutului registrului segment corespunzător se obţine o adresă fizică de 20 de biţi. Calculul unei adrese fizice, AF , oarecare prin mecanismul segment-offset prezentat în figura 6.6 se face conform formulei: (1) AF = (registru segment ) × 10H + AE , unde prin AE am notat adresa efectivă. Adresarea prin segment şi offset permite divizarea spaţiului de memorie în unităţi logice numite segmente. Informaţiile aferente unui program se pot grupa în mai multe segmente, funcţie de natura acestora: segmente de cod, segmente de date, segmente de stivă. Dimensiunea maximă a unui segment este de 64 ko, iar adresa de început este multiplu de 16. Domeniul de adresare al unui segment este cuprins între: ((Registru segment ) × 10H, (Registru segment ) × 10H + FFFFH ) . 145


Segmentele pot fi complet separate, suprapuse parţial sau total. Divizarea spaţiului de memorie în segmente este arătată în figura 4.7.

00000h CS×10h DS×10h

SS×10h ES×10h

Memorie Segment cod

64 ko

Segment date

64 ko

Segment stivă

64 ko

Extrasegment

64 ko

FFFFFh Fig. 4.7 Zonele de segment în memorie Observaţie. Registrul CS defineşte adresa de început a segmentului de cod, DS a segmentului de date, SS a segmentului de stivă şi ES a segmentului suplimentar. La un moment dat microprocesorul poate adresa maximum 4 segmente cu ajutorul celor 4 registre segment. Prin modificarea conţinutului registrelor segment se pot schimba segmentele logice folosite. Avantajele folosirii registrelor segment sunt următoarele: 1. permit adresarea unei memorii de capacitate 1Mo chiar dacă adresele asociate instrucţiunilor individuale au lungimea de numai 16 biţi; 2. permit ca zonele de instrucţiuni, date sau stivă ale unui program să fie mai mari de 64 ko prin folosirea mai mult de un segment de cod, date sau stivă; 3. facilitează folosirea zonelor separate de cod, date şi stivă în cadrul unui program; 4. permit ca un program şi/sau datele asociate să fie puse în zone diferite de memorie la fiecare rulare. Deşi segmentele au lungimea de 64 ko ele se pot intersecta (suprapuse parţial) pentru o mai bună utilizare a spaţiului de memorie. Aşa cum se arată în figura 4.8, un program poate ocupa numai o parte din segmentul 1 (segment de cod) iar un alt segment, segmentul 2 (segment de cod, date sau stivă) se poate suprapune peste porţiunea rămasă neutilizată din segmentul 1, mai puţin o zonă 146


de câţiva octeţi cuprinsă între sfârşitul programului şi prima adresă multiplu de 16 după sfârşitul programului. Memorie

Program Segment de cod 1 Prima adresă multiplu de 16 după sfârşitul programului

Segment de cod 2

Fig. 4.8 Segmente de cod intersectate Se observă că o locaţie fizică se poate regăsi pe baza mai multor perechi de adrese logice (segment:offset). De exemplu adresele 1200h:1234h şi 1000h:3234h desemnează aceeaşi locaţie fizică de memorie. În total există 216 − 16 posibilităţi de a accesa o locaţie fizică de memorie. Registrul IP (Instruction Pointer) Acest registru este un fel de registru numărător de adrese ale programului. El conţine adresa efectivă (offset-ul) în cadrul segmentului de cod a instrucţiunii următoare. Practic registrul IP reprezintă un pointer către următoarea instrucţiune ce urmează a fi extrasă din memorie. Întotdeauna adresa următoarei instrucţiuni ce trebuie extrasă din memorie este dată de perechea de registre CS:IP (codul instrucţiunii următoare se află în segmentul de cod). De exemplu, dacă conţinutul lui CS este (CS)=231Ch iar conţinutul lui IP este (IP)=142Ah, atunci adresa fizică a locaţiei de memorie de unde se va extrage următoarea instrucţiune este suma dintre (CS)×10h şi (IP), adică 245EAh (valoare pe 20 biţi). Registrul de instrucţiuni (Instruction Register) Este organizat sub forma unei structuri de tip coadă de 6 octeţi în care se aduc în mod continuu instrucţiuni atunci când magistrala sistemului nu este ocupată cu alte operaţii. (Reamintim că într-o structură de tip coadă primul element intrat este primul ieşit (first in first out)). Această anticipare duce la îmbunătăţirea performanţelor unităţii centrale de prelucrare UCP întrucât, în 147


timp ce este executată o instrucţiune, instrucţiunea următoare este deja prezentă în UCP economisindu-se timp prin suprapunerea (overlapping) fazelor de aducere a instrucţiunii cu cea de execuţie a unei instrucţiuni (vezi fig. 3.28, capitolul 3). Dacă instrucţiunea de executat este o instrucţiune de ramificaţie atunci coada este golită şi nu se economiseşte timp dar acest lucru are în general o pondere mică. Pentru a reliefa timpul disponibil în care coada FIFO poate fi încărcată se consideră o instrucţiune de înmulţire pe 8 biţi. Această instrucţiune reclamă cel puţin 71 de impulsuri de ceas iar pentru a aduce un cuvânt din memorie sunt necesare numai 4 impulsuri de ceas. Rezultă că în timpul execuţiei acestei instrucţiuni va exista un număr mare de impulsuri de ceas în timpul cărora magistrala este liberă şi astfel se pot aduce noi instrucţiuni în coada de instrucţiuni. Trebuie remarcat faptul că coada de instrucţiuni funcţionează ca o memorie cache. Cele două unităţi de prelucrare pot să lucreze în paralel: unitatea BIU extrage instrucţiuni în avans pentru a permite unităţii de execuţie UE să lucreze fără întârzieri. Acest mod de execuţie prin două unităţi de prelucrare anticipează structura pipeline pe mai multe nivele introdusă în versiunile ulterioare.

4.5. Moduri de adresare După cum s-a văzut, subsistemul de memorie reprezintă resursa unui sistem de calcul în care se stochează atât codul (instrucţiunii) cât şi datele (operanzi, rezultate). Orice unitate centrală de prelucrare conţine instrucţiuni care fac referiri (accesează) memoria. Referirea la o locaţie de memorie implică operaţia de adresare. Reamintim că, în general, codul unei instrucţiuni conţine două câmpuri. Primul câmp, numit codul operaţiei, indică operaţia ce se va executa. Cel de-al doilea câmp, numit câmpul de adrese (câmpul operanzilor), indică informaţia de care are nevoie instrucţiunea pentru a efectua operaţia respectivă. Mecanismul prin care, pornindu-se de la informaţia prezentă în formatul unei instrucţiuni, se ajunge valoarea operanzilor sau adresa rezultatului se numeşte mod de adresare. În cele ce urmează analizăm principalele moduri de adresare pentru o unitate centrală de prelucrare oarecare, exemplele considerându-le pentru microprocesorul I8086. 1) Adresarea imediată

Codul instrucţiunii conţine valoarea operandului. Operandul este adus din memorie imediat, împreună cu codul instrucţiunii. Avantajul acestui mod de 148


adresare constă în faptul că nu este necesară o fază suplimentară de aducere a operandului. Inconvenientul constă în limitarea valorii operandului de către numărul de biţi ai câmpului de adresă. De exemplu, dacă câmpul adresă al instrucţiunii este de 8 biţi, operandul – ca număr cu semn – poate lua valori între -127 şi +127. Exemplu: MOV AX, 2791h ;operandul 2791h va fi încărcat în registrul AX MOV BL, 13h ;operandul este octetul cu valoarea 13h, care ;se încarcă în registrul BL.

Cod operaţie Mod R/M Mod de adresare imediată AX

2791

2791

Fig. 4.9 Adresarea imediată Câmpul „Mod R/M” codifică în esenţă modul de adresare şi registrele utilizate în calculul adreselor (registrele index sau registrele bază). 2) Adresarea directă

În acest mod în câmpul de adresă al instrucţiunii se specifică adresa efectivă, AE, a operandului. Adresa efectivă AE este în raport cu adresa de început a segmentului respectiv. Pentru a obţine operandul este necesar un acces suplimentar la memorie, după citirea instrucţiunii. Memorie Cod operaţie Mod R/M Mod de adresare directă

AE Adr. segment+AE

Operand

Fig. 4.10 Adresarea directă Se utilizează specificarea adresei efective şi nu a adresei directe deoarece adresele directe sunt prea scurte pentru a acoperi întreg spaţiul de adresare. De exemplu, procesoarele I8086 şi I8088 folosesc adrese directe pe 16 biţi, iar 149


procesoarele I80386, I80486 şi Pentium folosesc adrese directe pe 16 şi 32 de biţi, adrese care nu pot acoperi spaţiul de adresare al acestora. În cazul procesorului I8086, adresa efectivă reprezintă deplasamentul (offset-ul) pe 16 biţi faţă de adresa de început a segmentului (DS)×10h. Exemple: 1. MOV AX, [2791]

8 biţi

;depune în registrul AX valoarea care se găseşte ;în memorie la adresa DS:2791.

8 biţi

16 biţi

00000h

Cod operaţie Mod R/M

2791

Mod de adresare directă

(DS)×10h+2791

AX

35A3

Memorie

35A3

FFFFFh

Fig. 4.11 Adresarea directă pentru I8086 2. MOV AX, varA1

;copie în registrul AX cuvântul de 16 biţi de la ;adresa varA1; ;Exemplu: ; varA1 dw 35A3h

3. MOV varA1+4, BX

;cuvântul din registrul BX trece în locaţia de la ;adresa varA1+4.

3) Adresarea registru

Conceptual, adresarea registru este la fel ca adresarea directă. Spre deosebire de aceasta, în câmpul adresă al instrucţiunii se specifică un număr reprezentând un registru din setul de registre ale procesorului. Acest registru conţine operandul. Spaţiul de adrese al unui procesor poate fi împărţit în două: spaţiul de adrese pentru registre şi pentru memorie. Prin urmare, o adresă poate fi considerată ca având două părţi: un câmp de un bit care specifică dacă se adresează un registru sau o locaţie de memorie, iar al doilea câmp precizează care registru sau locaţie de memorie se selectează. Deoarece sunt mult mai 150


puţine registre decât locaţii de memorie, formatele instrucţiunilor vor avea lungimi diferite. Dacă diferenţierea între cele două tipuri de instrucţiuni se face în codul operaţiei, rezultă că va exista un bit în codul operaţiei care va preciza spaţiul de adresare. Utilizarea registrelor are două motivaţii: accesul la registre este mult mai rapid decât la locaţiile din memoria principală şi, fiind numai câteva registre, adresarea lor se face cu mai puţini biţi, ceea ce înseamnă un cod instrucţiune mai scurt. Exemplu: MOV AX, BX

;AX ←(BX) - valoarea aflată în registrul BX este ;copiată în registrul AX.

4) Adresarea indirectă

Adresarea imediată sau directă specifică locaţia de memorie sau registrul care conţine operandul. În adresarea indirectă, în câmpul adresă din instrucţiune se specifică adresa unei locaţii de memorie sau a unui registru care conţine adresa operandului. În figura 4.12 este prezentată încărcarea indirectă a registrului „Reg” de la adresa „Adr1”. Pentru a obţine operandul sunt necesare două accese la memorie, după citirea instrucţiunii: un acces pentru a citi adresa efectivă a operandului, „Adr2”, şi altul pentru a obţine operandul. Menţionăm că la unele calculatoare este posibilă adresarea indirectă printr-o locaţie de memorie (de exemplu PDP 11), permiţându-se chiar mai multe nivele de indirectare, în timp ce la altele acest lucru nu este posibil. La procesoarele Intel adresarea indirectă se poate face numai printr-un registru.

Memorie Cod operaţie Mod R/M

Adr1

Mod de adresare indirectă

Reg

Adr1

Adr2

Adr2

Operand

Operand

Fig. 4.12 Adresarea indirectă printr-o locaţie de memorie 151


Deci adresa operandului nu poate fi în memorie. În acest caz unul dintre registrele procesorului punctează la adresa efectivă. De exemplu, la procesorul I8086 drept pointer către adresa efectivă AE se poate utiliza unul dintre registrele BX, BP, SI, DI (fig. 4.13) în timp ce la I80386 pot fi utilizate toate registrele. Memorie 8 biţi 8 biţi Cod operaţie Mod R/M BX BP SI SP

AE

Operand

Fig. 4.13 Adresarea indirectă printr-un registru la I8086

Exemplu: MOV AX, [BX]

;AX← (DS:BX) în reg. AX se încarcă valoarea ce se ;află în memorie la adresa dată de conţinutul reg. DS şi ;de valoarea din reg. BX.

De exemplu, dacă la întâlnirea instrucţiunii anterioare conţinutul lui BX este (BX)=1249h (fig. 4.14), atunci în AX va trece conţinutul locaţiei de memorie cu adresa dată de perechea DS:1249h, adică AX← (DS:1249h). BX

1249

00000h

Memorie

Cod operaţie Mod R/M Mod de adresare indirect cu reg. BX AX

(DS)×10h+1249

6142

6142

FFFFFh

Fig. 4.14. Exemplu de adresare indirectă cu reg. BX 152


5) Adresarea indexată

Adresa efectivă (AE) a operandului se obţine prin însumarea conţinutului unui registru general, numit registru index, cu o constantă. Câmpul adresă al instrucţiunii conţine numărul registrului index şi o constantă (fig. 4.15). Memorie Cod operaţie Mod R/M

Registru index

constantă

+

AE

Operand

Fig. 4.15 Adresarea indexată Adresarea indexată se utilizează pentru a accesa un vector, ale cărui elemente se află în locaţii succesive de memorie. Adresa de început a vectorului poate fi constanta din instrucţiune, iar registrul index conţine indicele elementului curent. Pentru a accesa elementul următor din vector se modifică valoarea din registrul index (prin incrementare sau decrementare, după sensul de parcurgere a vectorului), constanta rămânând aceeaşi. O altă posibilitate este de a încărca registrul index cu adresa de început a vectorului, iar constanta va reprezenta indexul care se modifică de la un element la altul. Un alt mod de utilizare a adresării indexate este copierea unei zone de cuvinte din memorie, de la o adresă adr1 la adresa destinaţie adr 2 . În acest caz se foloseşte o instrucţiune cu două câmpuri de adresă, modul de adresare fiind adresare indexată. Cele două constante din instrucţiune se stabilesc la valorile adr1 , respectiv adr 2 . Pentru transfer se utilizează un registru index ce va conţine indicele elementului curent atât pentru sursă, cât şi pentru destinaţie. Deci transferul se poate realiza utilizând un singur registru. Folosirea registrelor index este avantajoasă deoarece în cazul unor instrucţiuni (cele orientate pe prelucrarea şirurilor), după utilizarea registrului index, acesta se incrementează sau se decrementează automat. Modificarea automată se numeşte autoindexare. Autoindexarea poate avea loc înainte sau după utilizarea registrului index. Procesoarele Intel au două registre index SI şi DI, cu autoindexare postinstrucţiune. Adresa efectivă a operandului se obţine conform figurii 4.16, în care este considerat cazul procesorului I8086.

153


8 biţi Cod operaţie

8 biţi Mod R/M

16 biţi constantă

SI DI

+

Registre index

00000h

Memorie

AE

Operand

FFFFFh Fig. 4.16 Adresarea indexată la procesorul I8086 Exemple: 1. MOV AX, 47h [SI]

;conţinutul registrului index SI este adunat cu ;47h obţinându-se adresa efectivă, după care ;conţinutul de la această adresă trece în registrul ;AX (fig. 4.17).

00000h COP

ModR/M

Registrul index SI

4480h

Memorie

47h AE 44C7

+

(DS) ×10h+44C7

678Ah

FFFFFh AX

678Ah

Fig. 4.17 Exemplu de adresare indexată cu registrul SI 2. ADD AX, TAB[SI]

;la conţinutul registrului AX se adună valoarea ;conţinută în locaţia de memorie cu adresa dată ;de suma dintre adresa de început a structurii de ;date (TAB) cu un indice conţinut în registrul ;index SI.

154


6) Adresarea bazată

Un mod de adresare asemănător cu adresarea indexată este adresarea bazată. Adresa efectivă a operandului se obţine ca o sumă dintre o constantă şi conţinutul unui registru special numit registru bază (fig. 4.18). Memorie Cod operaţie Mod R/M deplasament

Registru bază

AE

+

Operand

Fig. 4.18 Adresarea bazată Constanta, care este un număr întreg, se numeşte deplasament. Adresa din registru se numeşte adresă bază sau adresă de bază. Spre deosebire de adresarea indexată nu are loc autoincrementarea sau autodecrementarea registrului bază. Adresa de bază se poate modifica doar explicit prin program. La procesoarele Intel există două registre bază BX şi BP utilizate pentru date. Tot cu rol de registre bază sunt registrele de segment CS, DS, ES şi SS, utilizate ca registre bază implicite sau explicite. De exemplu, în cazul procesorului I8086 adresa efectivă a operandului se obţine conform figurii 4.19.

8 biţi Cod operaţie Registre bază

8 biţi Mod R/M BX BP

16 biţi deplasament

+

00000h

AE

Memorie

Operand

FFFFFh Fig. 4.19 Adresarea bazată în cazul procesorului I8086 Când se foloseşte BX ca registru bază, în calculul adresei se utilizează implicit registrul segment DS, iar dacă se foloseşte BP ca registrul bază atunci se utilizează implicit registrul segment SS.

155


Exemple: 1. MOV AX, varA1

;adresa cuvântului ce se încarcă în AX se ;calculează la 8086 ca suma dintre ;registrul bază implicit DS înmulţită cu ;10h şi adresa variabilei varA1. ;Deci (DS)×10h + offset varA1.

2. MOV AX, [BX+413Ah]

;se depune în AX valoarea ce se află în ;memorie la adresa ;(DS)×10h + (BX)+413Ah.

3. MOV AX, [BP+413Ah]

;se depune în AX valoarea ce se află în ;memorie la adresa ;(SS)×10h + (BP)+413Ah.

Dacă se doreşte specificarea unui anumit registru segment, de exemplu ES, atunci acest lucru se realizează ca în exemplul următor: 4. MOV BX, ES:[SI]

;registrul bază explicit este ES. ;operandului este (ES)×10h+ (SI).

Adresa

7) Adresarea combinată

În programe se utilizează combinaţii ale modurilor de adresare prezentate anterior. Prin combinarea modurilor de adresare prezentate se pot obţine moduri noi. De regulă, aceste moduri adaugă noi nivele de indirectare la cele deja existente. De exemplu, combinând adresarea bazată cu cea indexată rezultă adresarea bazată indexată (fig. 4.20) în care adresa operandului se calculează pe baza conţinutului a două registre: bază şi index.

8 biţi Cod operaţie

8 biţi Mod R/M

16 biţi deplasament

Registre bază

BX BP

+

Registre index

SI DI

+

00000h

AE FFFFFh

Fig. 4.20 Adresarea bazată indexată la I8086 156

Memorie

Operand


Combinând adresarea indirectă cu cea indexată se obţine un mod de adresare indirectă indexată. În acest mod adresa obţinută după însumarea constantei cu conţinutul registrului index reprezintă adresa adresei operandului. Exemplu: MOV AX, 76Ah [BX] [SI]

;adresare bazată indexată. Adresa ;operandului care se încarcă în AX este ;(DS)×10h + (BX) + (SI) + 76Ah.

8) Adresarea prin stivă

Considerând stiva organizată în memorie, accesul pentru introducerea sau extragerea informaţiei în sau din stivă se face numai prin intermediul registrului SP (Stack Pointer), utilizând două instrucţiuni: PUSH, respectiv POP. Aceste instrucţiuni accesează stiva şi modifică automat valoarea din registrul SP. Presupunem stiva organizată astfel încât dimensiunea ei să crească de la adrese mari spre adrese mici (cazul procesoarelor Intel). Instrucţiunea PUSH decrementează mai întâi conţinutul registrului SP şi apoi înscrie operandul la adresa din SP. PUSH adresa ⇔ SP ← SP-1 (SP) ← (adresa). Instrucţiunea POP citeşte cuvântul din vârful stivei (de la adresa din SP) şi incrementează conţinutul lui SP. POP adresa ⇔ (adresa) ← (SP) SP ← SP+1. Exemplu: PUSH AX ;se introduce în stivă un cuvânt (conţinutul lui AX) POP BX ;se extrage din stivă un cuvânt în registrul BX. Stiva se utilizează pentru transferul parametrilor între subprograme (funcţii, proceduri) şi programul apelant, la alocarea spaţiului pentru variabilele locale din subprograme, pentru implementarea mecanismului de apel/revenire din subprograme, pentru implementarea recursivităţii.

4.6. Clase de instrucţiuni ale microprocesorului I8086 În limbaj de asamblare o instrucţiune se poate reprezenta pe maximum 128 de caractere şi are următoarea formă: [:] [ [] []], 157


unde: este un identificator format din maximum 31 de caractere (litere, cifre şi caractere speciale - ?, $, _,”,.) din care primul este o literă sau un caracter special. Limbajul de asamblare utilizează nume rezervate care nu pot fi utilizate ca etichete (mnemonice, pseudoinstrucţiuni, operatori, registre, ?, $). Orice etichetă are asociată o valoare reprezentând adresa relativă în cadrul segmentului din care face parte primul octet din instrucţiunea etichetată; indică tipul instrucţiunii într-un limbaj apropiat celui natural; este un câmp a cărui existenţă şi formă depinde de tipul instrucţiunii (instrucţiune cu doi operanzi separaţi prin virgulă, cu un operand sau fără nici un operand); este text explicativ precedat de separatorul punct şi virgulă. Pentru o prezentare cât mai clară, notaţiile folosite în cele ce urmează au următoarele semnificaţii: d – operatorul destinaţie, al cărui loc va fi ocupat de rezultatul instrucţiunii; s – operatorul sursă, care rămâne neschimbat în urma execuţiei instrucţiunii; n – date de 8 biţi: 0...0FFh; nn – date de 16 biţi: 0...0FFFFh; m8 – conţinutul unei locaţii de memorie adresabilă prin adresa efectivă; m16 – conţinutul a două locaţii consecutive de memorie, formând un operand de 16 biţi; adresa efectivă indică octetul mai puţin semnificativ al operandului, iar adresa efectivă +1 indică octetul mai semnificativ; r8 – registre de 8 biţi: AL, AH, BL, BH, CL, CH, DL, DH; r16 – registre de 16 biţi: AX, BX, CX, DX, SI, DI, BP; rs – registre segment: DS, ES, SS, CS; F – registrul indicatorilor de condiţie; nr – număr de poziţii binare. Orice operand scris între paranteze drepte reprezintă o adresă de memorie. De exemplu, [1AB0] reprezintă conţinutul locaţiei de memorie cu adresa 1AB0, iar [BX] reprezintă conţinutul locaţiei de memorie a cărei adresă este dată de valoarea din BX. 4.6.1. Clasa instrucţiunilor de transfer

În această categorie se încadrează instrucţiuni de transfer de tip „clasic” (transferă informaţii între registre şi memorie), instrucţiuni de transfer pentru adrese şi pentru indicatorii de condiţie. 158


MOV – copierea datelor MOV d,s Copie valoarea specificată de operatorul sursă în operatorul destinaţie (d←s). Operanzii pot fi pe 8 sau 16 biţi. Destinaţia poate fi: r8, r16, rs, m8, m16, iar sursa: r8, r16, rs, m8, m16, n, nn. Nu sunt posibile următoarele transferuri: MOV rs,rs (nu se transferă date direct între două registre segment) MOV rs,nn (instrucţiunea MOV cu sursa fiind operand imediat iar destinaţia registru segment) MOV cs,* MOV m,m (nu se transferă date direct între două locaţii de memorie) Exemplu: MOV AX,0B2A2h MOV AL,1Bh MOV BX,AX

;AX←B2A2 ;AL←1B (AX conţine B21Bh) ;BX←AX (AX şi BX sunt identice)

XCHG – schimbă operanzii între ei XCHG d,s Realizează rocada între sursă şi destinaţie (d←s, s←d). Operanzii pot fi pe 8 sau 16 biţi. Destinaţia poate fi: r8, r16, iar sursa: r8, r16, m8, m16. Nu sunt posibile următoarele instrucţiuni: XCHG rs,rs XCHG cs,* Varianta XCHG r16 realizează implicit schimbul cu acumulatorul AX. Exemple: 1. MOV AX,1234h XCHG AL,AH

2. Instrucţiunea XCHG BX,AX este echivalentă cu secvenţa MOV CX,AX MOV AX,BX MOV BX,CX

;AX←1234h ;AX←3412h

AX 2 BX

1 CX 3

Dacă am scrie doar MOV AX,BX MOV BX,AX informaţia din AX s-ar pierde şi ambele registre vor conţine informaţia care era înainte în BX. 159


Instrucţiunea XCHG are avantajul că nu ocupă resurse suplimentare, decât registrele implicate, în timp ce secvenţa echivalentă utilizează un al treilea registru suplimentar, CX. PUSH - salvarea datelor în stivă PUSH s Instrucţiunea are un singur operand şi lucrează pe 16 biţi. Sursa poate fi r16 şi m16. Este permisă şi salvarea a două locaţii consecutive din memorie, adresate cu oricare din modurile de adresare prezentate anterior. Dacă operandul este un registru pe 16 biţi, acţiunile executate sunt: SP←SP-1 SS:SP←r16h SP←SP-1 SS:SP←r16l PUSHF - salvarea indicatorilor de condiţie în stivă PUSHF Acţiunile executate sunt: SP←SP-1 SS:SP←Fh SP←SP-1 SS:SP←Fl POP – extragerea datelor din stivă POP d Extrage doi octeţi din stivă şi îi depune în destinaţie care poate fi r16 (mai puţin CS) sau m16. Dacă destinaţia este r16, acţiunile efectuate în cadrul execuţiei instrucţiunii sunt:

r16l←[SS:SP] SP←SP+1 r16h←[SS:SP] SP←SP+1 Instrucţiunile PUSH şi POP sunt utilizate pentru a salva conţinutul registrelor în memoria internă atunci când registrele sunt utilizate temporar în alte scopuri (de exemplu la apelul subrutinelor). Secvenţa PUSH AX POP BX este echivalentă cu MOV BX,AX. 160


POPF – aducerea indicatorilor de condiţii din stivă Execuţia instrucţiunii presupune efectuarea următoarelor operaţii: Fl←[SS:SP] SP←SP+1 Fh←[SS:SP] SP←SP+1 Exemplu: Care va fi conţinutul registrelor AX, BX şi CX la sfârşitul execuţiei următorului program?

.model small .stack .code MOV AX,11AAh MOV BX,0BB22h MOV CX,0CC33h PUSH AX PUSH BX PUSH CX DEC SP POP AX POP BX INC SP POP CX MOV AL,88h end

; SP←SP-1 ; SP←SP+1

Memorie DEC SP PUSH CX

PUSH BX

PUSH AX

xx 33 CC 22 BB AA 11

POP AX

POP BX INC SP POP CX SS:SP final

SS:SP iniţial

Fig. 4.21 161


În figura 4.21 este prezentat modul în care stiva este încărcată decrementată (DEC), descărcată şi incrementată (INC) conform secvenţei de program prezentate. La sfârşitul programului, registrele vor fi: AX←3388 (AL←88h: ultima instrucţiune); BX←22CC; CX←11AA. Exemplu: secvenţa PUSH AX PUSH BX POP AX POP BX este echivalentă cu instrucţiunea XCHG BX,AX LEA (Load Effective Address) – încarcă adresa efectivă a unei variabile LEA r16,s Se încarcă în registrul destinaţie adresa efectivă a operatorului destinaţie. LDS (Load Data Segment) LDS d,s Încarcă în perechea de registre DS şi d adresa fizică a operandului sursă: în DS adresa segmentului de date iar în d offset-ul. LES (Load Extended Data) – este similară cu LDS dar se incarcă registrul ES în loc de DS. XLAT – translatare în AL cu baza BX Modifică conţinutul registrului AL utilizând o tabelă a cărei adresă de început este conţinută în registrul BX (AL←[BX+AL]). Conţinutul registrului AL este interpretat ca adresă relativă în tabelă. LAHF – memorează octetul inferior al indicatorilor de condiţii în AH (AH←Fl). Octetul inferior are următoare structură:

S

Z

x

A

x

P

x

C

SAHF – încarcă conţinutul registrului AH în octetul inferior al indicatorilor de condiţii (Fl ←AH ). IN – citire din port OUT – scriere în port

Asupra acestor instrucţiuni vom reveni la descrierea transferului de date (§4.8). 162


4.6.2. Clasa instrucţiunilor aritmetice

Operaţiile sunt posibile pe 8 sau 16 biţi, sursa şi destinaţia având aceeaşi dimensiune. Sursa şi destinaţia nu pot fi concomitent locaţii de memorie, iar adresarea imediată este posibilă numai pentru sursă. Destinaţia poate fi: r8, r16, m8, m16 iar sursa: r8, r16, m8, m16, n, nn. Toate operaţiile din această clasă afectează corespunzător unul sau mai mulţi indicatori de condiţii. Reamintim că aceeaşi configuraţie binară poate să fie privită ca un număr cu semn sau fără semn. Astfel, pentru o reprezentare pe 8 biţi, valoarea 80h poate să fie considerată ca fiind numărul 128 (fără semn) sau –128 (cu semn). Se pot executa adunări şi scăderi asupra numerelor reprezentate în BCD în format împachetat (2 cifre pe octet) sau despachetat (o cifră pe octet). Înmulţirile şi împărţirile se pot executa doar asupra numerelor în BCD despachetat. Microprocesorul poate executa cele patru operaţii aritmetice considerând numerele reprezentate cu semn în complement faţă de 2 sau fără semn. Există instrucţiuni aritmetice diferite pentru numere cu semn respectiv fără semn numai pentru înmulţire şi împărţire. Pentru celelalte operaţii se utilizează aceleaşi instrucţiuni, indiferent dacă este vorba de numere cu semn sau fără semn. Rămâne în sarcina programatorului să interpreteze rezultatele obţinute pentru a identifica de exemplu erorile de depăşire. De pildă, dacă se adună pe 8 biţi numerele 7Fh şi 5h, rezultatul obţinut 84h este corect dacă se consideră că s-au adunat două numere fără semn (127+5=132) şi este incorect (negativ) dacă se consideră că s-au adunat numere cu semn. ADD - adunare ADD d,s

Adună sursa cu destinaţia şi depune rezultatul în destinaţie: d←d+s. Indicatori afectaţi sunt AF, CF, OF, PF, SF, ZF. În exemplul următor se adună valoarea 1 la două constante cu aceeaşi reprezentare binară, reprezentând două valori diferite: MOV AX,-1h ; AX←11....11b ADD AX,1 ; AX←0 Valori cu semn

MOV AX,0FFFFh ; AX←11....11b ADD AX,1 ; AX←0 Valori fără semn

Instrucţiunea ADD a funcţionat în ambele situaţii în acelaşi mod, conform regulilor aritmeticii în cod complementar. ADC – adunare cu tot cu bitul CF ADC d,s Adună operatorul destinaţie cu operatorul sursă plus valoarea bitului CF. Este utilă când se lucrează cu reprezentări pe mai mult de 16 biţi. Se adună mai întâi 163


cei doi octeţi mai puţin semnificativi, un eventual transport fiind stocat în CF. Apoi, se adună părţile mai semnificative împreună cu transportul rezultat. Primul operand (destinaţia): AX BX Al doilea operand (sursa): CX DX

ADD BX,DX ADC AX,CX

Rezultatul pe 32 de biţi se obţine în registrele AX (partea „high”) BX („low”). INC d Incrementează (adună 1) la destinaţie. AAA - corecţie zecimală după adunare BCD despachetat, registrul AL fiind implicit. DAA - corecţie zecimală după adunare BCD împachetat, registrul AL fiind implicit. SUB – scădere SUB d,s Scade sursa din destinaţie şi depune rezultatul în destinaţie: d← d-s SBB – scădere cu borrow (împrumut) SBB d,s

Se scade din destinaţie atât sursa cât şi valoarea bitului CF (care acum înseamnă împrumut): d← d-s-CF. Este utilă când se lucrează pe mai mult de 16 biţi, un eventual împrumut pentru octeţii mai puţin semnificativi fiind semnalat cu CF=1. DEC d Decrementează (scade 1) din destinaţie. Instrucţiunile INC şi DEC sunt mai rapide decât instrucţiunile ADD d,1 sau SUB d,1. AAS - corecţie zecimală după scădere BCD despachetat, registrul AL fiind implicit. DAS – corecţie zecimală după scădere BCD împachetat, registrul AL fiind implicit. NEG – negare aritmetică NEG d Realizează complementul faţă de 2 a operandului destinaţie (d←0-d). CF este setat automat, cu excepţia cazului când operandul este 0. 164


MUL – înmulţire între numere fără semn MUL s

Destinaţia este acumulatorul (AX). Când lucrează pe 8 biţi AX←AL*s8. Dacă AH=0, atunci CF←0, în alte cazuri CF←1 şi OF←CF. Când lucrează pe 16 biţi DX:AX←AX*s16. Dacă DX=0, atunci CF←0, în rest CF←1 şi OF←CF. MUL AL sau MUL AX semnifică ridicarea la pătrat a valorii din AL sau AX. IMUL - înmulţire între numere cu semn IMUL s

Acumulatorul (AX) este destinaţie. Când se lucrează pe 8 biţi AX←AL*s8. Dacă AH=0 sau AH=FFh, atunci CF←0, în alte cazuri CF←1 şi OF←CF. Când se lucrează pe 16 biţi DX:AX←AX*s16. Dacă DX=0 sau DX=FFFFh, atunci CF←0, în rest CF←1 şi OF←CF. AAM - corecţie zecimală după înmulţire pentru BCD despachetat. Înmulţirea se realizează cu MUL, apoi se face corecţia iar rezultatul rămâne în AX. DIV - împărţire între numere fără semn DIV s

Indicatorii de condiţii sunt nedefiniţi. Când se lucrează pe 8 biţi AL←câtul (AX/s8), AH←restul (AX/s8). Când se lucrează pe 16 biţi AX← câtul (DX:AX/s16), DX← restul (DX:AX/s16). La obţinerea unui cât care nu încape în destinaţie apare o întrerupere de nivel 0. IDIV - împărţire între numere cu semn IDIV s

Lucrează similar cu instrucţiunea DIV dar în plus este necesară utilizarea prealabilă a instrucţiunilor CBW sau CBD pentru ajustarea lungimii deîmpărţitului cu păstrarea semnului. La obţinerea unui cât care nu încape în destinaţie apare o întrerupere de nivel 0. CBW – conversie de la Byte (8 biţi) la Word (16 biţi) cu păstrarea semnului 165


CWD – conversie de la Word (16 biţi) la Dword (32 biţi) cu păstrarea semnului AAD – corecţie zecimală înainte de împărţire pentru BCD despachetat. Se face corecţia deîmpărţitului apoi se execută DIV. Rezultatul este depus în AL. Exemple

1. Cu TurboDebugger-ul se poate urmări modul în care se modifică conţinutul acumulatorului, funcţie de înmulţirea în care este implicat. .model small .stack 100h .code MOV AX,1111H MOV BX,0002H MUL BX ;AX←2222h MOV AX,1111H MOV CX,2222H MUL CX ; AX←8642h şi DX←246h MOV AX,0011H MUL AL ; AX←0121h end 2. Diferenţa dintre instrucţiunile MUL şi IMUL. MOV AL,-30H MOV BL,2H MOV CL,2H MUL BL MOV AH,0H MOV AL,-30H IMUL CL

;AX←D0h ;AX←01A0h ;AX←00D0h ;AX←EEA0h

4.6.3. Clasa instrucţiunilor logice AND – ŞI logic pe bit AND d,s Realizează operaţia ŞI logic la nivel de bit între sursă şi destinaţie iar rezultatul se depune în destinaţie. Sursa se mai numeşte mască. Se utilizează pentru a forţa anumite poziţii binare, indicate prin mască, pe 0 logic. Valorile de 1 logic din mască lasă neschimbate valorile corespunzătoare din destinaţie. Modifică indicatorii CF, OF, PF, SF şi ZF. 166


Exemplu: AND AL,0h AND AL,0FFh

;AL←0h ;AL rămâne neschimbat

OR – SAU logic pe bit OR d,s Realizează operaţia SAU logic la nivel de bit între sursă şi destinaţie iar rezultatul se depune în destinaţie. Se utilizează pentru a forţa anumite poziţii binare, indicate prin mască, pe 1 logic. Exemplu:

OR AL,0h OR AL,0FFh

;AL rămâne neschimbat ;AL ←FFh

XOR d,s Calculează SAU EXCLUSIV la nivel de bit a celor doi operanzi, rezultatul fiind depus în destinaţie: d ← d⊕s. Modifică indicatorii CF, OF, PF, SF şi ZF. Exemplu:

XOR AX,AX XOR AH,0FFh

; AX←0 ; se inversează toţi biţii din AH

NOT d Realizează complementarea faţă de 1 a operandului: d←FFh-d (pe 8 biţi) sau d←FFFFh-d (pe 16 biţi). Nu sunt afectaţi indicatorii de condiţii. TEST d,s Realizează operaţii ŞI logic pe bit între cei doi operanzi, fără a modifica destinaţia, dar modifică indicatorii CF, OF, PF, SF şi ZF. CMP d,s Compară aritmetic cei doi operanzi prin scădere (d-s), fără generarea rezultatului. Poziţionează doar indicatorii de condiţii ca la operaţia de scădere. Modul de interpretare al operanzilor, cu sau fără semn, este foarte importantă în cazul comparaţiei a două numere. Dacă numerele sunt fără semn: CF=0 şi ZF=0 ⇒ d>s CF=0 şi ZF=1 ⇒ d=s CF=1 şi ZF=0 ⇒ d

Pentru numere cu semn: SF=OF ⇒ d>s ZF=1⇒ d=s SF ≠ OF⇒ d
MOV AX,0AA11H MOV BX,0AA11H MOV CX,0AA11H NEG AX NOT BX XOR CX,0FFH

;AX←55EFh ;AX←55EEh ;CX←AAEEh

4.6.4. Instrucţiuni pentru poziţionarea indicatorilor de condiţii CLC (CLear Carry) – pune pe 0 valoarea indicatorului CF STC (SeT Carry) – pune pe 1 valoarea indicatorului CF CMC (CoMplement Carry) – complementează valoarea indicatorului CF CLD – pune pe 0 valoarea indicatorului DF (stabileşte direcţie crescătoare) STD – pune pe 1 valoarea indicatorului DF (stabileşte direcţie descrescătoare) CLI – dezactivează sistemul de întreruperi (IF=0) STI – activează sistemul de întreruperi (IF=1) 4.6.5. Clasa instrucţiunilor de deplasare şi rotaţie

Instrucţiunile din această clasă operează numai asupra registrelor. Deplasarea informaţiei dintr-un registru se poate realiza la stânga sau la dreapta şi poate fi de tip logic sau aritmetic. SAL (Shift Arithmetic Left) SAL d,nr Deplasează conţinutul operandului destinaţie la stânga cu numărul de poziţii specificat (nr), poziţiile libere devenind 0. CF va conţine ultimul bit deplasat în afara registrului. Este echivalentă cu înmulţirea destinaţiei cu 2nr. Trebuie precizat că nr poate fi 1 sau valoarea din CL. O instrucţiune de tipul SAL AL,4 va fi interpretată de asamblor ca 4 instrucţiuni consecutive SAL AL,1. Exemplu: SAL AL,3 168


AL 1

1

0

1

0

0

1

1

1

0

0

1

1

0

0

0

se pierd după execuţia instrucţiunii înainte de execuţia instrucţiunii CF←0 (al treilea bit deplasat la stânga în afara registrului) SHL (SHift logic Left) SHL d,nr Funcţionează similar cu instrucţiunea SAL. De altfel, asamblorul asimilează instrucţiunea SAL cu SHL. SAR (Shift Arithmetic Right) SAR d,nr Deplasează conţinutul operandului destinaţie la dreapta cu numărul de poziţii specificat (nr), iar bitul de semn se extinde (propagă). Valoarea nr este 1 sau reprezintă conţinutul registrului CL. CF va conţine bitul cel mai puţin semnificativ (ultimul) deplasat. Este echivalentă cu operaţia de împărţire a destinaţiei la 2nr. Între cei doi biţi ai rezultatului, cu cel mai înalt ordin, se execută un SAU-EXCLUSIV pentru a poziţiona indicatorul OF. Exemplu: SAR AL,3

AL 1

1

0

1

0

0

1

1

1

1

1

1

1

0

1

0

se pierd după execuţia instrucţiunii înainte de execuţia instrucţiunii CF←0 (al treilea bit deplasat la dreapta în afara registrului) OF←0 (1⊕1) SHR (SHift Right) SHR d,nr Deplasează logic conţinutul operandului destinaţie la dreapta cu numărul de poziţii specificat (nr.). Informaţia registrului este privită de această dată ca o combinaţie logică nu ca un număr şi bitul cel mai semnificativ nu se extinde. Poziţiile binare rămase libere devin 0. Valoarea nr este 1 sau este conţinutul registrului CL. CF va conţine bitul cel mai puţin semnificativ (ultimul) deplasat. Exemplu: SHR AL,3

AL 1

1

0

1

0

0

1

1

0

0

0

1

1

0

1

după execuţia instrucţiunii

se pierd înainte de execuţia instrucţiunii 169

0


CF←0 (al treilea bit deplasat la dreapta în afara registrului) Instrucţiunile de înmulţire şi împărţire sunt cele mai lente instrucţiuni executate de microprocesorul 8086. De aceea, ori de câte ori este posibil este de preferat înlocuirea înmulţirilor şi împărţirilor cu secvenţe de adunări şi deplasări. De exemplu, pentru secvenţa XOR AH,AH SHL AX,1 sunt necesare 4 cicluri maşină, în timp ce pentru secvenţa MOV BL,2 MUL BL sunt necesare mai mult de 70 de cicluri maşină. ROL (Rotate Left) ROL d,nr Roteşte conţinutul destinaţiei la stânga (către poziţia cea mai semnificativă), prin carry, cu numărul de poziţii specificat, exceptând bitul din poziţia cea mai semnificativă (MSB) care este mutat în poziţia cea mai puţin semnificativă (LSB). Operandul destinaţie poate fi un registru pe 8 sau 16 biţi, o locaţie de memorie (8 biţi) sau două locaţii de memorie (16 biţi) iar nr are aceeaşi semnificaţie ca şi la instrucţiunile de deplasare. Valoarea indicatorului CF nu este parte a rezultatului dar recepţionează o copie a bitului care a fost deplasat de la un capăt la celălalt. Pentru o singură rotaţie (ROL 1), dacă CF este diferit de bitul de semn, atunci OF←1. În celelalte cazuri OF este nedefinit.

CF

Registru

Exemplu: ROL AL,2

AL 1

0

0

1

0

0

1

1

0

înainte de execuţie CF←0 (al doilea bit deplasat la dreapta din MSB)

1

0

0

1

1

1

0

după execuţie

ROR (Rotate Right) ROR d,nr Roteşte conţinutul destinaţiei la dreapta (către poziţia cea mai puţin semnificativă), prin carry, cu numărul de poziţii specificat, exceptând bitul din 170


poziţia cea mai puţin semnificativă (LSB) care este mutat în poziţia cea mai semnificativă (MSB). Operandul destinaţie poate fi: r8, r16, m8 sau m16 iar nr are aceeaşi semnificaţie ca şi la instrucţiunile de deplasare. Valoarea indicatorului CF nu este parte a rezultatului dar recepţionează o copie a bitului care a fost deplasat de la un capăt la celălalt. Pentru o singură rotaţie (ROR 1), dacă CF este diferit de bitul de semn, atunci OF←1. În celelalte cazuri OF este nedefinit. Registru

CF

Exemplu: ROR AL,2

1

1

0

1

0

0

1

0

1

înainte de execuţie CF←1 (al doilea bit deplasat la dreapta din MSB)

0

1

1

0

1

0

0

după execuţie

RCL (Rotate with Carry Left) RCL d,nr Roteşte conţinutul destinaţiei la stânga (către poziţia cea mai semnificativă) cu tot cu carry, cu numărul de poziţii specificat. CF este parte din informaţia rotită. Instrucţiunea RCL deplasează CF în LSB şi MSB în CF. Operanzii au aceeaşi semnificaţie ca şi la precedentele instrucţiuni de rotaţie. Pentru o singură rotaţie (RCL 1), dacă CF este diferit de bitul de semn, atunci OF←1. În celelalte cazuri OF este nedefinit.

Registru

CF

RCR (Rotate with Carry Right) RCR d,nr Roteşte conţinutul destinaţiei la dreapta cu tot cu carry, cu numărul de poziţii specificat. CF este parte din informaţia rotită. Instrucţiunea RCL deplasează CF în MSB şi LSB în CF. Operanzii au aceeaşi semnificaţie ca şi la precedentele instrucţiuni de rotaţie. Sunt valabile aceleaşi precizări pentru OF.

Registru

CF 171


Exemple: 1. Diferenţa dintre instrucţiunile SHR şi SAR

MOV AX,-4H MOV CL,2H SAR AX,CL MOV BX,-4H SHR BX,CL

;AX←0FFFCh ;CL conţine nr de poziţii pentru deplasare ;deplasare aritmetică dreapta, AX←0FFFFh ;BX←0FFFCh ; deplasare logică dreapta (bitul de semn nu se extinde) BX←3FFFh

2. Transmiterea unui bit între două registre MOV AX,8008H MOV DX,1000H SHL AX,1H ;MSB=1 din AX trece în CF, AX←0010h RCL DX,1H ;CF trece în LSB din DX, DX←0011h 3. Două moduri de a înmulţi acelaşi număr, 2, din registrele AX şi BX, cu acelaşi factor (25610=28 =0100h) MOV AX,0002H MOV BX,0002H MOV CL,8H SHL BX,CL MOV CX,0100H MUL CX

; AX←0002h ; BX←0002h ; CL←08h, nr de poziţii cu care se va face deplasarea stânga ;deplasare stânga cu 8 poziţii, BX←0200h ; CX←0100h (25610), al doilea operand al înmulţirii ;înmulţirea acumulatorului cu CX, AX←0200h

La sfârşitul acestei secvenţe de program registrele AX şi BX vor conţine acelaşi rezultat. 4.6.6. Instrucţiuni de salt

Instrucţiunile de salt realizează o întrerupere a secvenţei de instrucţiuni, urmând a se începe execuţia unei alte secvenţe de instrucţiuni, localizată într-o altă zonă de memorie. Mai exact, controlul va fi transferat la eticheta ce urmează mnemonicului instrucţiunii de salt. Ca atare, conţinutul registrului IP se va modifica pentru a indica prima instrucţiune din noua secvenţă. Dacă saltul se realizează fără verificarea unei condiţii logice saltul se numeşte necondiţionat. Dacă dimpotrivă, saltul se realizează în urma verificării unei condiţii (se testează indicatorii de condiţii) saltul se numeşte condiţionat. În funcţie de depărtarea (distanţa) la care se realizează saltul, există instrucţiuni de salt • intrasegment – saltul se realizează în acelaşi segment de cod; 172


• intersegment - saltul se realizează în alt segment de cod. O instrucţiune de salt necondiţionat are forma JMP dest

unde dest reprezintă eticheta prin care se specifică locul primei instrucţiuni din noua secvenţă. În cazul saltului intrasegment relativ, dest specifică o valoare în complement faţă de 2, pe 8 biţi, care se va aduna la valoarea din registrul IP. Valoarea poate fi pozitivă sau negativă astfel încât salturile pot avea ca destinaţie o instrucţiune precedentă sau următoare. Destinaţia nu poate fi în avans mai mare de 128 octeţi sau mai departe de 127 octeţi. În cazul saltului intrasegment direct, dest este o valoare pe 16 biţi care reprezintă offset-ul instrucţiunii destinaţie în cadrul segmentului de cod curent (IP←dest). În cazul saltului intersegment dest este o valoare pe 32 de biţi şi va specifica atât segmentul cât şi offset-ul instrucţiunii destinaţie (CS:IP←dest). Instrucţiunile de salt condiţionat sunt cu adresare relativă, deci dest reprezintă o valoare pe 8 biţi. În cazul în care se doreşte efectuarea unui salt condiţionat pe o distanţă mai mare de 128 octeţi, trebuie să se utilizeze două instrucţiuni de salt: una de salt condiţionat şi una de salt necondiţionat. În principiu, o instrucţiune de salt condiţionat are formatul: Jcondiţie

dest.

La execuţia instrucţiunii se verifică condiţia şi dacă aceasta este adevărată se execută saltul la eticheta dest. În caz contrar, se execută instrucţiunea imediat următoare. De cele mai multe ori, aceste instrucţiuni urmează operaţiilor logice sau aritmetice. În tabelul 4.1 sunt prezentate mnemonicele instrucţiunilor de salt condiţionat şi condiţiile pentru execuţia saltului. Tabelul 4.1 Mnemonică JZ, JE JL, JNGE JLE, JNG JB, JNAE, JC JBE, JNA JP, JPE JO JNE, JNZ JNL, JGE

Condiţie ZF=1 SF≠OF (compară valori cu semn) ZF=1 sau SF≠OF (compară valori cu semn) CF=1 (compară valori fără semn) CF=1 sau ZF=1 (compară valori fără semn) PF=1 OF=1 ZF=1 SF=OF (compară valori cu semn) 173


JNLE, JG JNB, JAE, JNC JNBE, JA JNP, JPO JNO JNS JCXZ

ZF=0 şi SF=OF (compară valori cu semn) CF=0 (compară valori fără semn) CF=ZF=0 (compară valori fără semn) PF=0 OF=0 SF=0 conţinutul reg. CX este zero

Se consideră cazul comparării a două numere cu instrucţiunea CMP. În funcţie de tipul reprezentării numerelor, cu sau fără semn, pentru a realiza execuţia unui salt pentru o condiţie dată, se vor utiliza următoarele instrucţiuni: Se execută salt dacă d>s d=s d≠s d=s

Tabelul 4.2 Reprezentare fără semn JA JE JNE JB JBE JAE

Reprezentare cu semn JG JE JNE JL JLE JGE

4.6.7. Clasa instrucţiunilor de buclare

Aceste instrucţiuni au drept scop execuţia repetată a unei secvenţe de instrucţiuni (cicluri), depinzând de o anumită condiţie LOOP dest unde dest specifică o valoare în complement faţă de 2, pe 8 biţi, care se va aduna la valoarea din registrul IP. Se repetă secvenţa de instrucţiuni cuprinsă între LOOP şi adresa destinaţie, până când CX=0. La fiecare trecere prin buclă se face decrementarea automată a registrului CX. LOOPZ dest Bucla este executată dacă CX≠0 şi ZF=1. Oprirea se face când fie CX=0 fie ZF=0. LOOPNZ dest Bucla este executată dacă CX≠0 şi ZF=0. Oprirea se face când fie CX=0 fie ZF=1.

174


LOOPE dest Funcţionează ca şi LOOPZ. LOOPNE dest Funcţionează ca şi LOOPNZ. 4.6.8. Subrutine. Transmiterea parametrilor

O subrutină este o secvenţă de instrucţiuni ce poate fi apelată, în acelaşi program, în mai multe rânduri, pentru efectuarea unor operaţii bine precizate. Utilizarea subrutinelor prezintă avantajul că facilitează organizarea logică a structurii programelor şi reprezintă principalul instrument al programării modulare, conform căreia un program mai complex poate fi divizat în module mai simple. Pentru a putea implementa mecanismul de lucru cu subrutine este nevoie de: • o instrucţiune care să realizeze apelul subrutinei, adică să întrerupă secvenţa curentă (a programului apelant, principal), să memoreze locul de revenire (instrucţiunea ce urmează după apel) şi să realizeze saltul pentru execuţia rutinei; • o instrucţiune de revenire din subrutină la secvenţa iniţială, pe baza informaţiilor memorate la apel; • un mecanism care să asigure comunicarea şi transferul de date între subrutină şi programul apelant. Apelul unei subrutine se realizează cu instrucţiunea: CALL dest,

unde dest reprezintă eticheta subrutinei (a primei instrucţiuni). Dacă adresa subrutinei este în acelaşi segment se specifică doar offset-ul: SP←SP-2 stivă ← IP IP← IP+dest16 Dacă adresa subrutinei este în alt segment, se specifică atât adresa de segment cât şi adresa efectivă: SP←SP-2 stivă ← CS SP←SP-2 stivă ← IP 175


IP← dest16 CS←adresa de segment Revenirea din subrutină se realizează cu instrucţiunea RET.

Aceasta este ultima instrucţiune din subrutină şi execuţia sa are ca efect extragerea din stivă a octeţilor necesari pentru refacerea adresei de întoarcere. În cazul în care apelul a fost intrasegment cei doi octeţi din vârful stivei vor fi încărcaţi în IP, după regulile cunoscute. În cazul unui apel intersegment primii doi octeţi din vârful stivei vor fi încărcaţi în IP iar următorii doi în CS. Dacă pe parcursul execuţiei instrucţiunilor subrutinei se alterează vârful stivei, nu se va mai reveni în programul apelant după instrucţiunea CALL şi programatorul trebuie să ţină cont de acest fapt. Registrele generale a căror conţinut se va modifica în cadrul subrutinei se vor salva în stivă înainte de modificarea lor şi se restaurează înainte de întoarcerea din subrutină. Transmiterea parametrilor între programul apelant şi rutină se realizează fie prin intermediul registrelor fie prin intermediul stivei. În cazul reîntoarcerii din procedură se poate utiliza şi forma RET n , unde n este numărul de octeţi cu care se descarcă stiva după ce se preia adresa de revenire. Această formă este utilă în cazul în care argumentele procedurii se transmit prin intermediul stivei, pentru a descărca stiva de valorile argumentelor. În principiu, pentru a salva şi reface conţinutul registrelor există două modalităţi: • Instrucţiuni PUSH şi POP plasate în programul apelant, dar această metodă presupune consum de memorie pentru programul apelant; PUSHF . . PUSH DX CALL sbr POP DX . . POPF

salt

revenire

sbr

RET

• Instrucţiuni PUSH şi POP plasate în subrutină.

176


salt CALL sbr

revenire

sbr PUSHF . PUSH DX ..................... POP DX . . POPF RET

Exemplu: acest program evidenţiază un apel corect de subrutină (sbr), revenirea în programul apelant făcându-se la instrucţiunea ce urmează după CALL. Urmăriţi cu TurboDebugger-ul modul în care se modifică conţinutul registrelor generale, a registrelor SP şi IP.

1 2 3 4 5 6 7 8 9 10 11 12 13 14

IP 0000 0000 0000 0000 B8 0011 0003 BB 0002 0006 E8 0002 0009 48 000A 43 000B F7 E3 000D 03 C3 000F F6 E0 0011 C3

.model small .stack .code mov ax,0011H mov bx,0002h call sbr ;apelul rutinei sbr, 0009h →stivă dec ax ;AX←050FH inc bx ;BX←0003H sbr: mul bx add ax,bx mul al ret end

;AX←0022H ;AX←0024H ;AX←0510H ;0009h →IP

Exemplu: următorul program reprezintă un exemplu de utilizare greşită a stivei în paralel cu apelul rutinei sb. Vârful stivei se alterează datorită folosirii în rutină a instrucţiunilor PUSH, INC SP şi POP şi prin urmare la execuţia instrucţiunii RET vârful stivei nu mai conţine adresa de revenire a primei instrucţiuni după CALL ( adică 000Ah).

177


1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

IP 0000 0000 0000 0000 B8 0A11 0003 BB 0B22 0006 50 0007 E8 0002 000A 40 000B 43 000C 53 000D 44 000E 5B 000F 50 0010 C3

.model small .stack .code mov ax,0a11H mov bx,0b22H push ax call sb ;apelul rutinei sb, adresa instrucţiunii inc ax ;de revenire 000AH→stivă inc bx sb: push bx ;rutina, bx→stivă inc sp ;incrementează SP pop bx ;BX←0A0Bh push ax ret end

4.6.9. Instrucţiuni pentru lucru cu şiruri

Elementele unui şir de caractere pot fi octeţi sau cuvinte (doi octeţi). Pentru toate instrucţiunile pe şiruri de caractere se consideră că şirul sursă (dacă există) se află în segmentul curent de date, a cărui adresă de început este conţinută în registrul DS, iar adresa relativă a şirului în segment este conţinută în SI. Şirul destinaţie (dacă există) se află în segmentul extern de date, a cărui adresă de început se află în registrul ES, iar adresa relativă în segment se află în DI. Pentru şirul sursă se poate considera şi alt registru de segment utilizând un prefix de registru adecvat. Indicatorul DF arată sensul de parcurgere în memorie a şirurilor, mai precis modul în care se actualizează registrele de index SI şi DI după execuţia operaţiei. Dacă DF=0 atunci se consideră că şirurile vor fi parcurse în sens crescător al adreselor elementelor şirului şi în sens descrescător dacă DF=1. Actualizarea se face prin incrementare (dacă DF=0) sau decrementare (pentru DF=1) cu unu sau cu doi după cum se execută o operaţie care implică un octet sau un cuvânt. Numărul elementelor şirului se află în contorul CX. Operaţiile pe şiruri de caractere pot fi precedate de un prefix care indică condiţiile în care se repetă execuţia instrucţiunii (operaţiei): epuizarea unui contor prestabilit sau până la îndeplinirea unei anumite condiţii. Există următoarele prefixe de repetabilitate: REP – repetare până când conţinutul registrului CX devine 0; REPE sau REPZ- repetă până când CX devine 0 sau până când ZF=0; 178


REPNZ sau REPNE – repetă până când CX devine 0 sau până când ZF=1.

Prefixele REPE, REPZ, REPNZ sau REPNE au sens numai împreună cu instrucţiuni care afectează corespunzător indicatorii de condiţii, iar împreună cu restul instrucţiunilor au acelaşi efect ca şi prefixul REP. De exemplu: REP MOVSW poate fi înlocuită prin secvenţa: aici: MOVSW LOOP aici Operaţiile elementare pe şirurile de caractere sunt transferurile şi comparaţiile. MOVS – transferă un element din şirul sursă în şirul destinaţie, cu următoarele mnemonice posibile: MOVSB – transferă elemente pe 8 biţi; MOVSW - transferă cuvinte (elemente pe 16 biţi). În cazul transferului pe 8 biţi [ES:DI]←[DS:SI], iar în cazul transferului pe 16 biţi [ES:DI]←[DS:SI] şi [ES:DI+1]←[DS:SI+1]. Dacă DF=1 atunci DI←DI-n şi SI←SI-n, unde n=1 pentru transferuri pe octet şi n=2 pentru transferuri pe cuvânt. Zonele de memorie sursă şi destinaţie trebuie să nu se suprapună. În cazul suprapunerii, copierea are loc dar nu în modul dorit. Aceste instrucţiuni nu afectează indicatorii de condiţii şi prin urmare se va folosi numai prefixul REP. STOS – realizează transferul unui element din acumulatorul AX sau AL în şirul destinaţie. Mnemonicele posibile sunt STOSB (sursa fiind AL) şi STOSW (sursa fiind AX). În cazul transferului pe 8 biţi [ES:DI]←AL, iar în cazul transferului pe 16 biţi [ES:DI]←AL şi [ES:DI+1]←AH. Rămân valabile şi celelalte observaţii de la MOVS. LODS – transferă un element din şirul sursă în AL sau AX. Mnemonicele posibile sunt LODB (destinaţia fiind AL) şi LODW (destinaţia fiind AX). În cazul transferului pe 8 biţi AL←[DS:SI], iar în cazul transferului pe 16 biţi AL←[DS:SI] şi AH←[DS:SI+1]. Rămân valabile şi celelalte observaţii de la MOVS şi STOS. CMPS – realizează compararea unui element din şirul sursă cu cel corespondent (aceeaşi poziţie) din şirul destinaţie. Mnemonicele posibile sunt CMPB (comparaţie pe octet) şi CMPW (comparaţie pe cuvânt). Afectează indicatorii de condiţii AF, CF, OF, PF, SF, ZF şi prin urmare se poate folosi orice prefix. 179


SCAS - compară un element dintr-un şir cu informaţia din registrul AL sau AX. Mnemonicele posibile sunt SCASB (compară cu AL) şi SCASW (compară cu AX). Exemplu: Se compară două şiruri de caractere declarate prin următoarele segmente de date:

date1 segment alfa db 1,2,3,4,5,6 lung equ this byte-alfa date1 ends date2 segment beta db 1,2,3,5 date2 ends

;lungimea primului segment

Conţinutul registrelor DS şi ES se precizează cu pseudoinstrucţiunea assume ds:date1, es:date2. După ce se execută secvenţa de instrucţiuni: mov si,offset alfa mov di,offset beta mov cx,lung ;CX←lungimea şirurilor cld ;se specifică direcţia DF←0 repz cmpsb registrul CX va conţine valoarea 2 (6-4) deoarece octeţii din poziţia 4 sunt diferiţi, iar registrul DI va conţine valoarea 4. 4.6.10. Instrucţiuni speciale de control NOP – instrucţiune fără operaţie HLT – oprirea oricărei activităţi a procesorului; se poate ieşi numai cu RESET sau întrerupere hard WAIT – intră într-o stare de aşteptare până când pinul BUSY (legătură periferic) devine inactiv LOCK – rezervare magistrală pentru procesor pe parcursul execuţiei unei instrucţiuni

180


4.7. Sistemul de întreruperi Prin întrerupere se înţelege oprirea temporară a execuţiei unui program, la comanda unui semnal extern sau a unui eveniment intern şi execuţia unui program specific de tratare a întreruperii. După deservirea întreruperii, programul se reia din punctul întrerupt. Sistemul de întreruperi permite sincronizarea activităţii unităţii centrale cu anumite evenimente externe, detectarea rapidă a unor situaţii anormale precum şi tratarea unor sarcini paralele pe baza unei ierarhii de priorităţi. Procesorul Intel 8086 recunoaşte 258 de tipuri (nivele) de întreruperi. Întreruperile pot fi provocate de: • evenimente interne (de ex. depăşirea capacităţii de reprezentare sau împărţirea la zero); • evenimente externe (transfer de date iniţiat de un periferic). Întreruperile externe sunt generate prin activarea semnalelor INTR - întreruperi mascabile; NMI (Non-Mascable Interrupts) - întreruperi nemascabile. Întreruperile mascabile pot fi invalidate prin resetarea (ştergerea) indicatorului de condiţie IF din PSW. După cum am arătat, starea indicatorului IF se poate modifica prin program cu ajutorul instrucţiunilor STI (IF=1) şi CLI (IF=0). Acest indicator este şters imediat în momentul deservirii unei întreruperi, blocând astfel deservirea altei întreruperi. Reactivarea întreruperilor mascabile se poate face fie explicit printr-o instrucţiune STI fie în mod implicit la încheierea rutinei de întreruperi (execuţia instrucţiunii IRET). Există secvenţe de instrucţiuni ce nu pot fi întrerupte şi care se numesc critice. Un exemplu în acest sens sunt secvenţele de temporizare. O întrerupere nemascabilă (NMI) nu este afectată de indicatorul IF şi este utilizată în general pentru semnalizarea unor evenimente critice pentru funcţionarea sistemului, ca de pildă căderea tensiunii de alimentare sau detectarea unei erori de paritate. Întreruperile interne sunt nemascabile şi pot fi provocate de următoarele evenimente: • încercare de împărţire la zero; • execuţia unei instrucţiuni de tip INT n (n – nivelul întreruperii); • execuţia instrucţiunii INTO (INTerrupt on Overflow) când indicatorul de condiţie OF este setat (OF=1); • întrerupere după fiecare instrucţiune executată, dacă indicatorul TF este setat (TF=1).

Întreruperile sunt deservite prin intermediul unor rutine de întrerupere. Rutina ce trebuie lansată în execuţie pentru tratarea întreruperii se identifică 181


printr-o valoare (pe 8 biţi) numită vector sau nivel de întreruperi. Adresele de început ale rutinelor de întreruperi sunt memorate în aşa numita tabelă de întreruperi. Pentru fiecare întrerupere sunt rezervaţi patru octeţi (două cuvinte) prin care se specifică adresa de segment şi adresa de offset, mai exact conţinutul registrelor CS şi IP. Tabela este plasată la începutul spaţiului de memorie, 0h – 3FFh (3FFh↔28*22-1, 28 ↔ 256 nivele de întreruperi, 22 ↔ 4 octeţi pentru fiecare rutină). vector întreruperi 0

CS0 IP0 CS1 IP1

1 • • •

la dispoziţia programatorului

CS20 IP20 • •

CS FF IP FF

Fig. 4.22. Tabela vectorilor de întreruperi Dispozitivul care generează o întrerupere externă furnizează valoarea vectorului de întreruperi. Această valoare este preluată de microprocesor de pe magistrala de date în momentul în care acceptă întreruperea. În cazul întreruperilor soft (instrucţiunea INT n) valoarea vectorului este transmisă odată cu instrucţiunea. Există vectori cu destinaţie specială: 0 – pentru operaţia de împărţire la zero; 1 – pentru execuţia pas cu pas a instrucţiunilor; 2 – întrerupere nemascabilă (NMI); 3 – rutină pentru breakpoint; 4 – tratarea depăşirilor; 5 – tratarea erorilor de funcţionare a imprimantei; 6,7 – rezervaţi; 8 – pentru ceasul de timp real; 9 – tratarea întreruperilor externe de la tastatură (prima rutină BIOS pentru tastatură). La apariţia unei întreruperi, procesorul va executa în mod automat următoarele operaţii: • salvează în stivă registrul indicatorilor de condiţii (PSW); 182


• salvează în stivă conţinutul registrelor CS şi IP, mai exact locul de revenire; • numai în cazul în care întreruperea este generată de un semnal pe linia INTR, microprocesorul generează două cicluri INTA (INTerrupt Acknowledge). În primul confirmă acceptarea întreruperii şi identifică sursa de întrerupere. În al doilea ciclu citeşte valoarea vectorului de întrerupere de pe magistrala de date; • se resetează bitul IF (IF=0) şi astfel se invalidează sistemul de întreruperi mascabile; • se resetează bitul TF (TF=0), adică se dezactivează logica pentru execuţia pas cu pas a instrucţiunilor. Dacă acest bit ar fi 1 nu s-ar mai putea executa niciodată rutina de tratare a întreruperii; • folosind ca index vectorul de întreruperi (“n”) se preia adresa rutinei din tabela de întreruperi: n*4→CS şi n*4+2→IP; • se execută saltul la adresa rutinei de tratare a întreruperii şi se execută rutina; • revenirea din rutina de tratare a întreruperii se realizează prin execuţia instrucţiunii IRET, care presupune extragerea din stivă a adresei de revenire (SS:SP→IP, SS:SP+2→CS) şi refacerea cuvântului de stare (SS:SP+4→PSW); • se continuă execuţia programului întrerupt. Întreruperile generate la dorinţa programatorului sunt instrucţiuni de forma INT n. O astfel de instrucţiune se poate utiliza pentru apelul unor funcţii a căror rutină de implementare se poate schimba în mod dinamic. Prin modificarea tabelei de întreruperi (zona aflată la dispoziţia utilizatorului) se poate redirecta apelul de funcţie. Această metodă se foloseşte pentru apelul rutinelor de bază din nucleul sistemului de operare (BIOS) şi pentru apelul funcţiilor sistem. Principalele puncte de intrare puse la dispoziţia utilizatorilor de către BIOS sunt: INT 10H întrerupere pentru utilizarea terminalului grafic; întrerupere pentru determinarea configuraţiei sistemului; INT 11H INT 12H întrerupere pentru determinarea capacităţii RAM; INT 13H întrerupere pentru utilizarea discului (flexibil sau dur); INT 14H întrerupere pentru utilizarea interfeţei seriale; INT 15H funcţii specifice AT; INT 16H întrerupere pentru utilizarea tastaturii (a doua rutină pentru tastatură): tratează cererile de întrerupere solicitate de către programe pentru obţinerea unui caracter de la tastatură; INT 17H întrerupere pentru utilizarea imprimantei;

183


INT 19H INT 1Ah

întrerupere pentru apelul încărcătorului sistemului de operare rezident pe disc; întrerupere pentru controlul ceasului de timp real.

În cazul unor întreruperi multiple deservirea acestora se realizează în ordinea priorităţilor. Prioritatea descreşte cu nivelul de întrerupere (nivelul 0 are prioritate maximă).

Microprocesor

Controlerul de întreruperi I8259A a fost proiectat pentru a deservi familia de procesoare Intel. Începând cu varianta Pentium, funcţiile acestui controler au fost integrate în procesor. Acest circuit poate deservi maximum 8 linii de întreruperi.

Magistrală IRQ0 IRQ1

INTR INTA

Interfaţă intrare/ieşire

Interfaţă intrare/ieşire

I8259A • •

IRQ7 Fig. 4.21. Conectarea controlerului I8259A în sistem Pentru extinderea numărului de întreruperi deservite, se pot conecta în cascadă mai multe controlere. Legătura dintre controler şi microprocesor se realizează prin semnalele INTR şi INTA. Controlerul I8259A activează semnalul INTR în cazul în care sunt îndeplinite condiţiile: • există o cerere de întrerupere pe una din intrările IRQ0-IRQ7 (Interrupt ReQuest); • controlerul este validat; • intrarea pe care a apărut întreruperea este nemascată; • nu este în curs de deservire o altă întrerupere prioritară. După încheierea instrucţiunii în curs de desfăşurare, microprocesorul iniţiază o secvenţă de identificare a sursei de întrerupere urmată de activarea semnalului INTA şi de generarea pe magistrala de date a vectorului întreruperii curente. În cazul unor întreruperi multiple controlerul le prelucrează pe baza nivelului de prioritate. O întrerupere prioritară poate întrerupe execuţia uneia cu prioritate mai mică. 184


4.8. Transferul de date Transferul de date reprezintă principala funcţie a interfeţelor de intrare/ieşire şi se poate realiza în unul din următoarele moduri: • Transfer prin program; • Transfer prin întreruperi; • Transfer prin acces direct la memorie; • Transfer prin procesor de intrare/ieşire. Alegerea modului de transfer optim pentru o anumită interfaţă depinde de: • Viteza de transfer a dispozitivului periferic; • Complexitatea dispozitivului periferic; • Restricţii de cost şi timp de realizare. Accesul la interfeţele corespunzătoare echipamentelor periferice se realizează prin intermediul unor instrucţiuni speciale. Citirea unor date sau informaţii de stare se face prin intermediul instrucţiunilor de forma: IN AL,port ;pentru port cu un cod mai mic de 256 IN AL,DX ;DX conţine codul (adresa) portului Transmiterea unor date sau comenzi se realizează cu instrucţiunile: OUT port,AL OUT DX,AL

; port cu un cod mai mic de 256 ; DX conţine codul (adresa) portului

4.8.1. Transferul de date prin program

Transferul de date prin program este uşor de realizat dar este neperformant, deoarece unitatea centrală este implicată în realizarea transferului pe toată durata acestuia. În general, un transfer de date cuprinde următoarele etape: iniţializarea transferului, transferul efectiv şi verificarea terminării şi a corectitudinii transferului. În cazul transferului prin program aceste etape conţin următoarele activităţi: 1. iniţializarea transferului, în care unitatea centrală stabileşte adresa portului de intrare sau de ieşire, sensul de transfer, adresa de început a zonei de memorie sursă sau destinaţie utilizată în transfer şi iniţializează un contor cu numărul de cuvinte care urmează a se transfera; 2. transferul efectiv de date constă în cicluri de transfer unitate centrală ↔ memorie şi unitate centrală ↔ porturi, astfel încât datele ajung de la un port de intrare în memorie sau din memorie la un port de ieşire. Evident, viteza de lucru a unităţii centrale trebuie să se adapteze la viteza perifericului, în general mult mai mică. Există două metode de control a vitezei de transfer: 185


a) transferul programat necondiţionat, în care unitatea centrală impune viteza de transfer prin program, fără să utilizeze nici un semnal de răspuns din partea interfeţei. Între două transferuri succesive, se execută rutine de întârziere ceea ce determină adaptarea vitezei. Aceasta presupune cunoaşterea vitezei de transfer a perifericului, iar durata întârzierilor trebuie să fie suficient de mare pentru a acoperi orice situaţie posibilă şi de aceea metoda este lentă. b) transferul programat condiţionat este mai rapid decât cel necondiţionat. UC citeşte periodic conţinutul registrului de stare a interfeţei (registru ce indică dacă interfaţa este pregătită sau nu pentru un nou transfer) şi pe baza acestor informaţii adaptează viteza de transfer. 3. verificarea terminării şi a corectitudinii transferului. Unitatea centrală controlează toate cele trei faze prin intermediul unui program denumit rutină de intrare/ieşire. Dezavantajele transferului prin program sunt: UC este ocupată în totalitate fără a putea efectua alte operaţii în paralel şi durata minimă a unui transfer este limitată. 4.8.2. Transferul prin întreruperi

Transferul prin întreruperi elimină o parte din neajunsurile transferului prin program în sensul că unitatea centrală nu trebuie să aştepte între două transferuri consecutive, timp în care poate executa alte secvenţe de program. Sistemul de întreruperi prezentat în §4.7 permite unităţii centrale sincronizarea cu anumite evenimente externe, detectarea rapidă a unor situaţii anormale şi tratarea pe bază de priorităţi a unor sarcini paralele. În cazul transferului prin întreruperi, UC este eliberată de sarcina citirii periodice a semnalelor de stare ale interfeţei. Transferul de date prin întreruperi se desfăşoară în mai mulţi paşi specifici lucrului cu întreruperi: • Iniţializarea, care presupune plasarea adresei rutinei de întrerupere în tabela de întreruperi; • Transferul efectiv de date ce se realizează prin intermediul rutinei de tratare a întreruperii, care trebuie activată pentru fiecare dată în parte; • Încheierea transferului: rutina verifică condiţia de terminare a transferului, după care nivelul de întrerupere corespunzător este dezactivat. 4.8.3. Transferul datelor prin acces direct la memorie

Accesul direct la memorie (DMA – Direct Memory Acces) presupune un transfer de date între memoria principală a unui sistem de calcul şi un echipament periferic fără intervenţia directă a unităţii centrale. Astfel UC nu mai este ocupată cu transferul efectiv al datelor şi în plus creşte şi viteza de transfer. Acest tip de transfer de date este gestionat de aşa numitul controler DMA, care 186


este un circuit ce preia controlul magistralei în vederea transferului. Circuitul I8237 este un exemplu de controler DMA proiectat pentru familia de procesoare Intel x86. În figura 4.23 este prezentat modul de conectare a controlerului DMA în sistemul de calcul.

Microprocesor

Memorie Magistrală de adrese Magistrală de date Magistrală de comenzi

HOLD HLDA

Controler DMA

DRQ

Interfaţă de intrare/ieşire

DACK

Fig. 4.23. Conectarea DMA în sistemul de calcul În prima fază de iniţializare a transferului, UC înscrie în registrele interne ale controlerului DMA, adresa de început a blocului de memorie ce urmează a fi transferat, numărul de octeţi ce urmează a fi transferaţi şi sensul de transfer. Faza de transfer efectiv a datelor este formată din mai multe cicluri de transfer, într-un ciclu transferându-se un cuvânt de date. O interfaţă de intrare/ieşire lansează un transfer DMA generând un semnal de cerere DRQ (DMA ReQuest) către controlerul DMA. Acesta solicită unităţii centrale accesul pe magistrală prin activarea semnalului HOLD. După terminarea instrucţiunii în curs de execuţie, UC suspendă temporar activitatea pe magistrală prin dezactivarea amplificatoarelor de adrese, date şi comenzi. Apoi UC generează semnalul HLDA (HoLD Acknowledge) prin care anunţă acceptarea cererii de cedare a magistralei. Controlerul DMA preia comanda magistralei, generează semnale de comandă, adresele pentru efectuarea transferului şi selectează interfaţa implicată în transfer printr-un semnal de scriere sau citire şi un semnal de răspuns DACK (DMA ACKnowledge) la cererea anterioară DRQ. Deci, selecţia interfeţei nu se face prin adresă. Mai mult, pentru a evita selecţia eronată a porturilor datorită unor adrese de memorie, se blochează decodificarea porturilor cu semnalul HLDA. La încheierea transferului DMA se dezactivează semnalul HOLD şi se redă unităţii 187


centrale controlul magistralei. Datele sunt transferate direct între memorie şi interfaţă fără a trece prin controler. Un controler DMA poate deservi mai multe interfeţe de intrare/ieşire. În cazul unor cereri simultane deservirea acestora se face pe bază de priorităţi. Transferul DMA se justifică în cazul în care viteza de transfer impusă de periferic este destul de mare şi procesorul nu poate să execute instrucţiunile din ciclul de transfer în perioada dintre două solicitări succesive. Exemple tipice în acest sens sunt transferurile DMA pentru interfaţa de disc flexibil şi pentru transferul serial pe bloc. Un canal DMA (uzual 0) poate fi utilizat pentru reîmprospătarea memoriei dinamice. Controlerul DMA poate fi utilizat pentru transferuri de tip memorie – memorie, cu scopul de a muta un bloc de date dintro zonă de memorie în alta, caz în care datele sunt memorate temporar într-un registru al controlerului. Mai multe controlere pot fi conectate în cascadă pentru a mări numărul de canale DMA disponibile. 4.8.4. Transferul prin procesor de intrare/ieşire

În cazul acestui tip de transfer unitatea centrală este foarte puţin utilizată, în comparaţie cu celelalte metode de transfer. Majoritatea activităţilor necesare realizării transferului sunt executate de către o altă unitate tip procesor. Comunicaţia între unitatea centrală şi procesorul de intrare/ieşire se realizează la nivelul unor comenzi generale şi a unor cuvinte de stare. Procesoarele de intrare/ieşire specializate au o structură internă cu memorie şi magistrală locală proprie, un set de instrucţiuni adaptate transferului de date, fiind compatibile cu familia de procesoare pentru care au fost realizate (de exemplu circuitul I8089 pentru familia Intel). Transferul prin procesor de intrare/ieşire oferă o flexibilitate ridicată în manipularea datelor şi se recomandă în cazul echipamentelor periferice complexe, care au o viteză mare de transfer, ca de exemplu discul dur. Dificultatea implementării unei interfeţe cu procesor constă în realizarea protocolului de comunicaţie între procesorul central şi cel de intrare/ieşire.

4.9. Alte procesoare din familia Intel 4.9.1. Procesorul I80286

Procesorul I80286 a fost lansat de firma Intel în anul 1982, lucra la o frecvenţă maximă de 12.5 MHz, cuprindea 134 K tranzistoare şi putea executa 2.7 MIPS (de aproximativ 4 ori mai mult ca I8086) . Acest procesor a adus trei modificări importante:

188


1. Au fost introduse două moduri de lucru distincte: modul protejat (Kernel) utilizat pentru execuţia sistemului de operare şi a unor programe privilegiate şi modul utilizator pentru execuţia programelor de aplicaţii. În mod protejat sunt disponibile instrucţiuni noi, neutilizabile însă în mod utilizator. Avantajul acestor noi instrucţiuni constă în faptul că pot fi folosite pentru partajarea resurselor între task-uri (module independente de program); 2. Spaţiul de adresare a memoriei a crescut la 16 MB datorită faptului că au fost adăugate 4 linii noi de adresă şi s-a modificat modul de calcul al adresei fizice; 3. Viteza de prelucrare a crescut atât prin mărirea frecvenţei de tact cât şi prin extinderea arhitecturii pipeline. În structura procesorului I80286 se disting patru unităţi funcţionale independente, specializate în efectuarea diferitelor faze din execuţia unei instrucţiuni. Aceste unităţi lucrează în paralel şi astfel se reduce timpul mediu de execuţie a instrucţiunilor.

Unitatea de adresare

Unitatea de execuţie

Unitatea de interfaţă

Magistrala externă

Unitatea de instrucţiuni: Coada de instrucţiuni

Decodor de instrucţiuni

Fig. 4.24. Schema bloc a procesorului I80286 Unitatea de interfaţă cu magistrala conţine amplificatoare de date şi de adrese şi realizează operaţiile de transfer pe magistrală (extragerea instrucţiunilor şi citirea/scrierea operanzilor). Instrucţiunile citite sunt transferate în unitatea de instrucţiuni unde sunt decodificate şi apoi păstrate în coada de instrucţiuni decodificate (maxim trei instrucţiuni decodificate). Din coadă, instrucţiunile sunt preluate şi executate de către unitatea de execuţie. Dacă o instrucţiune face referire la o adresă de memorie, acea adresă este transferată unităţii de adresare, care efectuează toate calculele de adresă pe care le implică diferitele moduri de adresare. 189


4.9.2. Procesorul I80386

Acest procesor a fost lansat pe piaţă în anul 1985 şi a fost primul cu o arhitectură extinsă pe 32 de biţi. Registrele generale sunt extinse la 32 de biţi prin adăugarea a doi octeţi mai semnificativi; partea mai puţin semnificativă a unui registru se poate adresa prin aceleaşi nume simbolice ca şi la procesoarele pe 16 biţi. La cele patru registre segment s-au mai adăugat două, FS şi GS pe 16 biţi. Deoarece pentru adresarea memoriei se utilizează 32 de linii de adresă, spaţiul maxim de adresare este de 4 GB. Frecvenţă maximă este de 20 MHz, procesorul cuprinde 275 K tranzistoare şi poate executa 6 MIPS.

Unitatea de segmentare

Unitatea de paginare Unitatea de interfaţă

Unitatea de execuţie

Unitatea de preîncărcare

Unitatea de decodificare

Fig. 4.25. Schema bloc a procesorului I80386 Unitatea de segmentare asigură următoarele facilităţi: • lungimea segmentului poate fi până la 4GB; • segmentele pot fi protejate prin introducerea unor nivele de priorităţi; • spaţiul de amplasare este extins. Unitatea de paginare are rolul de a extinde memoria operativă (direct adresabilă de procesor) peste memoria externă (adresabilă printr-o interfaţă de intrare/ieşire). Paginile au lungime fixă şi anume 4 kB şi pot fi transferate la cerere din memoria externă în cea internă, în mod transparent. Paginarea şi segmentarea se implementează memoria virtuală şi în plus oferă suportul pentru realizarea unor sisteme multiuser şi multitasking. Pentru execuţia eficientă a programelor scrise pentru procesoarele 8086 şi 80286 a fost introdus modul de lucru virtual.

190


4.9.3. Procesorul I80486

Procesorul I80486 a apărut în prima sa variantă, SX, în anul 1989 fiind urmat la scurt timp de varianta DX. Varianta DX lucra la frecvenţa maximă de 100 MHz, gradul de integrare era de 1,2 M tranzistoare şi executa 20 MIPS. Noutăţile aduse de acest procesor sunt: • Includerea în acelaşi chip a coprocesorului matematic, a memoriei cache de nivel L1 de 8 kB şi a unităţii de management a memoriei cache externă. Prin urmare, s-a redus esenţial timpul mediu de acces la memorie şi timpul necesar pentru transferul datelor. • Unitatea de extragere şi execuţie a instrucţiunilor a fost divizată şi sistemul de prelucrare pipeline a fost extins pe 5 nivele. Fiecare nivel poate prelucra o altă instrucţiune. Trecerea de un nivel se face într-o perioadă de ceas şi astfel, privind din exterior, fiecare instrucţiune se execută într-un singur tact. Execuţia pipeline a secvenţei de instrucţiuni este eficientă atât timp cât nu apar instrucţiuni de salt care produc descărcarea liniei de prelucrare şi încetinirea execuţiei. • A fost introdus mecanismul de management a consumului ce permite comutarea sistemului în regimuri de lucru cu consum redus. 4.9.4. Procesoare Pentium

Primul procesor Pentium a fost lansat pe piaţă în anul 1993 şi a adus în lumea PC-urilor, concepte noi şi performanţe deosebite: • Dimensiunea magistralei de date s-a extins la 64 de linii şi s-a introdus modul de transfer în avalanşă (burst), care permite încărcarea rapidă a memoriei cache internă şi asigură un timp de acces mai mic la memoria operativă de tip DRAM. • Frecvenţa de lucru este de 60 MHz, conţine 3.1 M tranzistoare pe chip iar performanţa MIPS este de 100; • Anumite magistrale interne au 128 şi chiar 256 de linii, dar procesorul rămâne unul pe 32 de biţi. • Apare conceptul de arhitectură pipeline superscalară, care presupune utilizarea mai multor linii de prelucrare pipeline autonome care lucrează în paralel. La prima variantă, există două astfel de linii: pentru operaţii cu întregi şi pentru operaţii în virgulă mobilă. • S-a introdus mecanismul de predicţie a salturilor cu scopul de a creşte eficienţa prelucrării pipeline. Citirea în avans a instrucţiunilor şi introducerea lor în linia de prelucrare se face pe baza probabilităţii de realizare a unor salturi. 191


• Memoria cache internă s-a dublat şi s-a separat în memorie pentru program şi alta pentru date. • Controlerul de întreruperi (APIC – Advanced Programmable Interrupt Controller) a fost inclus în structura procesorului, obţinându-se o tratarea mai rapidă a evenimentelor externe. 4.9.5. Procesoare Intel cu arhitectură P6

Procesoarele Pentium Pro (1995), Pentium II (1997) şi Pentium III (1999) fac parte din familia Intel P6 cu microarhitectură pipeline superscalară şi care utilizează sistemul de execuţie dinamică a instrucţiunilor. Deşi dimensiunea registrelor a rămas la 32 de biţi şi magistrala de date la 64 de linii, performanţele procesoarelor au crescut spectaculos, ajungând pentru P III la o frecvenţă de 1GHz, o integrare de 8,2 M tranzistoare şi 1000 MIPS. Pentium Pro aduce conceptul de structură pipeline superscalară bazată pe trei linii autonome de prelucrare: • unitatea de extragere şi decodificare a instrucţiunii; • unitatea de dispecerizare şi execuţie; • unitatea de retragere. Acestea comunică între ele prin intermediul rezervorului de instrucţiuni (Instruction pool).

Unitatea de extragere şi decodificare a instrucţiunilor

Unitatea de dispecerizare şi execuţie

Unitatea de retragere

Rezervor de instrucţiuni

Fig. 4.26. Arhitectură pipeline superscalară Această arhitectură oferă posibilitatea de a renunţa la execuţia liniară a secvenţei de instrucţiuni şi de a trece la execuţia instrucţiunilor într-o ordine dictată de disponibilitatea datelor şi a unităţilor de execuţie. Mai mult, se evită întârzierile pe linia pipeline datorate salturilor ce golesc coada sau datorită faptului că operanzii nu sunt disponibili (fie sunt în memorie, fie reprezintă rezultatul unor operaţii încă neexecutate). 192


Unitatea de extragere şi decodificare a instrucţiunilor realizează extragerea în avans a instrucţiunilor şi le decodifică transformându-le în secvenţe de microoperaţii. Această unitate cuprinde: • decodificatorul de instrucţiuni; • blocul de memorarea adreselor de salt; • secvenţiatorul de microinstrucţiuni; • alocatorul de registre copie (alias).

Instrucţiunile se extrag din memoria cache de nivel L1 dedicată programului. Adresarea instrucţiunilor se realizează cu modulul Next_IP care foloseşte informaţiile conţinute în blocul de memorare a ultimelor adrese de salt şi astfel vor fi extrase secvenţele de instrucţiuni care au probabilitatea cea mai mare de a fi executate în viitorul imediat. De la BIU

L1 Cache

Next_IP

Bloc de memorare adrese de salt Decodificator de instrucţiuni (trei module indepenedente)

Secvenţiator de microinstr. Bloc de memorare adrese de salt

Către rezervorul de microinstr.

Fig. 4.27. Unitatea de extragere şi decodificare a instrucţiunilor Pe durata unui tact se extrage câte o linie de memorie cache de 32 octeţi. Se marchează începutul fiecărei instrucţiuni iar codul extras este transmis către cele trei module de decodificare independente (două simple şi unul pentru instrucţiuni complexe). Deoarece arhitectura Intel are un număr restrâns de registre, unitatea de decodificare alocă microoperaţiilor registre alias dintr-un set de 40 de registre invizibile pentru programator. Aceste registre sunt utilizate în operaţii aritmetice şi logice. Petru fiecare microoperaţie există biţi de stare. 193


Microoperaţiile sunt plasate în rezervorul de instrucţiuni. Acesta conţine registre pentru 40 de microoperaţii ce urmează a fi executate sau care au fost deja executate dar care încă nu au fost extrase. Unitatea de dispecerizare şi execuţie selectează microoperaţiile ce pot fi executate şi se ocupă efectiv de execuţia acestora. Aceasta cuprinde: • o staţie de rezervare care extrage din rezervorul de instrucţiuni microoperaţii a căror condiţii de execuţie sunt îndeplinite şi le transmite unităţilor de execuţie funcţie de specificul operaţiei. Dispune de 5 porturi prin care poate să comunice cu unităţile de execuţie. Dacă mai multe operaţii sunt simultan disponibile se foloseşte un algoritm de planificare de tip FIFO modificat care favorizează execuţia în secvenţă a microoperaţiilor. • UEI – unitate de execuţie pentru numere întregi; • UEF - unitate de execuţie pentru numere reprezentate în virgulă flotantă; • UE – MMX – unitate de execuţie a operaţiilor MMX (multimedia); • UES – unitate de execuţie a salturilor; • UGA – unitate de generare a adreselor pentru citirea operanzilor şi scrierea rezultatului. Microoperaţiile executate şi rezultatele obţinute sunt plasate în rezervorul de instrucţiuni. Unitatea de retragere asamblează rezultatele parţiale în ordinea prestabilită de program. Funcţia de bază este de a extrage din rezervorul de instrucţiuni microoperaţiile a căror execuţie este încheiată şi de a transfera rezultatele păstrate în registrele alias în registrele arhitecturii de bază sau în memorie. Unitatea poate extrage 3 microoperaţii într-o perioadă de tact. Magistrala externă specifică familiei P6 trebuie să facă faţă vitezei mari de lucru a procesoarelor. Principalele sale caracteristici sunt: • magistrala lucrează în mod sincron astfel încât toate semnalele de pe magistrală sunt raportate la fronturile semnalului de tact; se asigură astfel o viteză mai mare de transfer dar frecvenţa tactului limitează lungimea magistralei deoarece faza semnalului de tact trebuie să fie aceeaşi la ambele capete ale magistralei; • se pot conecta mai multe procesoare la aceeaşi magistrală; • transferul de date se realizează pe bază de tranzacţii ce se pot desfăşura în paralel; • transferurile pe blocuri de date sunt favorizate; • metoda de transmisie a semnalelor asigură nealterarea semnalelor chiar şi la frecvenţe mari de transmisie; • sunt implementate sisteme de detecţie şi corecţie a erorilor; • permite verificarea şi menţinerea informaţiilor în memoria cache. 194


Pe o magistrală P6 se pot conecta maximum 8 module ce poartă numele de agenţi: module procesor, module de memorie şi module de adaptare pentru magistrale mai lente. Agenţii pot fi de tip master (au iniţiativa în transferul de date şi pot fi maximum 4) sau slave (pot fi adresaţi de agenţi master). Fiecare agent poate urmări desfăşurarea în paralel a mai multor tranzacţii. Un agent are o anumită capacitate de memorie în care păstrează informaţiile relative la tranzacţii şi prin urmare, numărul maxim de tranzacţii care se pot desfăşura în paralel este limitat de agentul cu memoria cea mai mică. Interfeţele de intrare/ieşire se conectează pe o magistrală diferită, conectată la rândul ei la magistrala P6 printr-un bridge (adaptor). Magistrala P6 este de mare viteză iar tehnologia TTL utilizată până la Pentium Pro nu a mai făcut faţă. Astfel s-a dezvoltat o nouă tehnologie GTL (Gunning Tranceiver Logic) capabilă să genereze şi să transmită date la frecvenţă ridicată. Această tehnologie utilizează semnale de tensiune mai mică pentru a scădea întârzierile de comutare şi precum noi tipuri de amplificatoare şi receptoare de magistrală. Magistrala sistemului P6 este tranzacţională, ceea ce permite realizarea în paralel a mai multor transferuri de date. Transferul de date se efectuează în mai multe faze, fiecare fază utilizând un set specific al semnalelor de magistrală. Mai multe tranzacţii se pot desfăşura în acelaşi timp, cu condiţia ca tranzacţiile să fie în faze diferite. O tranzacţie poate să fie în una din următoarele faze: • arbitrare – unitatea master iniţiază transferul şi solicită controlul magistralei; • cerere de transfer – se specifică tipul şi parametrii transferului; • spionarea –se utilizează pentru menţinerea consistenţei memoriilor cache din interiorul procesoarelor conectate pe magistrală; • faza de eroare – apare în cazul în care pe durata tranzacţiei se detectează o eroare; • faza de răspuns – este utilizată de agentul adresat pentru a specifica tipul de răspuns; • faza de transfer – realizează transferul efectiv de date. Procesorul Pentium II cuprinde tehnologia MMX dezvoltată special pentru aplicaţii multimedia. În acest scop s-au introdus un set de registre şi un set de instrucţiuni noi specifice operaţiilor de prelucrare a semnalelor audio şi video. De asemenea, cuprinde mai multe moduri de control al consumului de energie. Procesorul Pentium III încorporează o unitate de calcul în virgulă flotantă de tip SIMD (Single Instruction Multiple Data – o instrucţiune mai multe date) ce permite execuţia unei operaţii aritmetice în paralel pe mai multe date (prelucrări de imagini, grafică 2D/3D, prelucrarea semnalelor audio şi video). Pentru acest procesor s-a dezvoltat magistrala duală cu funcţionare 195


independentă DIB (Dual Independent Bus) care a permis creşterea lăţimii de bandă a transferului de date. 4.9.6. Procesorul Pentium 4

Lansat efectiv pe piaţă în 2001 a adus câteva noutăţi esenţiale păstrând compatibilitatea software cu restul familiei Intel. Dacă ultimele variante de procesoare Pentium III aveau în jur de 28 milioane de tranzistoare, prima variantă Pentium 4 avea aproximativ 42 milioane şi putea lucra la 1.5 GHz, 1.6 GHz, 1.7 GHz, 1.8 GHz, 1.9 GHz, 2 GHz, 2.2 GHz şi 2.0 GHz. Procesorul este conceput pe noua microarhitectură NetBurst şi pentru execuţie pipeline pe 20 de nivele, ceea ce însemnă că se pot executa simultan 20 de instrucţiuni aflate pe nivele diferite de execuţie. Procesul de fabricaţie are la bază tehnologia de 0,13 microni, faţă de 0,18 microni specifică procesoarelor Pentium III. Microarhitectura NetBurst a fost concepută pentru a oferi facilităţi deosebite aplicaţiilor Java, XML, Flash, video şi 3D în timp real. Se preconizează că viitoarele procesoare bazate pe această tehnologie vor putea lucra la 8-10 GHz. Printre facilităţile noi şi îmbunătăţirile aduse de microarhitectura NetBurst se regăsesc: • tehnologia hiperpipeline care dublează practic capacitatea de prelucrare pipeline a procesoarelor Pentim III, ajungând la 20 de nivele şi care conduce la creşterea semnificativă a frecvenţei şi performanţelor; • magistrală sistem de 400 MHz care permite un transfer de date din şi în procesor de 3,2 GB/s, în comparaţie cu un transfer de 1,06 GB/s aferent unei magistrale sistem de 133 MHz specifică procesoarelor Pentium III. Această magistrală sistem impune folosirea memoriei RAM de tip DDRAM (Double Data Random Access Memory); • Execution Trace Cache de nivel L1ce poate stoca până la 12K microoperaţii decodificate în vederea execuţiei. Astfel creşte volumul de instrucţiuni trimis unităţii de execuţie a procesorului şi se reduce timpul de recuperare a ramurilor de instrucţiuni omise de algoritmul de predicţie; • Rapid Execution Engine cuprinde două unităţi aritmetico-logice (ALU) care lucrează la o frecvenţă dublă faţă de cea a procesorului. Pentru un procesor Pentium 4 la 1,5 GHz, acest motor de execuţie rapidă lucrează la 3 GHz. Acest fapt face posibil ca instrucţiunile de bază cu întregi ca de exemplu ADD, SBB, AND, OR, etc. să fie executate într-o jumătate de tact; • Level 2 Advanced Transfer Cache (ATC) de 256kB sau 512 kB care asigură un transfer ridicat de date (48 GB/s pentru un procesor la 1.5GHz) între memoria cache L2 şi celelalte blocuri componente ale procesorului; • Advance Dynamic Execution este un motor de execuţie care permite procesorului să “vadă” 126 de instrucţiuni, să prelucreze 48 şi să stocheze 24 în pipeline şi în plus include un algoritm îmbunătăţit de predicţie a salturilor care reduce cu 33% erorile de predicţie ale generaţiei P6; 196


• Enhanced Floating-Point and Multimedia Unit : registrele pentru virgulă mobilă sunt extinse până la 128 biţi şi mai apare un nou registru pentru deplasare, care împreună îmbunătăţesc atât performanţele operaţiilor în virgulă mobilă cât şi a aplicaţiilor multimedia; • Internet Streaming SIMD Extensions 2 (SSE2) introduce 144 noi instrucţiuni care se referă la operaţii aritmetice SIMD cu numere întregi pe 128 de biţi şi operaţii în virgulă mobilă dublă precizie SIMD pe 128 de biţi. Astfel se asigură creşterea vitezei pentru aplicaţiile video, prelucrare de imagini şi semnal vocal, aplicaţii financiare şi ştiinţifice; • facilităţi privind testarea performanţelor şi monitorizarea regimului termic.

197


198


BIBLIOGRAFIE 1. Ardelean I., Giuroiu H., Petrescu L.L., Circuite integrate MOS, Manual de utilizare, Ed. Tehnică, Bucureşti, 1986 2. Athanasiu I., Pănoiu A., Microprocesoarele 8086,286,386, Seria Calculatoare personale, Ed. Teora, 1992 3. Diatcu E., Tertişco A., Iacob F., Tache M., Racoviţă Z., Elemente fundamentale ale teoriei sistemelor şi calculatoarelor, Ed. Hyperion XXI, Bucureşti, 1996 4. Dodescu Gh., R. Mârşanu, F. Năstase, Calculatoare. Elemente fundamentale de structură. Iniţiere în utilizarea PC-urilor, Ed. ALL EDUCATIONAL, Bucureşti, 2000 5. Gorgan D., Sebestyen G., Structura calculatoarelor, Ed. Albastră, ClujNapoca, 2000 6. Huţanu C., Postolache M., Pănescu D., Sisteme cu microprocesoare în conducerea automată a proceselor, Ed. Academica, Iaşi. 1998 7. Karam G., Bryant J., Principles of computer systems, Carleton University, Prentice-Hall, New Jersey, 1992 8. Paraschiv N., Echipamente numerice pentru conducerea proceselor, Catedra de Automatică şi Calculatoare, Univ. „Petrol Gaze” Ploieşti, 1996 9. Somnea D., Teodor V., Programarea în Assembler, Seria Calculatoare personale, Ed. Tehnică, Bucureşti, 1992 10. Sztojanov I, ş.a., De la poarta TTL la microprocesor. Circuite integrate digitale, Seria Electronică aplicată, Ed. Tehnică, Bucureşti, 1987 11. Toacşe G., Introducere în microprocesoare, Ed. Şt. şi Enciclopedică, Bucureşti, 1986 12. Tomescu M., Primii paşi în lumea calculatoarelor, Ed. Albastră, ClujNapoca, 2001 13. Valachi A., Hoza F., Onofrei V., Silion R., Analiza, sinteza şi testarea dispozitivelor numerice, Ed. Nord-Est, Iaşi, 1993 14. Valachi A., Bârsan M., Tehnici numerice şi automate, Ed. Junimea, Iaşi, 1986 15. *** Colecţia revistei CHIP 16. *** Colecţia revistei PC World

199

Bazele programarii calculatoarelor

Recommend Documents