Protocolo Spi

http://www.ni.com/white-paper/9119/en/ Página Principal > Productos y Servicios > Servicios  > Notas !cnicas > !cnicas  > "omprender el #us SP$ con N$ %a&'$()

Comprender el Bus SPI con NI LabVIEW *echa de pu&licaci+n: , de mayo ,1 0  "ali2icaciones 0 3,40 *uera 3,40 *uera de  0

P3*

Visión de conjuno (ste documento presenta una visi+n general del &us SP$ 4Serial Peripheral $nter2ace56 7ue se utili8a comnmente para la comunicaci+n entre los circuitos o sensores integrados. (l tutorial cu&re los conceptos &ásicos de &ao nivel del &us6 7ue incluye las trans2erencias de datos6 de ar&itrae y de direccionamiento. am&i!n am&i!n se anali8a la l ectura / escritura &ásica y d+nde encontrar los eemplos de env;o.
!abla de conenido 1.

SP$ #us 3escripci+n general

.

"oneAiones &ásicas

.

ransmisi+n ransmis i+n #ásica Paso a Paso

@.

Parámetros del protocolo SP$

.

"onsideraciones de tempori8aci+n SP$

C.

*ortale8as y de&ilidades del SP$

D.

Navegar6 descargar y compartir SP$ controladores de dispositivos y *P= $P

"# SPI Bus In$ormación %eneral (l &us serial SP$ 2ue esta&lecido originalmente por Eotorola. Foy en d;a6 es uno de los &uses de comunicaci+n más utili8ados por los 2a&ricantes de circuitos integrados para el dispositivo al procesador o control *P=. %os eemplos incluyen 3"s6 3"s6 sensores y productos de pensi+n solamente.  pesar de 7ue no está regulado como un estándar por el $((( o de otra organi8aci+n6 la mayor;a de los dispositivos se adhieren al conunto comn de reglas descritas en este documento. SP$ es un enlace de datos en serie s;ncrono 7ue 2unciona en dpleA completo. (s decir6 las seGales portadoras de datos van en am&as direcciones simultáneamente. %os dispositivos se comunican utili8ando un protocolo maestro / esclavo6 en la 7ue el maestro comien8a la trama de datos. "uando el maestro genera un relo a continuaci+n6 selecciona un dispositivo esclavo6 los datos pueden ser trans2eridos en una o am&as direcciones simultáneamente. "orresponde a los dispositivos maestro y esclavo sa&er si un &yte reci&ido es signi2icativa. (sto puede re7uerir un dispositivo para descartar el &yte reci&ido en una Htransmitir solamenteH marco o generar un &yte 2icticia para un Hreci&ir s+loH marco. 'olver al inicio

&# Cone'iones b(sicas %as cuatro seGales t;picas de SP$ incluyen: •

•

•

•

reloj )SCL*+ )SCL*+ - (sta seGal es generada por el Eaestro.
*igura 1: Eaestro conectado a un esclavo.

*igura : Eaestro conectado a varios esclavos. <&serve el &anco de selecci+n de chip l;neas conectadas a los esclavos individuales para permitir la comunicaci+n con uno a la ve8. 'olver al inicio

3# !ransmisión b(sica Paso a Paso 1.

(l Eaestro impulsa una l;nea SS &ao especial para iniciar la comunicaci+n con el esclavo correspondiente.

.

?na ve8 seleccionada la SS es &aa6 un &orde 4su&e o &aa5 de la S"%I env;a seGales a los dispositivos 4maestro y esclavo5 para alternar el E
.

(l otro eAtremo de la l;nea de S"%I 4ascendente o descendente5 env;a seGales a los dispositivos para registrar los &its en el E
@.

%a transmisi+n contina de esta manera hasta 7ue los dispositivos han intercam&iado el nmero especi2icado de &its 4normalmente 61C6 o 5

.

3espu!s de 2inali8ar la transmisi+n del Eaestro tira de la l;nea SS para el esclavo espalda alta y6 o &ien va a otro esclavo en la red o reinicia la transmisi+n con el mismo esclavo tirando la l;nea SS correspondiente de nuevo a &aa.

*igura : Statechart de la transmisi+n &ásica SP$ 'olver al inicio

4# Par(meros del Proocolo de SPI Parámetros llamados polaridad relo 4"P<%5 y la 2ase del relo 4"PF5 determinar los &ordes de la seGal de relo en la 7ue son impulsados los datos. (stos dos parámetros tienen dos estados posi&les6 lo 7ue permite cuatro com&inaciones posi&les6 todas las cuales son incompati&les entre s;. ?n par de maestro / esclavo de&e utili8ar los mismos valores del parámetro par de comunicarse. Si se

utili8an varios esclavos 7ue se 2ia en di2erentes con2iguraciones6 el maestro tendrá 7ue volver a con2igurar en s; cada ve8 7ue necesita para comunicarse con un esclavo di2erente •

•

"P<% controla si el relo comien8an alta o &aa cuando comience la transmisi+n. Si "P<% J ,6 el relo se pone en &ao y un 2lanco de su&ida es el primer &orde del relo despu!s de la l;nea SS se esta&lece. Si "P<% J 16 el relo se pone en alto y un 2lanco de &aada es el primer &orde de la transmisi+n "PF controla si los dispositivos toman una muestra de datos de la l;nea E
*igura @: (sta 2igura muestra las cuatro com&inaciones de "P<% y "PF y c+mo a2ecta a la polaridad de la l ;nea de S"%I y el &orde en el 7ue los dispositivos muestrean las l;neas E
# SPI consideraciones de iempo odos los dispositivos de hardware 7ue pueden comunicarse utili8ando SP$ han tempori8aci+n l;mites 7ue dan las tolerancias para la velocidad6 la con2iguraci+n y posean tiempo de cada seGal. ?n dispositivo t;pico tiene la importante seGal especi2icada como el eemplo en las imágenes de a&ao.

*igura : (sta 2igura muestra la caracter;stica di2erente 2recuencia de la seGal de 7ue por lo general tienen tolerancias especi2icadas en una hoa de datos.

*igura C: (sta ta&la es un eemplo de especi2icaciones de hardware para Ein y EaA veces para la velocidad de relo6 con2iguraci+n6 y mantenga el tiempo. 'olver al inicio

1# 2oraleas  debilidades del SPI 2oraleas •

 poyo generali8ado e $P disponi&les

•

"omunicaci+n 2ull-dupleA

•

Eayor rendimiento de $L" o SE#us

•

*leAi&ilidad protocolo completo para los &its trans2eridos 4es decir6 no se limita a pala&ras de  &its5

•

Protocolo simple de implementar y comprender 

•

Normalmente no re7uiere circuitos eAternos 4como resistencias pullup para $L"5

•

Sistema sincroni8ado por un signi2icado maestra 7ue los osciladores de precisi+n y P%% no necesitan

•

(l direccionamiento no se necesita 4disminuye la compleidad y ayuda a rendimiento al no enviar una direcci+n para cada comunicaci+n5

•

ransceptores no son necesarios

•

Protocolo Serial utili8ar menos coneAiones 2;sicas 7ue las inter2aces paralelas

•

Eayormente l;neas compartidas para varios dispositivos 4eAcepto las l;neas SS separados para cada dispositivo5

5ebilidades •

Ningn cuerpo normas go&ierna SP$ como un protocolo o2icial

•

"uantos más dispositivos 7ue tienen los más pines y coneAiones necesarias

•

No hay control de 2luo por hardware

•

Sin reconocimiento esclavo hardware 4el maestro podr;a ser Hha&larH con nada y no sa&erlo5

•

No es compati&le con una ar7uitectura multi-master 

•

S+lo se ocupa de di stancias relativamente cortas 4destinados a la comunicaci+n on-P"# en su mayor;a5

'olver al inicio

6# Nae%ar, descar%ar  comparir SPI conroladores de disposiios  2P78 IP ?sted tiene un nmero de opciones de National $nstruments para comunicar usando SP$. (l N$ *P= $PNet o2rece enlaces a %a&'$() *P= $P para dispositivos compati&les con SP$ espec;2icos6 as; como enlaces a $P para el propio protocolo unto con otros protocolos de &us digitales. %os controladores de so2tware tam&i!n se han creado para 3$<6 taretas de ad7uisici+n de datos y el hardware de N$ @B para comunicarse SP$ directamente desde un P" o sistema en tiempo real. Pincha en los enlaces de a&ao para aprender más acerca de la comunicaci+n

Referencia Software

NI Hardware

Descripción

$%!eti&os de Hardware 'a%(IE) FPGA

IPNet tiene vínculos con FPGA IP para el protocolo SPI y el controlador IP dispositivo específico para pantallas, sensores y otros dispositivos compatibles con SPI. Esta FPGA IP funciona para cualquier dispositivo de ío, incluida, la Serie , !ompactI", Sin#le$%oard I", y Fle&I".

SPI para *+ntas te"pori,adas por -ardware E  S digita#

 S Hardware Prod+ctos Digita#es I

Encontrar c'di#o de (ab)IE* y un tutorial para el uso con placas +I" temporiadas por -ardare como los /012, /013, /004, /005 y /00/ dispositivos para comunicarse mediante el protocolo SPI

SPI para NI /01 de dispositi&os SPI  I2 3S4

NI 3S4 /01

Encontrar c'di#o de (ab)IE* y un tutorial para usar el 3104 para comunicarse con los dispositivos SPI

1. NI FPGA IPNET 2. Dirigir SPI IP . SPI E!e"p#o