Actividad Tema 7 Guia de Ejercicios

Escuela de Ingeniería Eléctrica Ejercicios 2da prueba asignatura: “Sistemas Digitales” Prof. Héctor Vargas O.

GUÍA DE EJERCICIOS : Funciones Combinacionales 1. ¿Cuál es la lógica de decodificación para cada uno de los siguientes códigos, si se requiere una salida activa a nivel ALTO (1)? a.  b. c. d.

1101 1000 11011 11100

e. f. g. h.

101010 111110 000101 1110110

2. Se aplican las formas de onda mostradas en la figura a las entradas de un comparador de magnitud. Determinar la señal de salida (  A = B ).

3. Implementar la función lógica especificada en la tabla siguiente utilizando un multiplexor/selector de datos de 8 entradas 74HC151. Comparar este método con la implementación discreta con puertas lógicas.

Entradas

Salida

 A2

 A1

 A0

Y 

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 1 0 1 0 1 1 0

74HC151 4. Utilizar el mismo multiplexor 74HC151 para implementar la siguiente expresión lógica Y  =  A2 A1 A0

+  A2  A1 A0 +  A2 A1 A0

Escuela de Ingeniería Eléctrica Ejercicios 2da prueba asignatura: “Sistemas Digitales” Prof. Héctor Vargas O.

5. Si se aplican las formas de onda de entrada a la lógica de decodificación de la figura, dibujar las formas de onda de salida en función de dichas entradas.

6. Un decodificador/excitador de 7-segmentos controla el display de la figura. Si se aplican las formas de onda de entrada que se muestran, determinar la secuencia de dígitos que aparece en el display.

Latches, Flip-flops y Temporizadores 1. Determinar las salidas Q y Q de un latch S-R con entrada de habilitación para las entradas de la figura mostrada. Dibujarlas en función de la entrada de habilitación. Suponer que, inicialmente, Q está a nivel BAJO.

2. Para un flip-flop J-K disparado por flanco positivo cuyas entradas son las que se muestran en la figura siguiente, determinar la salida Q en función del reloj. Suponer  que, inicialmente, Q está a nivel BAJO.

Escuela de Ingeniería Eléctrica Ejercicios 2da prueba asignatura: “Sistemas Digitales” Prof. Héctor Vargas O.

3. En un latch D con entrada de habilitación, se observan en sus entradas las formas de onda de la figura siguiente. Dibujar el diagrama de tiempos, mostrando la forma de onda de salida que esperaríamos observar en Q si el latch se encuentra inicialmente en estado RESET.

4. Determinar la salida Q en función del reloj si las señales que se encuentran en la figura se aplican a las entradas de un flip-flop J-K. Suponer que Q se encuentra inicialmente a nivel BAJO.

5. Determinar la anchura del impulso de un monoestable 74121, si la resistencia externa es de 3.3 k Ω y el condensador externo vale 2000 pF. 6. Determinar los valores de las resistencias externas de un temporizador 555 utilizado como multivibrador aestable con frecuencia de salida 20 kHz, si el condensador C vale 0.002  F  y el ciclo de trabajo es de 75% aproximadamente.

Análisis de Circuitos Secuencial 1. Para el circuito mostrado a continuación, obtener: a. Una tabla de estados y,  b. Un diagrama de estados para el circuito secuencial

2. Para el circuito mostrado a continuación, obtener: a. Tabla de estados/salidas  b. La representación FSM del circuito c. ¿Cuál es la función del circuito secuencial?

Escuela de Ingeniería Eléctrica Ejercicios 2da prueba asignatura: “Sistemas Digitales” Prof. Héctor Vargas O.

3. Para el circuito mostrado a continuación, obtener: a. Las ecuaciones de excitación  b. Ecuaciones de estado siguiente c. Tabla de estados/salidas d. Diagrama de estados para el circuito