PRIMERA ACTIVIDAD EVA EVALUABLE 1: Asignatura:
FUNDAMENTOS de SISTEMAS DIGITALES
2: Título de la Actividad : Diseño, Implementación, Simulación y alidación de un !i"cuito en Ló#ica !om$inacional
3: Datos personales: - Nombre y Apellidos:
%ed"o Gal&n %'"e(
- DNI) *+-./+ - Centro asociado: Se0illa
4: Código de la actividad que le ha correspondido realizar realizar : 1/232.-/.4doc 5: Enunciado. Enunciado 1/232.-/.4doc Disponemos de tres señales P2, P1 y P0 con las que queremos controlar el funcionamiento de una Unidad Aritmético Lóica, pero la proramación de la ALU no depende directamente de estas señales sino de la prioridad de estas señales! As" el criterio de prioridad de las señales es P0#P1#P2 y las operaciones de las pala$ras de % $its que de$e reali&ar la ALU son las siuientes: a'
(i la prior priorida idadd es de la señal P2 P2 la operació operaciónn que de$e reali reali&ar &ar es la operac operación ión aritm aritméti ética ca sin acarreo A PLU( A)!
$'
(i la pri priori oridad dad es de de la señal señal P1 P1 entonce entoncess de$e real reali&a i&arr la operac operación ión lóic lóicaa A ⊕ )!
c'
(i la prioridad es de P0 de$e *acer la operación aritmética con arrastre A PLU( A) PLU( 1 !
d'
Por Por +lti +ltimo mo,, si las señal señales es son todas todas cero y ninu ninuna na es prior priorititar aria ia entonc entonces es la ALU de$e de$e ponerse a 0!
Diseñe el circuito del codificador y +selo para controlar las operaciones de la ALU que se *an especificado!
SOLUCIÓN:
Diseño del circuito de control de la ALU. Codificador con prioridad.
• Archivo !"#$%o: circ#i%o&co$%ro'()ch Disponemos de 3 entradas P0, P1 y P2 las cuales corresponden a los pulsos de reloj DSTM1, DSTM2 y DSTM3 respectivamente para el diseño de este circuito codificador , y cuya prioridad es P*+P1+P2. En función de los valores de entrada podemos tener cuatro estados de salida ue corresponder!n a cada una de las operaciones ue reali"ar! la #$%. Para representar estos cuatro estados nos &asta tener dos &its o l'neas de salida del circuito, S1 y S2, las cuales corresponden a las salidas de U4A y U5A respectivamente. (atem!ticamente podemos e)presar el circuito de la si*uiente forma:
S1 , P* - P1 y S2 , P* - . i$v/P10•P2 +u ta&la de verdad teórica ser!:
P*
P1
P2
C1
C2
OPERACIÓN EN ALU
0
0
0
0
0
CERO
1 0
1
1 1
1 0
0
0
1
0
1
A P!" A # P!"
A ⊕ # A P!" A#
Donde ) puede ser 1 o 0 independientemente, ya ue el valor 1 marca la prioridad P0-P1-P2. $as dos ecuaciones anteriores estar'an representadas por el si*uiente circuito:
2
Para reali"ar la simulación de este circuito e pro*ramado los relojes: / DSTM1: (E41ms 5 66(E41ms • DSTM2: (E42ms 5 66(E42ms / DSTM3: (E43ms 5 66(E43ms 7 en #nalysis +etup 8 ransient e confi*urado: / Pri$% S%# 4 2ns • i$' Ti 4 9ms El resultado de la simulación se muestra en el si*uiente *r!fico:
Para DSTM14P*, DSTM24P1, DSTM34P2, U4A4S1, U5A4+2, 1 , 6i7h y *, Lo8 tenemos ue:
PED
P0
P1
P2
;1
;2
PE#;< #
%$De 0 a 1 ms De 1 a 2 ms De 2 a 3 ms De 3 a = ms De = a > ms De > a 9 ms
0 1 0 1 0 1
0 0 1 1 0 0
0 0 0 1 1 1
0 1 1 1 0 1
0 1 0 1 1 1
CERO A P!" A # P!"
A ⊕ # A P!" A # P!"
A P!" A# A P!" A # P!"
Podemos o&servar ue los valores de la ta&la de verdad pr!ctica coinciden con los de la ta&la de verdad teórica. Diseño del circuito final. Codificador con prioridad + ALU.
3
• ichro !"#$%o: rc%ic&*51()ch +e*?n el enunciado, el circuito final tiene ue reali"ar cuatro operaciones, una ló*ica A ⊕ # y tres aritm@ticas A P!" A # P!" 1 , A P!" A# $ Cero. Para seleccionar la operación la #$% dispone de cuatro entradas de selección S3, S29 S1 y S*A una entrada M para seleccionar el tipo de función B#ritm@tica o $ó*icaCA y una entrada CN para seleccionar si la operación es con acarreo o no. +iendo 1,6 /A'%0 y *,L/B"0 y teniendo en cuenta las especificaciones de la A! "%&'()(
Para seleccionar las operaciones indicadas en el enunciado, las entradas de la #$% tienen ue tomar los si*uientes valores:
OP ALU CERO A P!" A # P!"
A ⊕ # A P!" A#
S3 0 1 1 1
S2 0 1 0 1
S1 1 1 0 0
S* 1 0 1 1
M 0 0 1 0
C$ 1 1 0
puede ser 1 o * independientemente, puesto ue las operaciones ló*icas no tienen acarreo. $a selección de operación de la #$% depende del circuito codificador con prioridad diseñado previamente, el cual, dependiendo de tres entradas B PC, o&tiene dos salidas B CC ue codifican las operaciones ue reali"ar! la #$%.
enemos la ta&la de verdad del codificador de prioridad de la si*uiente forma: =
P*
P1
P2
C1
C2
OPERACIÓN EN ALU
0
0
0
0
0
CERO
1 0
1
1 1
1 0
0
0
1
0
1
A P!" A # P!" 1
A ⊕ # A P!" A#
+e*?n el valor de C1 y C2 las entradas de la #$% S3, S2, S1, S*, M y CN tienen ue tomar los valores indicados anteriormente. Esta relación se puede e)presar matem!ticamente de la si*uiente forma:
S1 , C1 - C2 S2 , C2 S1 , .i$v/C20 • i$v/C10 - /C2 • C30 S* , .i$v/C20 - i$v/C10 M , C1 • .i$v/C20 C$ , C1 - .i$v/C20 El circuito final ueda de la si*uiente forma:
+e les a puesto a los operandos de la #$% A y B los dos &its menos si*nificativos B A3, A2, B3 y B2C en &aja B *C y a los m!s si*nificativos B A*, A1, B* y B1C se les a asi*nado los *eneradores de pulso DSTM4, DSTM5, DSTM; y DSTM< respectivamente.
Para reali"ar la simulación de este circuito se an pro*ramado los relojes de la si*uiente forma: >
/ DSTM1: (E41ms 5 66(E41ms / DSTM2: (E42ms 5 66(E42ms / DSTM3: (E43ms 5 66(E43ms / DSTM4: (E41ms 5 66(E41ms / DSTM5: (E42ms 5 66(E42ms / DSTM;: (E4=ms 5 66(E4=ms / DSTM<: (E4ms 5 66(E4ms y en Anal$sis "etup * Transient / Pri$% S%#4 2ns / i$' Ti4 19ms
El *r!fico de la simulación ueda:
En esta ta&la se muestran los si*uientes resultados en la simulación cada 1 ms: 9
S( Priori!! Mi'i)7 P* 0a1 0 1a2 1 2a3 0 3a= 1 =a> 0 >a9 1 9a 0 a 1 aF 0 F a 10 1 10 a 11 0 11 a 12 1 12 a 13 0 13 a 1= 1 1= a 1> 0 1> a 19 1
S( S'cci=$ O ALU
Or$!o) ALU
R)#'%!o) ALU
P1 P2 C1 C2 S3 S2 S1
S*
M C$
A*
A1
B*
B1
3
2
1
*
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0
0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0
1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0
1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1
1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0
0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1
0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1
0 1 0 1 1 1 0 1 0 1 0 1 0 1 0 1
0 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1
0 1 0 1 1 1 0 1 0 1 0 1 0 1 0 1
1 1 0 1 0 1 0 1 1 1 0 1 1 1 0 1
1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1
+e puede o&servar ue las señales de selección de operación funcionan correctamente y dan el valor correcto para cada valor de las señales de prioridad, ya ue coinciden en la simulación y en las ta&las teóricas antes e)puestas, pero si nos fijamos en esta l'nea: 0a1
0
0
0
0
0
0
0
1
1
0
1
0
0
0
0
1
1
1
1
Podemos ver ue en la puesta a 0 nos da el valor 1111, y no el 0000, por lo ue al*o no funciona &ien en el circuito. El pro&lema podr'a estar en a&er utili"ado mal la ta&la de caracter'sticas del #$%, pero no e podido dar con el.
