Francisco Franc isco Luis Morcillo García
Arquitectura Arquite cturass Paralelas Parale las
PROCESADORES SISTÓLICOS Los proces procesador adores es sistól sistólico icoss son el result resultado ado de los avances avances en tecnol tecnologí ogíaa de semiconductores y en las aplicaciones que requieren un amplio rendimiento. Fue en 1978 1978 cuan cuando do H. T. Kung Kung y . !. Leis Leiser erso son n intr introd odu" u"er eron on el t#rm t#rmin ino o $sistólico$ y el concepto su%yacente& para resolver pro%lemas de sistemas de propósito especí'ico que de%en %alancear el %and(idt) entre una intensiva cantidad de c*lculos y gran cantidad de requerimientos de !+,. Los procesadores convencionales est*n muy a menudo limitados por la disparidad del %and(idt) de !ntrada y el %and(idt) de ,alida& el cual se produce de%ido a que los ítems de datos de%en ser leídos y gra%ados cada ve- que se los re'erencia. na ra-ón para elegir el t#rmino $systolic$ como parte de ,ystolic /rray puede verse en la analogía analogía con el sistema sistema de circulación circulación )umano& en el cual el cora-ón cora-ón entrega y reci%e una gran cantidad de sangre como resultado del %om%eo rítmico e ininterrumpido de peque0as cantidades de ese 'luido a trav#s de venas vena s y arterias. !n esta analogía el cora-ón corresponde a la 'uente y destino de los datos& como si 'uera una memoria glo%al y la red de venas es equivalente al array de procesadores y sus cone2iones.
Las arquit arquitect ecturas uras ,istól ,istólica icass 3array sistólicos4 son multip multipro roces cesado adore ress pipeli pipeliniz nizados ados en los cuales los datos se %om%ean en 'orma rítmica desde la memoria y a trav trav#s #s de la red red de proc proces esad ador ores es antes de ser devueltos a la memoria 3ver Fig. 14. La in'ormación circula entre los procesadores como en un pipeline& pero sólo los procesadores 'rontera mantienen comunicación con el e2terior.
Figura 1
n relo" glo%al con"untamente con mecanismos e2plícitos de retardo sincronizan retardo sincronizan el 'lu"o de datos a trav#s del pipe que se con'orma con los datos o%tenidos o %tenidos de la memoria y los resultados parciales que usa cada procesador. Los procesadores modulares unidos mediante una red local y regular proveen los ladrillos %*sicos para construir una %uena variedad de sistemas de propósito especí'ico. 5urant 5urantee cada cada interv intervalo alo de tiemp tiempo o estos estos proces procesador adores es e"ecut e"ecutan an una secuenc secuencia ia corta corta e invariante de instrucciones. !l t#rmino $array$ se origina en la similitud de los systolic array con una grilla o red en la cual cada punto corresponde corresponde a un procesador y cada )ilo a una cone2i cone2ión ón entre entre los proces procesador adores. es. 6isto isto como como esta esta estruc estructur turaa los sistó sistóli licos cos son descendientes de las arquitecturas del tipo array& tales como los arrays interactivos& los autómatas celulares y los procesadores array.
,i %ien la estructura array caracteri-a las intercone2iones en los sistólicos& es el t#rmino $systolic$ el que capta el comportamiento innovador y distintivo de estos sistemas. $,ystolic$ en este conte2to signi'ica que los c*lculos pipeline se reali-an en todas las dimensiones del array y %rindan como resultado un muy alto rendimiento computacional. ,on sistemas de cómputos altamente especiali-ados en los que se de%e reali-ar operaciones concurrentes y que se caracteri-an por la gran cantidad y diversidad de procesadores. La tecnología apta para esto es la 6L, 3ntegración en muy alta escala4. 5e todas maneras e2iste un límite tecnológico& inclusive el de la velocidad de la lu-. Luego para conseguir altas velocidades de procesamiento se recurre al uso simult*neo de procesadores. sea que los algoritmos a utili-ar de%en permitir un alto grado de pipelining y multiprocesamiento. !n otras pala%ras& los algoritmos sistólicos administran los c*lculos de manera tal que un ítem de dato no se usa solamente cuando es input sino tam%i#n es reutilizado moviéndose a través del pipeline en el array. !n estos casos se )acen críticas las redes de intercone2ión. La misma consiste en un con"unto de procesadores interconectados que reali-an operaciones simples. La intercone2ión puede generar vectores& matrices& *r%oles& etc. !sto resulta en un %alance del anc)o de %anda 3%and(idt)4 entre el procesamiento y la entrada+salida& especialmente en pro%lemas de compute%ound que tienen m*s c*lculos a reali-ar que entradas y salidas. La idea 3como se ve en la Figura 14 es que desde la memoria se $%om%ea$ la in'ormación como desde un cora-ón& y esta 'luye de un :rocesador al siguiente. !sto es adecuado para procesos con muc)o tiempo de c*lculo y donde varias operaciones se reali-an en 'orma repetida so%re un mismo dato. !ste tipo de arquitecturas es la apropiada para resolver pro%lemas de alta repetición y muy especí'icos& o sea se desarrollan para casos especiales y no se %usca la resolución de pro%lemas en general. !s apropiado )a%lar %revemente so%re los tres 'actores que caracteri-an a los sistólicos así como 'ueron originalmente propuestos& a sa%er; tecnología& procesamiento pipeline+paralelo& y aplicaciones. !stos 'actores identi'ican tam%i#n las ra-ones para el #2ito del concepto& especialmente e'icacia de costos& alta per'ormance& y la a%undancia de aplicaciones para las cuales son utili-ados.
COMPTADORES DE FL!O DE DATOS ,e trata de una nueva arquitectura en evolución y que puede o'recer soluciones muy e'icaces. arece de 'lu"o de control y de ontador de :rograma. Las instrucciones se activan seg
detectar si los operandos que precisan est*n disponi%les. ,i es así& se e'ect
eumann& que tiene control del 'lu"o dirigido por las instrucciones del programa4. Las arquitecturas de 'lu"o de datos son apropiadas para el procesamiento en paralelo& particularmente en aplicaciones %asadas en el conocimiento& tal como el proyecto de quinta generación "aponesa.
