República Bolivariana de Venezuela. Ministerio del Poder Popular para la Educación Superior. Instituto Universitario Politécnico “Santiao Mari!o". Barcelona # Edo. $nzo%teui. In &e Siste'as ()*+
Procesadores (Móviles, Laptops y Escritorio)
Pro,- In $ra Ra'on
Bac/iller- Ra'irez S 0uis 1 2.I-34.35).6*7
Procesadores
El procesador8 ta'bién conocido co'o 2PU o 'icro8 es el cerebro del P2. Sus ,unciones principales incluen el 'ane9o del siste'a operativo8 la e9ecución de las aplicaciones aplicaciones la coordinación de los di,erentes di,erentes dispositivos :ue co'ponen el e:uipo. En el aspecto ,;sico8 no es '%s :ue una pe:ue!a pastilla de silicio la cual est% recubierta de lo :ue lla'a'os encapsulado. Este se inserta en la placa base sobre un conector :ue se deno'ina soc$8 0>$8 B>$. 0a placa se convierte as; en la encarada de la cone=ión con los restantes dispositivos8 co'o son la 'e'oria R$M8 la tar9eta r%,ica o el disco duro usando para ello un con9unto de circuitos c/ips :ue te encuentras sobre ella al :ue lla'a'os c/ipset.
&esde un punto de vista /istórico el procesador es uno de los ele'entos del P2 :ue '%s /a evolucionado8 tanto en su proceso de ,abricación8 co'o en su ar:uitectura interna. >racias a estas 'e9oras8 se /an podido incluir '%s blo:ues ,uncionales en su interior. En un principio ,ue el controlador de 'e'oria8 después la tar9eta r%,ica en un ,uturo 'u cercano8 pasare'os del concepto de procesador a lo :ue se deno'ina S?28 es decir8 un c/ip con todos los ele'entos de la placa base en su interior 'e9orando as; el ta'a!o reduciendo el consu'o.
Componentes de un Procesador
@o todo todos s son son iua iuale les s pero pero la 'a 'aor;a or;a de ello ellos s incl inclu uen en entr entre e otro otros s ele'entos
núcleo eo no es '%s '%s :ue :ue un proc proces esad ador or en 'ini 'iniat atur ura. a. 0os 0os Núcleos- Un núcl procesadores 'odernos tienen varios de ellos lo cual /ace :ue puedan acelerar ciertos tipos de aplicaciones evitar blo:ueos.
Caché- 0a 'e'oria cac/e es el ele'ento del siste'a de 'e'oria de un P2 :ue se encuentra en el interior del 'icro8 se usa para acelerar la velocidad de los accesos a la R$M. 0a cac/e se encuentra8 a su vez8 oranizada en varios niveles cada uno '%s lento rande :ue el anterior. Ser% tarea del 'icro de9ar los datos :ue '%s se usen lo '%s cerca posible para as; acelerar la e9ecución de los prora'as.
Controlador de memoria - Este ,ue uno de los pri'eros ele'entos :ue se interó consiuiendo acelerar el acceso la 'e'oria R$M. Esto tiene un inconveniente es :ue sólo se puede usar el tipo de 'e'oria para la :ue tu procesador esté preparado. Esto no /a sido sie'pre as; a :ue antes el tipo de 'e'oria :ue pod;a usar depend;a de la placa base no era raro :ue esta estuvie estuviera ra prepara preparada da para poder ,uncion ,uncionar ar con varios tipos tipos de R$M.
Tareta !r"#ica- Si interan este co'ponente a no /abla'os de 2PUs sino de $PUs. $PUs. Aa no estar estar;a' ;a'os os ante ante un 'icro 'icro conv convenc encion ional al si no ante ante un /ibrido entre procesador tar9eta r%,ica. En la actualidad parece :ue en desarrollos ,uturos casi todos los 'icros con los :ue te encuentres ser%n de este tipo.
$tros elementos- 0os 'icros /an incorporado aún '%s ,uncionalidad :ue antes se encontraba sobre la placa base. Por e9e'plo8 el controlador de P2I E=press8 au'entando la velocidad con la :ue el 'icro es capaz de co'unicarse con otros dispositivos.
%Cómo #unciona un procesador&
odo el siste'a est% obernado por un relo9 :ue se usa para sincronizar los di,erentes blo:ues ,uncionales. 0a velocidad a la :ue este ca'bia de estado se deno'ina ,recuencia de ,unciona'iento est% relacionada con la capacidad de có'puto del siste'a. El ,unciona ,unciona'ien 'iento to de un procesa procesador dor se puede puede dividir dividir en las siuien siuientes tes etapas-
Se lee una instrucción de 'e'oria ' El con9unto de instrucciones de cual:uier procesador actual inclue '%s de 'il di,erentes va creciendo con el tie'po. Se a!aden para 'e9orar la velocidad de procesa'iento de ciertas aplicaciones.
Se buscan los datos. $lunas instrucciones necesitaran de datos para realizar sus c%lcu c%lculos los :ue :ue puede pueden n no encon encontra trarse rse dent dentro ro del del proc procesa esado dorr tendr tendr%n %n :ue :ue buscarse por tanto en el siste'a de 'e'oria. Se realiza la operación ' Una vez :ue se tiene todo se e9ecuta la operación8 para esto puede ser necesario el traba9o de varios blo:ues co'o la unidad arit'ética lóica o la de punto ,lotante. Se pasa a la siuiente instrucción ' Cue no es sie'pre la :ue se encuentra a continuación en la 'e'oria.
Una de las técnicas '%s usadas para au'entar la velocidad inclue la e9ecució e9ecución n de instruc instruccion ciones es ,uera ,uera de orden orden intentan intentando do opti'iza opti'izarr el uso de los blo:ues ,uncionales. En estos procesadores se e9ecutan las operaciones cuando est%n sus datos no en el orden en :ue ,ueron escritas. Esto por supuesto lleva a una ar:uitectura '%s co'ple9a :ue debe de controlar :ue los resultados sean co/erentes. ?tra de las 'e9oras es el predictor de saltos. Este ele'ento trata de acertar si en una deter'inada operación se va a producir una bi,urcación en el códio o no. &e esta ,or'a puede e9ecutar las instrucciones de una deter'inada ra'a incluso antes de saber si se va a producir un salto a ella. odas odas esta estas s técn técnic icas as lo :ue :ue trat tratan an es de 'e9o 'e9ora rarr el IP2 IP2 es deci decirr la capacidad del procesador de e9ecutar '%s instrucciones en la 'is'a cantidad de tie'po. ruitectura C*+C
En ar:uitectura co'putacional8 2IS2 (del inlés 2o'ple= Instruction Set 2o'puter8 en espa!ol 2o'putador con 2on9unto de Instrucciones 2o'ple9as+ es un 'odelo de ar:uitectura de co'putadores. co'putadores. 0os 'icroprocesador 'icroprocesadores es 2IS2 tienen un con9unto de instrucciones :ue se caracteriza por ser 'u a'plio per'itir operaciones operaciones co'ple9as entre operandos situados en la 'e'oria o en los reistros reistros internos8 en contraposición a la ar:uitectura RIS2.
Este tipo de ar:uitectura di,iculta el paralelis'o entre instrucciones8 por lo :ue8 :ue8 en la actua actualid lidad8 ad8 la 'aor; 'aor;a a de los siste'as siste'as 2IS2 2IS2 de alto alto rendi rendi'i 'ient ento o
i'ple'entan un siste'a :ue convierte dic/as instrucciones co'ple9as en varias instrucciones si'ples del tipo RIS28 lla'adas eneral'ente 'icroinstrucciones. 0os 0os 2IS2 2IS2 pert perten enec ecen en a la pri' pri'er era a corri orrien ente te de cons constr truc ucci ción ón de procesadores8 antes del desarrollo de los RIS2. E9e'plos de ellos son- Motorola D58 Filo F5 toda la ,a'ilia Intel =5D8 $M& =5DGD) usada en la 'aor;a de las co'putadoras personales actuales. Ha :ue :ue /ace /acerr notar notar88 sin e'bar e'baro o :ue :ue la utili utiliza zació ción n del del tér'i tér'ino no 2IS2 2IS2 co'e co'enz nzó ó tras tras la apar aparic ició ión n de los los proc proces esad ador ores es RIS2 RIS2 co'o co'o no'e no'enc ncla latu tura ra despectiva por parte de los de,ensorescreadores de éstos últi'os. 0a tecnolo;a 2IS2 nació de la 'ano de Intel8 creador en 34*3 del pri'er 'icr 'icroc oc/i /ip p :ue per' per'it itir ir;a ;a el naci' aci'ie ient nto o de la in,o in,or' r'%t %tic ica a pers person onal al.. M%s M%s concreta'ente8 ser;a en 34*6 cuando aparecer;a el 558 pri'er c/ip capaz de procesar 5 bits8 su,iciente para representar nú'eros letras. 2on la posibilidad de colocar todos los circuitos en un solo c/ip la capacidad de 'ane9ar nú'ero letras nacer;a la cuarta eneración eneración de ordenadores8 ordenadores8 la de los conocidos conocidos co'o P2 u ordenadores personales (laptops+. 0os 'icroprocesadores 2IS2 tienen un con9unto de instrucciones :ue se caracteriza por ser 'u a'plio per'itir operaciones co'ple9as entre operandos situados en la 'e'oria o en los reistros internos. 0a 'icroprora'ación es una caracter;stica i'portante esencial de casi todas las ar:uitecturas 2IS2. 0a 'icroprora'ación sini,ica :ue cada instrucción de '%:uina es interpretada por una 'icroprora'a localizada en una 'e'oria en el circ circui uito to inte inter rad ado o del del proc proces esad ador or.. 0as 0as inst instru rucc ccio ione nes s co'p co'pue uest stas as son son decodi, decodi,icad icadas as interna interna'ent 'ente e e9ecuta e9ecutadas das con una serie serie de 'icroins 'icroinstruc truccion ciones es al'acenadas en una R?M interna. Para esto se re:uieren de varios ciclos de relo98 al 'enos uno por 'icroinstrucción. Es as; entonces co'o los c/ips 2IS2 utilizan co'andos :ue incorporan una ran diversidad de pe:ue!as pe:ue!as instrucciones para realizar una única operación. 2uando el siste'a operativo o una aplicación re:uieren de una de estas acciones8 env;a al procesador el no'bre del co'ando para realizarla 9unto con el resto de in,or'ación co'ple'entaria :ue se necesite. Pero cada uno de estos co'andos de la R?M del 2IS2 var;an de ta'a!o 8 por lo tanto8 el c/ip debe en pri'er luar veri,icar cuanto espacio re:uiere el co'ando co'ando para e9ecutarse e9ecutarse poder as; reserv%rselo en la 'e'oria interna. $de'%s8 el procesador debe deter'inar la ,or'a correcta de carar al'acenar el co'ando8 procesos a'bos :ue ralentizan el rendi'iento del siste'a.
El procesador env;a entonces el co'ando solicitado a una unidad :ue lo descodi,ica en instrucciones '%s pe:ue!as :ue podr%n ser e9ecutadas por un
nano procesador8 una especie de procesador dentro del procesador. A al no ser las instrucciones independientes8 pues son instrucciones 'enores procedentes de la descodi,icación de una instrucción 'aor8 sólo puede realizarse una instrucción cada vez. $ través través de la la co'ple9a circuiter;a circuiter;a del c/ip8 c/ip8 el nano procesado procesadorr e9ecuta cada cada una de las instrucc instruccione iones s del co'ando. co'ando. El desplaz desplaza'ie a'iento nto por esta circuite circuiter;a r;a ta'bién ralentiza el proceso. Para realizar una sola instrucción un c/ip 2IS2 re:uiere de cuatro a diez ciclos de relo9.
Evolución de la ruitectura C*+C
*ntel --.
El Intel )) (i))+8 un 2PU de )bits8 ,ue el pri'er 'icroprocesador 'icroprocesador en un si'ple c/ip8 as; co'o el pri'ero disponible co'ercial'ente. $pro=i'ada'ente al 'is'o tie'po8 alunos otros dise!os de 2PU en circuito interado8 tales co'o el 'ilita 'ilitarr J3) J3) 2$&2 2$&2 de 34*8 34*8 ,uer ,ueron on i'ple' i'ple'ent entado ados s co'o co'o c/ips c/ipsets ets88 es decir decir constelaciones de 'últiples c/ips. El )) ,ue lanzado en un pa:uete de 3D pines 2ER&IP el 37 de novie'bre de 34*3. El )) ,ue el pri'er procesador de co'putadora dise!ado ,abricado por el ,abricante de c/ips Intel8 :uien previa'ente /ac;a se'iconductores de c/ips de 'e'oria.3 Marcian KedK Ho,, ,or'uló la propuesta ar:uitectónica en 34D4. Sin e'baro8 la i'ple'entación del 'icroprocesador sólo co'enzó en 34* cuando Jederico Jain ,ue e'pleado por Intel8 procedente de Jairc/ild Se'iconductor8 para diriir el proecto para dise!ar el )) (34*G34*3+.6 En Jairc/ild8 Jain /ab;a desarrollado la tecnolo;a pionera lla'ada Silicon >ate ec/nolo (S>+ /ab;a ta'bién dise!ado el pri'er circuito interado M?S usando la tecnolo;a S> S> (el (el Jair Jairc/ c/il ild d L*5 L*5+8 +8 en 34D5 34D588 de'o de'ost stra rand ndo o la viab viabil ilid idad ad de la nuev nueva a tecnolo;a. an pronto co'o e'pezó a traba9ar para Intel8 Jain creó una nueva 'eto 'etodo dolo lo; ;a a de Krand rando' o' loi loic c desi esinK nK con sili silico con n ate ate88 :ue :ue no e=is e=ist; t;a a previa'ente8 previa'ente8 :ue la utilizó para enca9ar el 'icroprocesador 'icroprocesador en un único c/ip. Su 'etodolo;a ,ue usada en todos los pri'eros dise!os de 'icroprocesadores de Intel (558 ))8 55+. Masatos/i S/i'a de Busico' asistió a Jain durante el desarrollo de la ,a'ilia )) '%s tarde escribió el so,tare para la calculadora Busico'. S/i'a se unió a la co'pa!;a Fi0?>8 la pri'era co'pa!;a dedicada e=clusiva'ente a 'icroprocesadores8 ,undada por Jederico Jain a ,inales del 34*)8 desarrolló el dise!o del F5 con Jain. ?riina ?riinal'en l'ente te dise!a dise!ado do para para la co'pa!;a co'pa!;a 9apone 9aponesa sa Busico' Busico' para para ser usado en su l;nea de calculadoras8 el )) ta'bién ,ue proporcionado con una ,a'ilia de c/ips de soporte especial'ente dise!ados para él.3 Por e9e'plo8 cada
KR?M de prora'aK interna'ente uardaba para su propio uso los 36 bit de dirección dirección de prora'a del ))8 lo :ue per'it;a8 si las 3D R?M ,ueron instaladas8 instaladas8 acceso de ) NB de 'e'oria desde el bus de direcciones de ) bits. El circuito )) ,ue construido con 6.L transistores8 ,ue seuido el a!o siuiente por el pri'er 'icroprocesador de 5 bits8 el 558 :ue conten;a L.L transistores8 el ))8 :ue era una versión revisada del )).
*ntel /--/.
El Intel 55 (i55+ es un 'icroprocesador dise!ado ,abricado por Intel :ue ,ue lanzado al 'ercado en abril de 34*6. 2odi,icado inicial'ente co'o 3638 ,ue pedido a Intel por 2o'puter er'inal 2orporation para usarlo en su ter'inal prora'able &atapoint 668 pero debido a :ue Intel ter'inó el proecto tarde a :ue :ue no cu'p cu'pl; l;a a con con las las e=pe e=pect ctat ativ ivas as de 2o'p 2o'put uter er er'i er'ina nall 2orp 2orpor orat atio ion8 n8 ,inal'ente no ,ue usado en el &atapoint 66. Posterior'ente 2o'puter er'inal 2orporation e Intel acordaron :ue el i55 pudiera ser vendido a otros clientes. El con9 con9un unto to de inst instru rucc ccio ione nes s del del i5 i55 5 de todo todos s los los proc proces esad ador ores es posteriores de Intel est% ,uerte'ente basado en las especi,icaciones de dise!o de 2o'puter er'inal er'inal 2orporation. 2orp oration. El i55 e'plea direcciones de 3) bits8 pudiendo direccionar /asta 3D NB de 'e'oria. El circuito interado del i558 li'itado por las 35 patillas de su encapsulado encapsulado &IP8 &IP8 tiene un bus co'partido co'partido de datos direcciones direcciones de 5 bits8 por lo :ue necesita una ran cantidad de circuiter;a e=terna para poder ser utilizado. El i55 puede acceder a 5 puertos de entrada 6) de salida. $un:ue un poco '%s lento :ue los 'icroprocesadore 'icroprocesadores s Intel )) e Intel )) de ) bits en cuanto a la cantidad de 'illones de instrucciones por seundo e9ecutadas8 e9ecutadas8 el /ec/o de :ue el i55 procesara procesara 5 bits de datos al tie'po de :ue pudiera acceder a 'uc/a '%s 'e'oria /acen :ue el i55 sea en la pr%ctica unas tres o cuatro veces '%s r%pido :ue sus predecesores de ) bits. El i55 era un dise!o aceptable para utilizarlo co'o el controlador de un ter'in ter'inal8 al8 pero pero no para para el rest resto o de tarea tareas8 s8 por por lo :ue :ue pocos pocos orden ordenad adore ores s se basaron en él. 0a 'aor;a de los ordenadores de la época e'plearon el 'e9orado Intel 55.
*ntel /-/-.
El Intel 55 ,ue un 'icroprocesador te'prano dise!ado ,abricado por Inte Intel. l. 0a 2PU 2PU de 5 bits bits ,ue ,ue lanz lanzad ada a en abri abrill de 34*). 4*). 2orr 2orr;a ;a a 6 MHz8 MHz8 ene enera ral' l'en ente te se le cons consid ider era a el pri' pri'er er dise dise!o !o de 2PU 2PU 'icr 'icrop opro roce cesa sado dor r verdadera'ente usable. Varios ,abricantes i'portantes ,ueron seundas ,uentes para el procesador8 entre entre los cuales cuales estaban estaban $M&8 Mitsubi Mitsubis/i8 s/i8 @atSe'i8 @atSe'i8 @E28 @E28 Sie'ens Sie'ens88 e=as Instru'ents. a'bién en el blo:ue oriental se /icieron varios clones sin licencias8 en pa;ses co'o la Unión de Repúblicas Socialistas Soviéticas la República &e'ocr%tica de $le'ania. El Inte Intell 55 55 ,ue ,ue el suce suceso sorr del del Inte Intell 55 5588 esto esto se deb; deb;a a a :ue :ue era era co'patible a nivel ,uente en el lenua9e ensa'blador por:ue usaban el 'is'o con9unto de instrucciones desarrollado por 2o'puter er'inal 2orporation. 2on un e'pa:uetado '%s rande8 &IP de ) pines8 se per'itió al 55 proporcionar un bus de dirección de 3D bits un bus de datos de 5 bits8 per'itiendo el ,%cil acceso a D) NB de 'e'oria. en;a siete reistros de 5 bits8 seis de los cuales se pod;an co'binar en tres reistros de 3D bits8 un puntero de pila en 'e'oria de 3D bits :ue ree'plazaba la pila interna del 558 un contador de prora'a de 3D bits. El 55 ten;a 67D puertos de I? (entradasalida+ :ue pod;an ser usados por los pror prora'a a'as s 'edia 'ediante nte instr instruc uccio ciones nes dedica dedicada das s de I?8 I?8 cada cada una una de esas esas instrucciones to'ando una dirección de puerto de I? co'o su operando. Este es: es:ue'a ue'a88 :ue :ue usaba un espacio de dire ireccio ciones sepa eparad rado para ara las entra entradas dassa salid lidas8 as8 es a/ora a/ora usado usado 'enos 'enos co'ún co'ún'e 'ent nte e :ue :ue el de 'apeo 'apeo de 'e'oria para dispositivos dispositivos o puertos de I?. En el tie'po del lanza'iento lanza'iento 558 el es:ue'a de 'apeo de I? era visto co'o una venta9a8 pues liberaba el nú'ero li'ita li'itado do de pine pines s de direc direcci ción ón del del proce procesad sador or para para usarl usarlo o en el espaci espacio o de dirección dirección de la 'e'oria. Sin e'baro8 en la 'aor;a de las otras ar:uitecturas ar:uitecturas de 2PU8 el 'apeo de los puertos de I? en un espacio de direcciones co'ún para la 'e'oria el I?8 daba un con9unto de instrucciones '%s si'ple8 con ninuna necesidad de instrucciones separadas de I?.
C+0MP.
El S2MP de @ational Se'iconductor es uno de los pri'eros 'icrop 'icroproc roces esad ador ores8 es8 estuv estuvo o dispo disponi nible ble desde desde princ principi ipio o de 34*) 34*).. El no'br no'bre e S2MP (pronounciado KSca'pK+ es el acróni'o de- Si'ple 2ostGe,,ective Micro Processor (Microprocesador si'ple rentable+. Presenta un bus de direcciones de 3D bits un bus de datos de 5 bits. El contador de prora'a tiene un reinicio de 36 bits ()4D+8 dispone de instrucciones separadas para alterar el contador del prora'a activando los ) bits de 'aor
peso8 :ue posterior'ente se env;an al bus de direcciones 9unto con las se!ales de estado. Esto proporciona un 'apa de 'e'oria de 3D p%inas8 cada una de ) Nilobtes. 2ontiene un acu'ulador ($2+ de 5 bits8 un reistro de estado de 5 bitsO un reistro de e=tensión (E=+ de 5 bits8 :ue ,unciona co'o I? serie proporciona el desplaza'iento para ciertos direcciona'ientosO tres reistros de ;ndice (I I3 I6+8 de 3D bits el contador de prora'a (P2+8 pero no puntero de pila8 si bien se puede utilizar cual:uier ;ndice para estionar pilas e,iciente'ente. Una caracter;stica avanzada para su tie'po8 es la capacidad de liberar los buses buses88 a ,in de :ue :ue pued puedan an ser ser co'pa co'parti rtidos dos por por vario varios s proc procesa esador dores. es. En la datas/ee datas/eett 'uestra 'uestra una i'ple'en i'ple'entaci tación ón con tres S2MP S2MP en una con,iu con,iurac ración ión 'ultiGprocesador. S2MP incre'enta incre'enta el contador contador de prora'a prora'a antes de buscar la instrucción8 instrucción8 de 'odo :ue en reset co'ienza a e9ecutar instrucciones desde la 3. Esto ta'bién debe tenerse en cuenta para el c%lculo de los desplaza'ientos8 a :ue el desplaza'iento se a!ade al contador de prora'a :ue siue apuntando a la ubicación de los desplaza'ientos no a la pró=i'a instrucción. Para 'ini'izar la cantidad de c/ips en las aplicaciones de control dispone de unos pines de entrada salida serial dedicada para per'itir la i'ple'entación de co'un co'unica icacio ciones nes seria seriall en el so,t so,tare are sin neces necesida idad d de una una U$R U$R (esta (esta prestación ser% retirada en el últi'o S2MP III+.
*ntel /-/1.
El Intel 557 es un 'icroprocesador de Intel dise!ado por Masatos/i S/i'a Stan. El Intel 557 es un procesador de 5 bits ,abricado por Intel a 'ediados de los *. Era binaria'ente binaria'ente co'patible3 co'patible3 con el anterior Intel 55 pero e=i;a 'enos sopor soporte te de /ard /ardare are88 as; per'i per'it;a t;a unos unos siste' siste'as as de 'icro 'icroor orde denad nador ores es '%s '%s si'ples '%s baratos de /acer. El nú'er nú'ero o 7 de la nu'er nu'erac ación ión del del proc procesa esado dorr provi provien ene e del /ec/o /ec/o :ue :ue sola'ente re:uer;a una ali'entación de 7 voltios8 no co'o el 55 :ue necesitaba unas ali'entaciones de 7 36 voltios. $'bos procesadores ,ueron usados aluna vez en ordenadores corriendo el siste'a operativo 2PM8 el procesador 557 ,ue usado co'o un 'icrocontrolador. $'bos dise!os ,ueron sobrepasados por el F5 :ue era '%s co'patible co'patible 'e9or8 :ue se llevó todo el 'ercado de los ordenadores 2PM8 al 'is'o tie'po
:ue participaba en la prosperidad del 'ercado de los ordenadores personales en 'ediados de los 5. 0a lonitud de palabra del 'icroprocesador Intel 557 es de 5 bits8 o lo :ue es lo 'is'o8 3 bte.
*ntel /-/2 y /-//.
El Intel 55D el Intel 555 (i55D8 lla'ados o,icial'ente o,icial'ente i$P 5D8 i555+ son los pri'eros 'icroprocesadores de 3D bits dise!ados por Intel. Jueron el inicio los pri'eros 'ie'bros de la ar:uitectura =5D. El traba9o de desarrollo para el 55D co'enzó en la pri'avera de 34*D ,ue lanzando al 'ercado en el verano de 34*5. El 555 ,ue lanzado en 34*4. El 55D 55D el 555 555 e9ec e9ecut utan an el 'is' 'is'o o con con9unt 9unto o de inst instru rucc ccio ione nes. s. Interna'ente son idénticos8 e=cepto :ue el 55D tiene una cola de D btes para instrucciones el 555 de sólo ). E=terior'ente se di,erencian en :ue el 55D tiene un bus de datos de 3D bits el del 555 es de sólo 5 bits8 por ello8 el 55D era '%s r%pido. Por otro lado8 el 555 pod;a usar 'enos circuitos lóicos de soporte8 lo :ue per'it;a la ,abricación de siste'as '%s econó'icos. El 555 555 ,ue ,ue el 'icro 'icropro proces cesado adorr usado usado para para la pri'e pri'era ra co'pu co'putad tador ora a personal de IBM8 la IBM P28 :ue salió al 'ercado en aosto de 3453. Ha :ue tener en cuenta :ue la 'aor;a del /ardare8 de principios de los 58 era de 5 bits8 '%s barato. El /ardare de 3D bits era casi ine=istente en 3453 car;si'o. El 555 ,ue dise!ado en Israel8 en el laboratorio Intel de Hai,a8 al iual :ue un ran nú'ero de otros procesadores Intel. En 34*68 Intel lanzó el 558 el pri' pri'er er 'icr 'icrop opro roce cesa sado dorr de 5 bits bits.. El 55 55 i'pl i'ple' e'en entó tó un con con9unt 9unto o de instrucciones dise!ado por la corporación &atapoint la cual ten;a en 'ente /acer ter'inales de 2R prora'ables. El 55 ta'bién de'ostró ser bastante de propósito eneral. El dispositivo necesitó varios circuitos interados adicionales para producir un co'putador ,uncional8 en parte debido a su pe:ue!o Kpa:uete de 'e'oriaK de 35 pines8 :ue eli'inó el uso de un bus de direcciones separado (En ese tie'po8 Intel era pri'aria'ente un ,abricante de &R$M+. &os a!os '%s tarde8 en 34*)8 Intel lanzó el 558 e'pleando los nuevos pa:uetes &I0 de ) pines desarrollados oriinal'ente para circuitos interados de calculadora para per'itir un bus de direcciones separado. en;a un con9unto de instrucciones e=tendido :ue era co'patible a nivel de códio ,uente8 no de códio de '%:uina binario8 con el 55 ta'bién incluó alunas instrucciones de 3D bits para /acer la prora'ación prora'ación '%s ,%cil. El dispositivo 558 con ,recuencia ,recuencia descrito co'o el pri'er 'icroprocesador verdadera'ente útil8 ,ue ,inal'ente sustituido por el 5578 basado en tecnolo;a depletionGload @M?S (34**+ :ue pod;a traba9ar con una sola ,uente de ali'entación de 7V en vez de los tres di,erentes volta9es de ,unciona'iento de los c/ips anteriores.
*ntel /-3/2.
El Intel 5L5D (iL5D8 L5D+ es un 'icroprocesador 2IS2 con ar:uitectura =5D. &urante su dise!o se lo lla'ó QPLQ8 debido a :ue era el prototipo de la tercera eneración =5D. El iL5D ,ue e'pleado co'o la unidad central de proceso de 'uc/os ordenadores ordenadores personales desde 'ediados de los a!os 5 /asta principios principios de los 4. Jabricado dise!ado por Intel8 el procesador iL5D ,ue lanzado al 'ercado el 3D de octubre de 3457. Intel estuvo en contra de ,abricarlo antes de esa ,ec/a debid debido o a :ue :ue los coste costes s de prod producc ucció ión n lo /abr /abr;an ;an /ec/ /ec/o o poco poco rent rentabl able. e. 0os 0os pri'eros procesadores ,ueron enviados a los clientes en 345D. &el 'is'o 'odo8 las placa placas s base base para para orden ordenad adore ores s basa basados dos en el iL5D iL5D eran eran al princ princip ipio io 'u elaboradas caras8 pero con el tie'po su dise!o se racionalizó. En 'ao de 6D Intel anunció :ue la ,abricación del L5D ,inalizar;a a ,inale ,inales s de septi septie'b e'bre re de 6*. 6*. $un:u $un:ue e /a :ued :uedado ado obso obsolet leto o co'o co'o 2PU 2PU de ordenador personal8 Intel /a seuido ,abricando el c/ip para siste'as e'bebidos tecnolo;a aeroespacial. El procesador iL5D ,ue una evolución i'portante en el 'undo de la l;nea de procesadores :ue se re'onta al Intel 55. El predecesor del iL5D ,ue el Intel 565D8 un procesador procesador de 3D bits con un siste'a de 'e'oria se'entada. El iL5D a!adió una ar:uitectura de L6 bits una unidad de traslación de p%inas8 lo :ue /izo /izo 'uc/o 'uc/o '%s senci sencillo llo i'ple i'ple'en 'enta tarr siste siste'as 'as opera operativ tivos os :ue :ue e'ple e'pleara aran n 'e'oria virtual.
Intel introdu9o posterior'ente el i)5D8 pero ni este ni sus sucesores /an introducido tantos ca'bios en la ar:uitectura =5D co'o el iL5D con su siste'a de direcciona'iento plano de L6 bits. ?tros 'icroprocesadores8 co'o el Motorola D5 ten;an direcciona'iento plano desde 'uc/o antes.
*ntel /-/245.
0os Intel 5)5D (i)5D8 )5D+ son una ,a'ilia de 'icroprocesadores de L6 bits con con ar:ui ar:uite tectu ctura ra =5D =5D dise dise!a !ados dos ,abric ,abricad ados os por por Intel Intel 2orp 2orpora oratio tion n ta'bi ta'bién én ,abricados 'ediante licencia o inenier;a inversa por otras e'presas co'o IBM8 e=as Instru'ents8 $M&8 2ri= 2/ips and ec/noloies con dise!os distintos o clonados. 0os 0os i)5D i)5D son son 'u si'il si'ilar ares es a sus sus pred predece eceso sore res8 s8 los los Intel Intel 5L5 5L5D. D. 0as 0as di,erenc di,erencias ias princip principales ales son :ue los i)5D tienen un con9unt con9unto o de instruc instruccion ciones es
opti'izado8 una unidad de co'a ,lotante un cac/é uni,icado interados en el propio circuito interado del 'icroprocesador una unidad de inter,az de bus 'e9orada. 'e9orada. Estas 'e9oras /acen :ue los i)5D sean el doble de r%pidos :ue un iL5D e iL5* a la 'is'a ,recuencia de relo9. &e todos 'odos8 alunos i)5D de a'a ba9a son '%s lentos :ue los iL5D '%s r%pidos. E=istió un 5)5D de 3LLMHz ,abricado por $M& deno'inado $'7=5DGP*7 :ue dispon;a de 3DNB de cac/é 038 ar:uitectura de 8L7 'icras (contra las 8D 'icras de los 'odelos anteriores+8 un 'ultiplicador de )= JSB de LL Ms8 del cual se ,abricaron ta'bién di,erentes versiones con di,erente volta9e di,erente encapsulación8 de L8L V L8)7 V8 posibilitando una enor'e capacidad para el overcloc< :ue le per'it;a subir /asta los 3D M/z8 e:uiparando su rendi'iento con el de un Pentiu'G4.
*ntel Pentium.
Intel Pentiu' es una a'a de 'icroprocesadores de :uinta eneración con ar:uitectura =5D producidos por Intel 2orporation. El pri'er Pentiu' se lanzó al 'ercado el 66 de 'arzo de 344L83 con velocidades iniciales de D DD MHz8 L.3. transistores8 cac/é interno de 5 NiB para datos 5 NiB para instruccionesO sucediendo al procesador Intel 5)5D. Intel no lo lla'ó 75D debido a :ue no es posible reistrar una 'arca co'puesta sola'ente de nú'eros. Pentiu' ta'bién ,ue conocido por su no'bre clave P7)2. Se co'ercializó en velocidades entre D 6 MHz8 con velocidad de bus de 78 D DD MHz. 0as versiones :ue inclu;an instrucciones MM no sólo brindaban al usuario un 'e9or 'ane9o de aplicaciones 'ulti'edia8 co'o por e9e'plo8 la lectura de pel;culas en &V& sino :ue se o,rec;an en velocidades de /asta 6LL MHz8 incluendo una versión de 6 MHz la '%s b%sica proporcionaba unos 3DD MHz de relo9. 0a apar aparic ició ión n de este este proc proces esad ador or se llev llevó ó a cabo cabo con con un 'ovi 'ovi'i 'ien ento to econó'i econó'ico co i'presio i'presionan nante8 te8 acaband acabando o con la co'peten co'petencia8 cia8 :ue /asta /asta entonce entonces s prod produc uc;a ;a proc proces esad ador ores es e:ui e:uiva vale lent ntes es88 co'o co'o es el 5L5 5L5D8 D8 el 5)5 5)5D D sus sus variaciones o incluso @PUs.
*ntel Pentium Pro.
El Pent Pentiu iu' ' Pro Pro es la se= se=ta en enerac eració ión n de ar:u ar:uit itec ectu tura ra =5D =5D de los los 'icroprocesadores de Intel8 cua 'eta era re'plazar al Intel Pentiu' en toda la a'a a'a de aplic aplicac acion iones es88 pero pero lueo lueo se centr centró ó co'o co'o c/ip c/ip en el 'undo 'undo de los servidores e:uipos de sobre'esa de a'a alta. Jue puesto a la venta en
novie'bre de 3447. En su lanza'iento usaba un enor'e Soc
*ntel Pentium **.
El Pentiu' II es un 'icroprocesador con ar:uitectura =5D dise!ado por Intel8 introducido en el 'ercado el * de 'ao de 344*. Est% basado en una versión 'odi,icada del núcleo PD8 usado por pri'era vez en el Intel Pentiu' Pro. 0os 0os ca'bi ca'bios os ,und ,unda'e a'enta ntales les respe respecto cto a este este últi'o últi'o ,uero ,ueron n 'e9or 'e9orar ar el rend rendi' i'ie ient nto o en la e9ec e9ecuc ució ión n de códi códio o de 3D bits bits88 a!ad a!adir ir el con9 con9un unto to de instrucciones MM eli'inar la 'e'oria cac/é de seundo nivel del núcleo del procesador8 coloc%ndola en una tar9eta de circuito i'preso 9unto a éste. El Pent Pentiu iu' ' II se co'e co'erc rcia iali lizó zó en vers versio ione nes s :ue :ue ,unc ,uncio iona naba ban n a una una ,recuencia de relo9 de entre 3DD )7 MHz. 0a velocidad de bus era oriinal'ente de DD MHz8 pero en las versiones a partir de los LLL MHz se au'entó a 3 MHz. Pose;a L6 NiB de 'e'oria cac/é de pri'er nivel repartida en 3D NiB para datos otros 3D NiB para instrucciones. 0a cac/é de seundo nivel era de 736 NiB traba9aba a la 'itad de la ,recuencia del procesador8 al contrario :ue en el Pentiu' Pro8 :ue ,uncionaba a la 'is'a ,recuencia. 0as pri'eras versiones del aRa'8 única'ente pod;an direccionar /asta 736MB de 'e'oria principal de ,or'a cac/eada8 posterior'ente /asta )>B8 aún pudiendo direccionar '%s de 736 MB de 'e'oria ,;sica en las pri'eras versiones. 2o'o novedad respecto al resto de procesadores de la época8 el Pentiu' II se presentaba en un encapsulado SE228 con ,or'a de cartuc/o. El ca'bio de ,or'ato de encapsulado se /izo para 'e9orar la disipación de calor. Este cartuc/o se conecta a la placa base de los e:uipos 'ediante una ranura Slot 3.
*ntel Pentium ***.
El Pent Pentiu' iu' III es un 'icrop 'icroproc roces esad ador or de ar:ui ar:uite tectu ctura ra iD5D iD5D ,abric ,abricad ado o distribuido por IntelO el cual es una 'odi,icación del Pentiu' Pro. Jue lanzado el 6D de ,ebrero de 3444. 0as pri'eras versiones eran 'u si'ilares al Pentiu' II8 siendo la di,erencia di,erencia '%s i'portante la introducción de las instrucciones SSE. $l iual :ue con el Pentiu' II8 e=ist;a una versión 2eleron de ba9o presupuesto una versión eon para :uienes nece necesi sita taba ban n de ran ran pode poderr de có'p có'put uto. o. Esta Esta l;ne l;nea a /a sido ido ,ina ,inal' l'en ente te ree'plazada por el Pentiu' )8 aun:ue la l;nea Pentiu' M8 para e:uipos port%tiles8 est% basada en el Pentiu' III.
*ntel Pentium 4.
0os procesadores Pentiu' & ,ueron introducidos por Intel en el Sprin 67 Inte Intell &evel evelop oper er Joru Joru'. '. Un c/ip /ip Pent Pentiu iu' ' & consi onsist ste e b%s b%sica' ica'en ente te en 6 procesadores Pentiu' ) 'etidos en un solo encapsulado (6 núcleos Prescott para el core S'it/,ield 6 núcleos 2edar Mill para el core Presler+ co'unicados a través del JSB. Su proceso de ,abricación ,ue inicial'ente de 4 n' en su seunda eneración de D7 n'. El no'bre en clave del Pentiu' & antes de su lanza'iento era KS'it/,ieldK. Hubo un ru'or :ue dec;a :ue estos c/ips inclu;an una tecnolo;a &RM (&iital Ri/ts Manae'ent+ para /acer posible un siste'a de protección anti copia de la 'ano de Microso,t8 lo cual Intel des'intió8 si bien aclarando :ue alunos de sus c/ipsets s; ten;an dic/a tecnolo;a8 pero no en la di'ensión :ue se /ab;a planteado 0os procesadores Pentiu' & no son 'onol;ticos8 es decir8 los núcleos no co'parten una única cac/é la co'unicación entre ellos no es directa8 sino se realiza a través del bus del siste'a. *ntel Pentium 4ual Core.
El proc proces esad ador or Inte Intell Pent Pentiu iu' ' &ua &ualG2o lG2ore re es parte arte de la ,a'i ,a'ili lia a de 'icropro 'icroproces cesador adores es creados creados por la e'presa e'presa Intel Intel :ue utiliza utilizan n la tecnolo tecnolo;a ;a de doble doble núcle núcleo. o. En princ principi ipio o ,ue ,ue lanza lanzado do despu después és de la serie serie de proces procesado adores res Pentiu' & de las pri'eras series del 2ore 6 &uo. Jue dise!ado para traba9ar en e:uipos port%tiles (0aptops+ (0aptops+ en e:uipos de escritorio escritorio (&es
En su lanza'iento ,ueron desinados co'o Pentiu' &ualG2ore8 a 'anera de aprovec/ar la ,a'a de la 'arca Pentiu' trans'itir al 'undo :ue se /ab;an renovado pasado a ser de doble núcleo. 0a desinación Pentiu' &ualG2ore se utilizó /asta los procesadores de la serie E7=== incluida. $ctual'ente intel8 a todos los procesadores procesadores nuevos8 a los a e=istentes dualGcore8 dualGcore8 los desina desina única'ente co'o Intel Pentiu'8 si bien en este art;culo va'os a seuir re,iriéndonos a ellos co'o co'o Pent Pentiu' iu' &ual &ual 2ore 2ore para para no con,un con,undir dirlo los s con con otro otros s proce procesa sado dores res de la ,a'ilia Pentiu'.
*ntel tom.
Intel $to' $to' es el no'bre de una l;nea de 'icroprocesador 'icroprocesadores es =5D =5DGD) de Intel8 anterior'ente deno'inados Silvert/orne&ia'ondville. Est%n dise!ados para un proceso de ,abricación de )7 n' 2M?S destinados a utilizarse en dispositivos 'óviles de Internet (MI&8 por sus silas en inlés+8 UltraGport%tiles8 elé,onos intelientes8 otros port%tiles de ba9a potencia aplicaciones. Intel anunció su pri'era versión de procesadores ato' el 6 de 'arzo de 65. 0os 0os Intel Intel $to' $to' pued pueden en e9ecu e9ecutar tar /asta /asta dos dos instr instrucc uccion iones es por ciclo ciclo.. El rendi'iento de un $to' de núcleo único es iual a8 apro=i'ada'ente8 la 'itad de un Intel 2eleron M e:uivalente8 de su 'is'a ,recuencia. Por e9e'plo8 el $to' @)778 @)778 :ue se puede puede encontr encontrar ar en 'uc/os 'uc/os netbooHz8 e incluso se podr;a co'parar el rendi'iento de dic/o Intel $to' n)77 con productos de la co'petencia co'o el Mobile $M& $t/lon PGM 35 de 387L>Hz (/abiendo obtenido obtenido en el bancos de pruebas una puntuación puntuación de L36+ o el VI$ 2* de 387>Hz (/abiendo obtenido una puntuación de L6+.
*ntel tom.
$t/lon II es la nueva ,a'ilia de procesadores de $M& incluendo incluendo versiones de 6 a ) núcleos. Se /a desarrollado para satis,acer el 'ercado de prestaciones inter'edias co'ple'entando la l;nea del P/eno' II. 0a ,a'ilia $t/lon II est% basada en la ar:uitectura N38 sin e'baro a di,erencia di,erencia de la ,a'ilia del P/eno' II8 no posee cac/e de tercer nivel 0L. En estos procesadores8 se /a intentado cubrir esa di,erencia8 au'entando el nivel de la cac/e de seundo nivel de 736 NiB a 3 MiB por cada núcleo en los procesadores de dos núcleos. ?,rece co'patibilidad con las instrucciones SSE8 SSE68 SSEL8 SSE)a MM para la seuridad aplicaciones 'ulti'edia. 0os $t/lon II8 con 'odelos 'odelos de doble8 doble8 triple cu%drup cu%druple le núcleo núcleo ,abricados ,abricados co'o los P/eno' en procesos de )7 nanó'etros. El tope de a'a de los nuevos $t/lon II ser;an los
deno' deno'ina inado dos s “Prop “Propus" us" con con cuatr cuatro o núcleo núcleos s de proce procesa' sa'ien iento. to. 0os 0os pri'er pri'eros os 'odelos :ue llear;an al 'ercado corresponder;an a la deno'inación D7e De con ,recuencias de 68L 686 >Hz respectiva'ente.
*ntel Core i3, i1, i6. Core i3 es una no'enclatura :ue desina procesadores de a'a 'edia de la 'arca Intel. ienen un precio ase:uible sin renunciar a sus capacidades.ienen dos núcleos ,;sicos con una velocidad de procesa'iento 'edia de unos L.)>Hz un cac/é de unos L MB. iene una potencia de unos 37T.
Suelen aparecer en los ordenadores ordenadores de apro=i'ada'ente apro=i'ada'ente unos L euros8 ideales para el 'ane9o de contenidos 'ulti'edia8 en ca'pos no pro,esionales.
Core i1 es una no'enclatura :ue desina procesadores de a'a 'edia o 'ediaGalta de la 'arca Intel.
Se caracterizan por un precio ase:uible prestaciones decentes. Suelen e'plear e'plearse se en ordenad ordenadores ores prepara preparados dos para e9ecuta e9ecutarr prora'a prora'as s co'ple9o co'ple9os s o 9ueos :ue :ue necesiten necesiten potencia potencia liera'ente liera'ente superior superior.. 0a ,a'ilia i7 o,rece una velocidad de procesa'iento 'edia de unos L.7>Hz un cac/e de unos 5Mb.
Intel Core i6 es una ,a'ilia de procesadores ) núcleos de la ar:uitectura Inte Intell =5DG =5DGD) D)88 lanz lanzad ados os al co'e co'erc rcio io en 65 65.. 0os 0os 2ore 2ore i* son son los los pri' pri'er eros os procesadores :ue usan la 'icro ar:uitectura @e/ale' de Intel es el sucesor de la ,a'ili ,a'ilia a Intel Intel 2ore 2ore.. El ident identi,i i,ica cado dorr 2ore 2ore i* se aplic aplica a a la ,a'ili ,a'ilia a inici inicial al de procesadores con el no'bre clave Bloo',ield. El pseudóni'o 2ore i* no tiene un sini,icado concreto8 pero continúa con el uso de la eti:ueta 2ore. Estos procesadores8 pri'ero ensa'blados en 2osta Rica8 Rica8 ,uero ,ueron n co'er co'ercia cializ lizado ados s el 3* de novie' novie'bre bre de 658 658 actua actual'e l'ente nte es 'anu,acturado en las plantas de ,abricación :ue posee Intel en $rizona8 @uevo Mé=ico ?reón. 0as 0as 'e'or 'e'orias ias placa placas s base base aptas aptas para para 2ore 2ore i* ser%n ser%n vendido vendidos s antes antes del del lanza'iento por alunos proveedores. 0os procesadores pod;an ser reservados en los principales proveedores en l;nea.
7entaas de la ruitectura C*+C.
Reduce la di,icultad de crear co'piladores.
Per'ite reducir el costo total del siste'a.
Reduce los costos de creación de so,tare.
Me9ora la co'pactación de códio.
Jacilita la depuración de errores.
4esventaas de la ruitectura C*+C.
Unidad de control '%s co'ple9a. Este tipo de instrucciones instrucciones /ace :ue la unidad de control tena :ue tener '%s lóica lo cual lleva a un 'aor ta'a!o 'enos espacio para otros co'ponentes. M%s blo:ueos. En caso de :ue e9ecutes las instrucciones una tras otra8 lo cual no se /ace en casi ninún procesador 'oderno :ue intenta /acerlo en el orden '%s adecuado8 te puede ocurrir :ue la instrucción se :uede esperando a :ue ciertos datos estén disponibles o a cual:uier otro tipo de se!al. odo esto se dilue en los 'icros 'odernos capaces de realizar varias oper operac acio ione nes s al 'is' 'is'o o tie' tie'po po.. 0o :ue :ue se /ace /ace88 en esto estos8 s8 es div dividir idir las las instrucciones 2IS2 en pe:ue!as RIS2 :ue el prora'ador no ve8 consiuiendo las venta9as de poder realizar varias al 'is'o tie'po.
ruitectura 8*+C
Buscando au'entar la velocidad del procesa'iento se descubrió en base a e=peri'entos :ue8 con una deter'inada ar:uitectura de base8 la e9ecución de prora'a prora'as s co'pilad co'pilados os directa directa'ent 'ente e con 'icroinst 'icroinstrucc ruccione iones s residen residentes tes en 'e'oria e=terna al circuito interado interado resultaban ser '%s e,icientes8 racias a :ue el tie' tie'po po de acce acceso so de las las 'e'o 'e'ori rias as se ,ue ,ue decr decre' e'en enta tand ndo o con, con,or or'e 'e se 'e9oraba su tecnolo;a de encapsulado. 0a idea est estuvo inspir pirada ta'bi 'bién por el /ec/o de :ue :ue 'uc 'uc/as /as de las las carac caracter ter;st ;stic icas as :ue :ue eran eran inclu incluida idas s en los dise! dise!os os tradi tradicio ciona nales les de 2PU 2PU para para au'entar la velocidad estaban siendo inoradas por los prora'as :ue eran e9ecut e9ecutad ados os en ellas. ellas. $de'%s8 $de'%s8 la veloc velocida idad d del proc procesa esado dorr en relac relación ión con con la 'e'oria de la co'putadora :ue acced;a era cada vez '%s alta. 0a ar:uitectura RIS2 ,unciona de 'odo 'u di,erente a la 2IS28 su ob9etivo no es a/orrar es,uerzos e=ternos por parte del so,tare con sus accesos a la R$M8 sino ,acilitar :ue las instrucciones sean e9ecutadas lo '%s r%pida'ente
posible. 0a ,or'a de conseuirlo es si'pli,icando el tipo de instrucciones :ue e9ecut e9ecuta a el proc procesa esado dorr. $s;8 $s;8 las las instru instrucc ccion iones es '%s breve breves s senci sencilla llas s de un proc proces esad ador or RIS2 RIS2 son son capa capace ces s de e9ec e9ecut utar arse se 'uc/ 'uc/o o '%s '%s apri aprisa sa :ue :ue las las instrucciones '%s laras co'ple9as de un c/ip 2IS2. Sin e'baro8 este dise!o re:uiere de 'uc/a '%s R$M de una tecnolo;a de co'pilador '%s avanzada. 0a relativa sencillez de la ar:uitectura de los procesadores RIS2 conduce a ciclos ciclos de dise!o dise!o '%s cortos cortos cuando cuando se desarro desarrollan llan nuevas nuevas versione versiones8 s8 lo :ue posibil ibiliita sie' ie'pre pre la aplicac icació ión n de las '%s '%s rec recient iente es tecnolo nolo; ;a as de se'iconductores. Por ello8 los procesadores RIS2 no solo tienden a o,recer una capacidad de procesa'iento del siste'a de 6 a ) veces 'aor8 sino :ue los saltos de capacidad :ue se producen producen de eneración eneración en eneración eneración son 'uc/o 'aores :ue en los 2IS2.
Evolución de la ruitectura 8*+C
El pri'er siste'a :ue pudiera ser considerado en nuestros d;as co'o RIS2 no lo era as; en a:uellos d;asO era la superco'putadora 2&2 DD8 dise!ada en 34D) por Se'our 2ra. 2ra 2ra la dise!ó dise!ó co'o un 2PU 2PU para para c%lcu c%lculo los s a ran ran escala escala (con *) códio códios8 s8 co'parada con un 55D )8 ade'%s de 36 co'putadores si'ples para 'ane9ar los procesos de ES (la 'aor parte del siste'a operativo se encontraba en uno de éstos+. El 2&2 DD ten;a una ar:uitectura de caraal'acena'iento con tan solo dos 'odos de direcciona'iento. Hab;a once unidades de canalización ,uncional para la arit'ética la lóica8 ade'%s de cinco unidades de cara dos unidades de al'acena'iento (la 'e'oria ten;a 'últiples bancos para :ue todas las unidades de caraal'acena'iento pudiesen operar al 'is'o tie'po+. Una de las pri'eras '%:uinas de caraal'acena'iento ,ue la 'inico'putadora &ata >eneral @ova8 dise!ado en 34D5 por Edson de 2astro. Hab;a un con9unto de instrucciones RIS2 casi puro8 'u si'ilar a la de los procesadores $RM de /o8 sin e'baro no /a sido citado co'o /aber in,luido en los dise!adores del $RM8 aun: aun:ue ue esta estas s '%:u '%:uin inas as esta estaba ban n en uso uso en la Univ Univer ersi sida dad d de 2a'b 2a'bri rid de e 2o'puter0aborator en la década de 345. El proecto RIS2 de la Universidad de Ber
reistros8 un prora'a puede usar cual:uier reistro en cual:uier 'o'ento. En una 2PU con ventanas de reistros8 e=isten un ran nú'ero de reistros (3L5 en el RIS2GI+8 pero los prora'as solo pueden utilizar un pe:ue!o nú'ero de estos (L6 en el RIS2GI+ en cual:uier 'o'ento. El proecto RIS2 entreó el procesador RIS2GI en 3456. 2onsistiendo de solo )).)6 transistores (co'parado con pro'edios de apro=i'ada'ente 3. en un dise!o 2IS2 de esa época+ RIS2GI solo ten;a L6 instrucciones8 aun as; sobrepasaba el dese'pe!o de cual:uier otro dise!o de c/ip si'ple. Se continuó con esta tendencia RIS2GII en 345L ten;a ).*D transistores L4 instrucciones8 con los cuales e9ecutaba L veces '%s r%pido :ue el RIS2GI. El pri'er intento por /acer una 2PU basada en el concepto RIS2 ,ue /ec/o en IBM el cual co'enzó en 34*78 precediendo a los dos proectos anteriores. @o'brado co'o proecto R$@8 el traba9o llevó a la creación de la ,a'ilia de procesadores IBM 538 la cual ,ue utilizada a'plia'ente en los e:uipos de IBM. El 53 ,ue producido eventual'ente en ,or'a de un c/ip co'o R?MP en 34538 :ue es la abreviatura de Researc/ ?,,ice Products &ivision Mini Processor. En los pri'eros a!os8 todos los es,uerzos de RIS2 eran bien conocidos8 pero pero 'u con,in con,inad ados os a los labora laborator torios ios de las unive universi rsida dade des s :ue :ue los los /ab;a /ab;an n creado. El es,uerzo de Ber
estaciones de traba9o+8 ordenadores port%tiles en servidores de la a'a ba9a. $un:ue RIS2 ,ue ,ue capaz de avanzar avanzar en velocidad velocidad 'u r%pida econó'ica'ente. econó'ica'ente.
7entaas de la ruitectura 8*+C.
0a 2PU traba9a '%s r%pido al utilizar 'enos ciclos de relo9 para e9ecutar instrucciones. Utiliza un siste'a de direcciones no destructivas en R$M. Eso sini,ica :ue a di,erencia de 2IS28 RIS2 conserva después de realizar sus operaciones en 'e'oria los dos operandos su resultado8 reduciendo la e9ecución de nuevas operaciones. 2ada instrucción puede ser e9ecutada en un solo ciclo del 2PU.
4esventaas de la ruitectura 8*+C.
Menor densidad de códio (discutible+. I'portante si la disponibilidad de 'e'oria es cr;tica. ?casiona un 'enor rendi'iento del cac/é de instrucciones. $RM /u'b. /u'b. @o e9ecutan códio =5D. Puede utilizarse si'ulación por so,tare8 pero no puedo ,abricar una IBM P2 co'patible.
ruitectura 8M
Un en,o:ue de dise!o basado en RIS2 causa :ue los procesadores $RM necesitan una cantidad 'enor de transistores :ue los procesadores =5D 2IS2 t;picos en la 'aor;a de ordenadores personales. Este en,o:ue de dise!o por lo tant tanto o nos nos llev lleva a a una una reduc educci ción ón de los los cost costes es88 calor alor ener ener; ;a. a. Esta Estas s caracter;sticas caracter;sticas son deseables para dispositivos dispositivos :ue ,uncionan ,uncionan con bater;as8 co'o los telé,onos 'óviles8 tabletas8 etc. 0a relativa si'plicidad de los procesadores $RM los /ace ideales para aplicaciones de ba9a potencia. 2o'o resultado8 se /an convertido en do'inante en el 'ercado de la electrónica 'óvil e interada8 encarnados en 'icr 'icrop opro roce cesa sado dore res s 'icr 'icroc ocon ontr trol olad ador ores es pe:u pe:ue! e!os os88 de ba9o ba9o cons consu' u'o o relativa'ente ba9o costo. En 678 alrededor del 45 de los '%s de 'il 'illones de telé,onos 'óviles vendidos utilizaban al 'enos un procesador $RM. &esde 64 6488 los los proc proces esad ador ores es $RM $RM son son apro apro=i =i'a 'ada da'e 'ent nte e el 4 4 de todo todos s los los procesadores RIS2 de L6 bits interados8 cabe /acer 'ención :ue no e=iste una tabl tabla a de e:ui e:uiva vale lenc ncia ias s de rend rendi' i'ie ient nto o entr entre e las las dist distin inta tas s tecn tecnol olo o;a ;as s de
proc proces esad ador ores es) ) se util utiliz izan an ene enera ral' l'en ente te en la elec electr trón ónic ica a de cons consu' u'o8 o8 inclu incluen endo do P&$8 P&$8 tablet tabletas8 as8 telé, telé,on onos os 'óvile 'óviles8 s8 elé,o elé,ono no intel intelie iente nte88 Relo9 Relo9es es intelie intelientes ntes88 videoco videoconso nsolas las port%ti port%tiles8 les8 calculad calculadoras oras88 reprod reproducto uctores res diitale diitales s de 'úsica 'edios8 peri,éricos de ordenador co'o discos duros routers.
Evolución de la ruitectura rm
El dise!o del $RM co'enzó en 345L co'o un proecto de desarrollo en la e'presa $corn 2o'puters. Sop/ie Tilson Steve Jurber lideraban el e:uipo8 cua 'eta era8 oriinal'ente8 el desarrollo de un procesador avanzado8 pero con una ar:uitectura si'ilar a la del M?S D76. 0a razón era :ue $corn ten;a una lara l;nea de ordenadores personales basados en dic/o 'icro8 por lo :ue ten;a sentido desarrollar uno con el :ue los desarrolladores se sintieran có'odos. El e:uipo ter'inó el dise!o preli'inar preli'inar los pri'eros prototipos del procesador en el a!o 34578 al :ue lla'aron $RM3. 0a pri'era versión utilizada co'ercial'ente se bautizó co'o $RM6 se lanzó en el a!o 345D. 0a ar:uitectura del $RM6 posee un bus de datos de L6 bits o,rece un espacio de direcciones direcciones de 6D bits8 9unto con 3D reistros de L6 bits. Uno de estos reistros se utiliza co'o contador de prora'a8 aprovec/%ndose sus ) bits superiores los 6 in,eriores para contener los ,las de estado del procesador. $ ,inales de de los a!os 58 $pple 2o'puter 2o'puter co'enzó co'enzó a traba9ar traba9ar con con $corn en nuevas versiones del núcleo $RM. En $corn se dieron cuenta de :ue el /ec/o de :ue el ,abricante de un procesador ,uese ta'bién un ,abricante de ordenadores podr;a ec/ar para atr%s a los clientes8 por lo :ue se decidió crear una nueva co'pa!;a lla'ada $dvanced RIS2 Mac/ines8 :ue ser;a la encarada del dise!o estión de las nuevas eneraciones de procesadores $RM. ?curr;a esto en el a!o 344. Este traba9o derivó en el $RMD8 presentado en 3443. $pple utilizó el $RM D3 (basado en el $RMD+8 co'o procesador b%sico para su innovador P&$8 el $pple @eton. Por su parte8 $corn lo utilizó en 344) co'o procesador principal en su RiscP2. El núcleo 'antuvo su si'plicidad a pesar de los ca'bios- en e,ecto8 el $RM6 tiene L. transistores8 'ientras :ue el $RMD sólo cuenta con L7.. 0a idea era :ue el usuario ,inal co'binara el núcleo del $RM con un nú'ero opcional de peri,éricos interados otros ele'entos8 pudiendo crear un procesador co'pleto a la 'edida de sus necesidades. 0a 'aor utilización de la tecnolo;a $RM se alcanzó con el procesador $RM*&MI8 $RM*&MI8 con 'illones de unidades en telé,onos telé,onos 'óviles siste'as de video9ueos port%tiles.
Jreescale (una e'presa :ue derivó de Motorola en el a!o 6)+8 IBM8 In,ineon ec/nolo ec/noloies8 ies8 ?NI8 e=as Instru'ents8 Instru'ents8 @intendo8 @intendo8 P/ilips8 V0SI8 $t'el8 S/arp8 Sa'sun SMicroelectronics ta'bién licenciaron el dise!o b%sico del $RM. El dise!o del $RM se /a convertido en uno de los '%s usados del 'undo8 desd desde e disc discos os duro duros s /asta asta 9uu 9uuet etes es.. Ho Ho en d;a8 d;a8 cerca erca del del *7 *7 de los los procesadores de L6 bits poseen este c/ip en su núcleo.
7entaas de la ruitectura 8M.
Maor si'plicidad8 a :ue las instrucciones8 ade'%s de tener lonitud ,i9a8 utilizan un ,or'ato uni,or'e8 e=istiendo única'ente tres ,or'atos. Esto i'plica :ue es necesaria 'enos decodi,icación8 ade'%s se realiza '%s r%pido. Reistros de propósito eneral :ue pueden utilizarse de ,or'a indi,erente8 en cual:uier conte=to8 si'pli,icando el dise!o de co'piladores. Modos de direcciona'iento '%s si'ples. Menor coste8 a :ue se necesitan 'enos transistores8 'enor consu'o de ener;a calenta'iento del procesador8 a :ue no necesita 'uc/os ciclos de relo9 para e9ecutar una instrucción. 4esventaas de la ruitectura 8M.
0a 'aor;a de siste'as operativos i'portantes co'o ?S o Tindos sola'ente son co'patibles con =5D. $lunas distribuciones de 0inu= son co'patibles con $RM8 Microso,t Microso,t ta'bién ta'bién /a co'enzado co'enzado a desarrollar desarrollar versiones versiones espec;,icas espec;,icas de Tindos para esta ar:uitectura8 pero no incluen todas las caracter;sticas de la versión :ue se e9ecuta sobre procesadores =5D. $ pesar de de :ue una una instrucción instrucción RIS2 RIS2 re:uiere re:uiere 'enos ciclos de de relo9 para para e9ecutarse8 a/ora 'is'o un procesador =5D suele vencer a un $RM en tie'po de e9ecución. Esto se debe a :ue un procesador =5D es capaz de realizar opti'izaciones sobre el códio :ue se e9ecuta para lorar un 'e9or rendi'iento8 'ientras :ue en un procesador $RM8 debido a :ue sie'pre se /a perseuido lorar una 'aor e,iciencia8 no se pone tanto e'pe!o en desarrollar tecnolo;as :ue per'itan 'e9orar el rendi'iento8 alo :ue s; /a ocurrido en =5D.
ne9o Evolucion :ra#ica de procesadores
;i
Intel Intel 2ore 2ore i* (@e/a (@e/ale' le'++ (63* (63*+. +. Ti
Core Core i7 .
Recu Recupe pera rado do de
Intel 2ore iL (63*+. Ti
Core
i3.
Recuperado
de
Intel 2ore i7 (63*+. Ti
Core
i5.
Recuperado
de
$M& $nt/on (63*+. Ti
AMD
Anthon
II .
Recuperado Recuperado
de
Intel E?@ (637+. Ti
XEON .
de
Inte Intell Pent Pentiu iu' ' (63 (63D+ D+.. Ti
Pent Pentiu ium m
D.
Recu Recupe pera rado do de
Intel Intel Penti Pentiu' u' (637 (637+. +. Ti
Pentium
M .
Recu Recupe pera rado do de
