CAPITULO 9

CAPITULO 9

1.

Liste las diferencias entre los microprocesadores 8086 y 8088 8086 6 bytes para instrucciones Bus de datos de 16 bits

2.

8088 4 bytes para instrucciones Bus de direcciones de 6 bits

¿Es el 8086/8088 compatible con TTL? Explique su respuesta

si y no porque el control de corriente de un cero lógico este se reduce a 2.a mA y la inmunidad al ruido se reduce a 350 mV. 3.

¿Cuál es el factor de salida del 8086/8088 para los siguientes dispositivos? dispositivos?

74XXX TTL: 1 74ALSXXX TTL: 10 74HCXXX CMOS: 10 4.

¿Qué información aparece en el bus de direcciones/datos del 8088 cuando ALE esta activa?

Los bits de dirección A0- A7 5.

¿Cuáles son los fines de los bits de estado S3 y S4?

Los bits S4 y S3muestran cual segmento se utiliza durante el ciclo estos dosbits de estado podrían utilizarse  para direccionar cuatro bancos de memoria separados de 1Mbyte si se decodifican como A21y A20 6.

¿Qué condición indica un 0 lógico en el ter minal RD del 8086/8088?

La condición que indica un 0 lógico en el terminal RD del 8086/8088 es de una operación de lectura. 7.

Explique la operación de la terminal y de la instrucción WAIT.

La terminal es una entrada que se evalúa evalúa mediante la instrucción WAIT. Si esun 0 lógico, la instrucción WAIT funciona como una instrucción NOP y si es un 1 lógico la instrucción WAIT espera a que se un 0 lógico. 8.

Describa la señal que se aplica a la terminal de entrada CLK de losmicroprocesadores 8086/8088. La señal que se aplica a la terminal de entrada de los microprocesadores en el ciclo de trabajo debe debe ser del 33%. 9. ¿Qué modo de operación se selecciona c uando MN/MX se conecta a tierra? El modo de operación máxima 10. ¿Qué indica la señal de estrobo WR que proviene del 8086/8088 sobre la operacióndel 8086/8088? Indica que se está realizando una op eración de escritura. 11. ¿Cuándo flota ALE a su estado de alta impedancia? Cuando DT/R presenta un 1 lógico

12. Cuando DT/R es un 1 lógico, ¿Qué condiciones indica sobre la operación del 8087/8088? Las condiciones que indica sobre la operación es que el bus de datos esta enviando datos a la memoria o un dispositivo de E/S 13. ¿Qué ocurre cuando la entrada HOLD para el 8086/8088 se coloca en su nivel 1 lógico? El microprocesadordeja de ejecutar software y coloca sus buses de direcciones, datos y control en elestado de alta impedancia. 14. ¿Qué terminales del 8086/8088 en modo mínimo se decodifican para descubrir si el procesador se detiene? Los terminales son los siguientes: IO/M DT/R  SSO 15. Explique la operación de la terminal LOCK  La operación LOCK se convierte en un cero lógico para cualquier instrucción que tenga el prefijo LOCK. 16. ¿Qué condiciones indican las terminales QS1 y QS0 sobre 8086/8088? Las condiciones que indican esos terminales son señales para el coprocesador que indican lo que están haciendo la cola del microprocesador  17. ¿Cuáles son las tres tareas de limpieza que proporciona el generador de reloj 8284A? Las tres tareas de limpieza son:   

CLK  READY RESET

18. ¿Por cual factor divide el generador de reloj 8284A la frecuencia de salida del oscilador de cristal? El factor que divide el generador de reloj es de 3 19. Si la terminal F/C se coloca en un nivel de 1 lógico, el oscilador de cristal se deshabilita. ¿En donde se conecta la señal de entrada de sincronización al 8284A bajo esta condición? Se conecta la señal de entrada en la posición de memoria FFFF0H 20. La salida PCLK del 8284A es de__ 13,93 __ MHz si el oscilador de cristal opera a 14 MHz 21. La entrada RES que va al 8284A se coloca en un nivel de _____ lógico para reiniciar el 8086/8088? 22. ¿Qué conexiones de bus en el microprocesador 8086 se demultiplexa de manera usual? Las conexiones A0  –  A15 del bus de direcciones son las q ue se demultiplexan de manera usual

23. ¿Qué conexiones de bus en el microprocesador 8088 se demultiplexa de manera usual? Las conexionesmultiplexadas de dirección y estado A19/S6 a A16/S3. 24. ¿Qué circuito integrado TTL se utiliza a menudo para demultiplexar los buses en el 8086/8088? Se utiliza el enclavamiento transparente 74LS373 para demultiplexar los buses en los microprocesadores 25. ¿Cuál es el propósito de la señal BHE demultiplexada en el microprocesador 8086? El propósito de la señal BHE se basa para la selección del banco de memoria de los microprocesadores 26. ¿Por qué se requiere búferes con frecuencia en un sistema basado en el 8086/8088? Se requieren búferes porque se conectan demasiados dispositivos de memoria y de E/S en un sistema lo cuales los buses necesitan de búferes para estas conexiones 27. ¿Qué señal del 8086/8088 se utiliza para seleccionar la dirección de flujos de datos que pasan por el bufer de bus bidireccional 74LS245? Las señales que se debe utilizar para la dirección de datos es:  

DT/R para habilitar  DEN para deshabilitar 

28. Un ciclo de bus equivale a __ 4 __ periodos de reloj 29. Si la entrada CLK que va al 8086/8088 es de 4 MHz, ¿Cuál es la longitud de un ciclo de bus? La longitud de bus debe tener un ciclo activo del 33% la cual un nivel alto porun tercio del periodo y un bajo  por dos tercios. 30. ¿Cuáles son las dos operaciones del 8086/8088 que ocurren durante un ciclo de bus? Las dos operaciones de los microprocesadores que ocurren durante un ciclo de bus son:  

Obtención Ejecución

31. ¿Cuántos MIPS es capaz de obtener el 8086/8088 cuando opera con un reloj de 10 MHZ? Los MIPS que es capaz de obtener cuando opera un reloj de 10 MHz son de 5 millones de instrucciones por  segundo 32. Describa en forma breve el propósito de cada uno de los estados T que se muestran:

a. b. c. d. e.

T1: Se envía la dirección junto con ALE T2: Se permite tiempo para el acceso a memoria y la entrada READY T3: Se emite la señal de lectura o escritura T4: Se transfiere datos y se desactiva la lectura o la escritura Tw: Es el estado de espera que permite un tiempo adicional para el acceso de memoria

33. ¿Cuánto tiempo se permite para el acceso a memoria cuando el 8086/8088 se opera con un reloj de 5 MHz? El tiempo que se permite para el acceso de memoria es de 460ns de lectura y 88ns de escritura 34. ¿Qué anchura tiene DEN si el 8088 se opera con un reloj de 5 MHz?

35. Si la terminal READY se conecta a tierra, introducirá ___ UN ____ estados en el ciclo de bus del 8086/8088 36. ¿Qué hace la entrada ASYNC que va al 8284A? Lo que realiza es que selecciona una o dos etapas de sincronización para READY 37. ¿Qué niveles lógicos deben aplicarse a AEN1 y RDY1 para obtener un 1 lógico en el terminal READY? (Suponga que AEN2 esta en un nivel de 1 lógico) Los niveles lógicos que deben aplicarse es en las entradas a los filp  –  flopsla salida del AND entre AEN1 y RDY1 deben estar activa 38. Compare la operación en modo mínimo con la de modo máximo 8086/8088  

Modo mínimo: trabajo de manera independiente Modo máximo: trabaja con otros integrados, 8288 controlador de bus, 8087 coprocesador  matemático y otros.

39. ¿Qué función principal proporciona el controlador de bus 8288 cuando se utiliza con la operación en modo máximo del 8086/8088? La función principal del controlador de bus 8288 es de proporcionar las señales del bus de control a la memoria y al E/S, ya que estas elimina algunas líneas de señales de control de sistema y las sustituye con señales de control para los coprocesadores