Université de Tunis ***************** Institut Supérieure de l’Education et de la formation Continue
Abderrahmen Zâafouri Maître-Assistant à l’ESSTT
Année Universitaire 2006/2007
Avant propos Ce support de cours est destiné à être utilisé comme manuel pour un premier cours d’automatisme et informatique industrielle ou d’automatique industrielle. Il peut être utilisé par les étudiants, de la 1ère MST Génie Electrique, de la 2ème MST Génie Mécanique, de la 2ème MST Productique de l’Ecole Supérieure des Sciences et Techniques de Tunis. Il peut aussi être utilisé par les étudiants de 2ème cycle de la discipline Génie Electrique et Génie Mécanique de l’Institut Supérieur de l’Education et de la Formation continue. Ce support de cours me paraît un pas car il contient à la fois un cours clair et synthétique, des exercices qui favorisent l’application directe du cours, et l’assimilation de l’étude des systèmes combinatoires et séquentiels. Des sujets d’examens permettent aux étudiants de s’entraîner et de tester leur niveau de connaissance. Dans le premier chapitre, on s’intéresse aux systèmes logiques combinatoires à savoir la simplification des fonctions logiques, l’étude des circuits intégrés spéciaux (Décodeur & Multiplexeur) et la réalisation des fonctions logiques à partir de ces circuits. L’étude des principaux éléments de base utilisés dans les systèmes séquentiels synchrones et asynchrones, la synthèse et la mise en œuvre des compteurs et des registres feront l’objet du second chapitre. Le troisième chapitre est dédié au grafcet, Il s’agit de montrer que le Grafcet est un outil graphique de définition pour l'automatisme séquentiel, en tout ou rien. Mais il est également utilisé dans beaucoup de cas combinatoires ; Montrer que le grafcet est un langage clair, strict sans ambiguïté, permettant par exemple au réalisateur de montrer au donneur d'ordre comment il a compris le cahier des charges. C’est un langage universel, indépendant (dans un premier temps) de la réalisation pratique (peut se "câbler" par séquenceurs, être programmé sur automate voire sur ordinateur). Enfin, on terminera par donner la structure interne des Automates Programmables Industriels ainsi que quelques généralités et définitions. L’objectif essentiel de ce chapitre est de savoir matérialiser et simuler la partie de commande d’un automatisme par un automate programmable industriel en utilisant le grafcet comme outil de synthèse ; et d’appliquer la structure booléenne « Ladder Diagram » de programmation des automates programmables ; L’auteur remercie par avance tous les lecteurs qui lui fait part de leurs critiques et de leurs remarques constructives. Abderrahmen ZAAFOURI
2
Table des matières CHAPITRE I : ETUDE DES SYSTEMES COMBINATOIRES I. Minimisation des fonctions logiques…………………………………………..…………..………7 I.1. Méthode algébrique de simplification…………………………………….……..……….7 I.2. Méthode graphique de Karnaugh…………………………………………….…………..7 II. Fonctions combinatoires usuelles et principaux types de circuits MSI.………………….……….9 II.1. Comparaison entre information…………….………………………………...………...9 II.1.1. Principe……………………………………………………………..………...10 II.1.2. Extension pour n éléments binaires………………………………….……….10 II.1.3. Exemple de circuits MSI : 7485…………………………………..………….11 II.2. Décodage binaire……………………………………………………………...………..11 II.2.1. Principe……………..…………………………………………..…………….11 II.2.2. Exemple de circuits MSI : 74138……………………………….……………12 II.3. Décodage BCD 7 segments……………………………………………...……………..12 II.3.1. Principe…………………………………………………………..…………...12 II.3.2. Exemple de circuits MSI………………………………………...…………….13 II.4. Multiplexage de données………………………………………………..……………..13 II.4.1. Principe……………………………………………………..………………...13 II.4.2. Exemple de circuits MSI 74151……………………………………….……..14 III. Approche de synthèse d’un système combinatoire……………………………………………..15
TRAVAUX DIRIGES N°1…………………………………………….…………………...…16 CHAPITRE II : SYNTHESE ET MISE EN OEUVRE DES SYSTEMES SEQUENTIELS I. Synthèse des systèmes séquentiels : méthode d’HUFFMAN………………………………….…19 I.1. Etude d’un exemple…………………………..………………………….…….………..19 I.2. Organigramme de la méthode d’HUFFMAN…………………………..………………20 II. Synthèse et mise en œuvre des bistables………………………………………………………...20 II.1. Définition…………………………………………………………………...………….20 II.2. Bistables asynchrones…………………..……………………………….……………..21 II.2.1. Bistable asynchrone à marche prioritaire……………………….……………21 II.2.2. Bistable asynchrone à arrêt prioritaire…………………………….…………21 II.2.3. Bistable asynchrone dont la priorité est à l’état intérieur………………….…22 II.2.4. Bistable asynchrone dont la priorité est au changement d’état……………....22 II.3. Bistables synchrones………………………..………………………………….………23 II.3.1. Bascule RS………………………………………………………….………..23 II.3.2. Bascule JK…………………………………………………….……………...24 II.3.3. Bistables dérivées……………………………………………….……………25 II.3.4. Récapitulation……………………………………………………..………….26 III. Synthèse et mise en œuvre des compteurs……….……………………………………...……...27 III.1. Introduction…………………………………………………………………...……….27 III.2. Modélisation……………………………………………………………...…………...27 3
III.3. Compteurs asynchrones……..…………………………………………….…………..27 III.3.1. Exemple : compteur modulo 8……………………………….……………...28 III.3.2. Compteur modulo 6………………………………………….……………...30 III.4. Compteurs synchrones………………………………………………...………………30 III.4.1. Mode de fonctionnement unique…………………………….……………...30 III.4.2. Mode de fonctionnement multiple………………………….……………….32 III.5. Compteur programmable……………….……………………………..………………33 IV. Synthèse et mise œuvre des registres…………………………………………………………...35 IV.1. Définition………………………………………………………………………...……35 IV.2. Registre élémentaire……………………..…………………………………….……...35 IV.3. Structure d’un registre à écriture et lecture parallèle (P.I.P.O.)……………….…..….35 IV.4. Registre à écriture et lecture série : Décalage (S.I.S.O.)……………………...………36 IV.5. Registre à écriture parallèle et lecture série (P.I.S.O.)…….……………….…………37 IV.6. Structure d’un registre à écriture série et lecture parallèle (S.I.P.O.)………………....37 IV.7. Registre universel………….………………………………………………..………...37
TRAVAUX DIRIGES N°2………………………………………….………………………...39 CHAPITRE III : ETUDE DES SYSTEMES SESUENTIELS PAR GRAFCET I. Motivation………….……………………………..……………………...……………………….44 II. Le Grafcet……………………………………………...………………………………………...44 II. 1. Définition du grafcet…………………………………………...……………………...44 II. 2. Les éléments du grafcet………………………………………...……………………...45 II. 2.1. Etapes ………………………………………...……...……………………...45 II. 2.2. Actions associées à l'étape ……………………………………..…………...46 II. 2.3. Transition……………..…………….………...……...……………………...46 II. 2.4. Réceptivité ………………………………………...………………………...47 II. 2.5. Liaisons orientées ………………………………………....………………...47 III. Différents points de vue d'un Grafcet……………………...……………….…………………...48 III.1. Grafcet d'un point de vue du système…………………………….…………………...48 III.2. Grafcet d'un point de vue de la partie opérative…………………….………………...48 III.3. Grafcet d'un point de vue de la partie commande………...…………………………...48 IV. Règles d’évolution du Grafect…………………………………………….…..………………...48 V. Configurations courantes………………………………………………………….……………..51 VI. Natures des actions………………………………………………………………………..…….53 VI.1. Les actions continues…………….…………….………………………………..…….53 VI.2. Les actions conditionnelles…………….………………………………………..…….53 VI.3. Les actions temporisées…………….…………….……………………………..…….53 VI.4. Les actions limitées dans le temps (Limited)…………….……………………..…….54 VII. Exemple de Grafcet…………………………………………………………………………….55 VIII. La mise en équations d’un grafcet………………….…………………………….…………...56 VIII.1. L’équation générale…………………………………………………....……………56 VIII.1.1. Condition de mise en service…………………………..………………….57 VIII.1.2. Condition mémoire……………………………………………….….……57 VIII.1.3. Condition de mise hors service……………………………….….………..57 IX. Matérialisation d’un grafcet par un séquenceur : modules d’étapes…........................................58 IX.1. Principe des modules d’étapes……………………………………..…...……………..58 IX.2. Schéma interne du module d’étape………………..…………………………...……...59
4
IX.3. Exemple : cycle va et vient…………………………..………………………..………59 X. Matérialisation d’un grafcet par un séquenceur : bistables RS…………………………...……..60 X.1. Etude de l’exemple du cycle va et vient……………………………………...………..60 XI. Exercice…..…………………………………………………………………...………………...61
TRAVAUX DIRIGES N°3……………………………….…………………………………...62 CHAPITRE IV : LES AUTOMATES PROGRAMMABLES INDUSTRIELS I. Historique……………………………………………………………………….………………...66 II. Définition d’un automate programmable………………………………………….……………..67 III. Principales parties d’un automate programmable industriel……………………....……………67 IV. Fonctionnement d’un automate programmable………………………………………….……...68 V. Les langages de programmation…………………………………………………………………68 V.1. Le langage à contacts (Ladder Diagram)………………………………………...…….68 V.2. Le langage à instructions (Instructions List)………….……………………..…………69 V.3. Etapes de mise en œuvre d’un automatisme sur automate programmable industriel….69
SUJETS D’EXAMENS * SUJET N°1…………………………………………………………...…………………...72 * SUJET N°2……………………………………………………...…………….…………..75 * SUJET N°3……………………………………………………………………...…….…..78 * SUJET N°4…………………………………………………………………...……….…..80
BIBLIOGRAPHIE …………………………………………………………………………………83 ANNEXES……………………………………………………………………...…..………………85
5
CHAPITRE I
ETUDE DES SYSTEMES COMBINATOIRES
6
I. Minimisation des fonctions logiques Minimiser une fonction revient à diminuer le nombre de terme qui intervient dans sa définition et ainsi on réduit le nombre de circuits nécessaires à sa réalisation. I.1. Méthode algébrique de simplification On utilise les règles et les postulats de l’algèbre de boole. a+ 0= a
a.a=a
a.1= a
a+a=a
a + a =1
0 . a . b …. = 0
a.a=0
1+a+b+…=1
a + bc = (a + b)(a + c)
I.2. Méthode graphique de Karnaugh C’est une méthode systématique et pratique lorsque le nombre de variables est inférieur à 5. Une fois que les valeurs de la fonction logique sont introduites dans le tableau, on cherche à simplifier la fonction en regroupant les « 1 » ou les « 0 » qui se trouvent dans des carrés adjacents dans les boucles les plus larges. On peut faire des groupements de 2n carrés adjacents avec n = 0, 1, 2, 3.....etc. Une variable est éliminée de l’expression logique si elle se présente dans la boucle sous forma directe et inversée (en effet la variable + le complément de la variable = 1). Les variables qui sont les mêmes pour tous les carrés de la boucle doivent figurer dans l’expression finale. Remarque : La dernière ligne est adjacente à la première et la dernière colonne est adjacente à la première. Exemples : C AB 00 01 11 10
0
1
1 0 0 1
0 0 0 0
−
−
X ( A, B , C ) = B. C
7
CD AB 00 01 11 10
00
01
11
10
0 0 0 1
0 0 0 0
1 0 0 0
1 0 0 1
− −
− −
X ( A, B, C , D) = A. B .C + A. B . D CDE AB 00
000
001
011
010
110
111
101
100
1
0
0
1
1
0
0
1
01 11 10
0 0 0
1 1 1
1 1 0
0 0 0
0 0 0
1 1 0
1 1 1
0 0 0
− − − − X ( A, B , C , D, E ) = B. E + A. D. E + A. B. E Pour trouver l’expression en Nand (ON) d’une fonction logique on écrit son développement en somme de produits (dans le tableau de Karnaugh on fait des groupement de « 1 ») et l’on remplace les signes opératoires OU et ET par le signe opératoire Nand. Pour trouver l’expression en NOR (NI) d’une fonction logique on fait son développement en produit de sommes (dans le tableau de Karnaugh on fait des groupements de « 0 ») et l’on remplace les signes opératoires OU et ET par le signe opératoire NOR. Exemple : Soit F ( A, B , C , D) = {0, 1, 2 , 5, 8, 9 , 10} CD AB 00 01 11 10
00
01
11
10
1 0 0 1
1 1 0 1
0 0 0 0
1 0 0 1
− − − − − − ⎛− −⎞ ⎛− −⎞ ⎛− − ⎞ F ( A, B, C , D) = B . C + B . D + A . C .D = ⎜⎜ B/ C ⎟⎟ / ⎜⎜ B/ D ⎟⎟ / ⎜⎜ A/ C/ D ⎟⎟ ⎝ ⎠ ⎝ ⎠ ⎝ ⎠ 8
De même : − − − F ( A, B, C , D) = C.D + A.B + B. D ⇒ F ( A, B, C , D) = C.D + A.B + B. D ⎛− − ⎞ ⎛− −⎞ ⎛ − ⎞ = ⎜⎜ C ↓ D ⎟⎟ ↓ ⎜⎜ A ↓ B ⎟⎟ ↓ ⎜⎜ B ↓ D ⎟⎟ ⎝ ⎠ ⎝ ⎠ ⎝ ⎠ Il y a des applications où certaines combinaisons des variables d’entrée ne se produisent jamais. Le code BCD par exemple possède 6 combinaisons qui ne sont pas utilisées. Un circuit digital utilisant ce code fonctionne avec l’hypothèse que ces combinaisons ne se produisent jamais à condition bien sûr que le système fonctionne correctement. Comme conséquence de ceci la fonction de sortie est indifférente pour ces combinaisons de variables.
Par convention le symbole de l’indifférent est : X. Ces indifférents seront utilisés pour simplifier davantage la fonction logique comme le montre l’exemple suivant : C A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
Z 0 0 0 X X 1 1 1
AB 00 01 11 10
0
1
0 0 1 X
0 X 1 1
Z= A
indifférents
II. Fonctions combinatoires usuelles et principaux types de circuits MSI Les fonctions combinatoires fondamentales sont des problèmes combinatoires complexes communs à nombreux utilisateurs, réalisables dans des circuits intégrés. Ei
Ei 1 Système combinatoire
Sorties Si=fj(Ei)
II.1. Comparaison entre information Il s’agit d’un circuit logique combinatoire qui compare deux grandeurs binaires et produit des sorties désignant l’égalité de ces grandeurs ou lequel est le plus grand ou le plus petit.
9
Les comparateurs de grandeurs sont employés assez intensivement dans les circuits de décodage des adresses des ordinateurs. Ce sont eux qui permettent de sélectionner le périphérique ou de localiser la zone mémoire contenant les données que l’on veut trouver. Ces éléments comparent le code d’adresse envoyé par le processeur central à un code d’adresse matériel ; si les deux coïncident, la sortie SA=B du comparateur active le dispositif ayant l’adresse correspondante. Les comparateurs sont également très utiles dans les applications de régulation où un nombre binaire représentant une variable physique (comme la vitesse, la position, le courant, etc…) est comparé à une valeur de consigne. Le sorties du comparateur servent à l’envoi de signaux pour la conduite des mécanismes qui ramènent la variable physique vers son point de consigne. De même, les sorties du comparateur peuvent servir comme déclencheurs d’alarmes en cas d’anomalies dans certaines applications. II.1.1. Principe Soient ai et bi deux éléments binaires et F1, F2 et F3 les trois sorties permettant de calculer respectivement (ai=bi) ou (ai>bi) ou (ai
bi
0 0 1 1
0 1 0 1
F1 (ai=bi) 1 0 0 1
F2 (ai>bi) 0 0 1 0
F3 (ai
F1= ai ⊕bi =ai ⊗bi : Fonction égalité
F2 =aibi ,
F 3 = a ib i
II.1.2. Extension pour n éléments binaires Soient deux nombres binaires A et B représentés par n éléments binaires :
A=a n −1a n −2La1a0
et
B =bn −1bn −2Lb1b0
F1(A=B)=1 SI (a0=b0) ET (a1=b1) ET ….ET (an-1=bn-1) ⇒ F1=(a 0⊕b0)•(a1⊕b1)•L•(a n −1⊕bn −1) ; F2(A>B)=1 SI (an-1>bn-1) OU (an-1=bn-1) ET (an-2>bn-2) OU …. ⇒ F2=a n −1bn −1+(a n −1⊕bn −1)•a n − 2bn − 2+L F3(A
10
II.1.3. Exemple de circuits MSI : 7485 C’est un comparateur de grandeurs à 4 éléments binaires. Les entrées de cascade permettent la comparaison de nombres de longueur quelconque par association des boîtiers entre eux. Le schéma synoptique ainsi que la table de fonctionnement de ce circuit sont données par les figures suivantes :
D’autres circuits MSI assurent la fonction de comparaison de grandeurs binaires telle que: * 74 LS 682: Comparateur non cascadable de deux nombres à 8 eb. * 74 LS 686: Comparateur cascadable de deux nombres à 8 eb. II.2. décodage binaire II.2.1. Principe Une quantité codée en binaire avec n eb peut représenter N=2n valeurs. La fonction de décodage binaire consiste à transformer un codage binaire naturel (ou pur) en codage 1 parmi N (avec N=2n). Le décodeur binaire est un circuit à n entrées, N=2n sorties et éventuellement une ou plusieurs entrées G validant les fonctions de sortie.
{
n entrées codées binaire
Y0 Y1 e0 e1
Décodeur 1 parmi N
en-1
}
N=2n sorties
YN-1 G: entrée de validation
Si G=1, toutes les sorties de décodeur sont inactives quelque soit l’état de l’information binaire sur e0 e1L en −1 . Si G=0, pour une valeur binaire i sur les entrées e0 e1L en −1 , la sortie de rang i est active et toutes les autres sont inactives. L’équation d’une sortie de rang i s’écrit: Yi = G( e0 e1L en −1 = i ) ; i : 0K2 n −1 . 11
II.2.2. Exemple de circuits MSI : 74 138 Le circuit 74 138 est un décodeur 3 vers 8 qui répond aux principes généraux précédents. Les figures suivantes en donnent respectivement le schéma synoptique et la table de vérité.
Table de vérité G1 G2a 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 X 1 X X 0 X
Entrées G2b CBA 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 X XXX 1 XXX X XXX
Sorties Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
D’autres circuits MSI assurent la fonction de décodage binaire telle que: * 74 LS 154: Décodeur 16 sorties avec deux entrées de validation (boîtier 24 broches) * 74 LS 42: Décodeur 10 sorties (boîtier 16 broches). * 74 LS 139: Double décodeur à 4 sorties avec entrées de validation (boîtier 16 broches, deux décodeurs indépendants). * 74 LS 155 (74 LS 156): Double décodeur à 4 sorties à adresse unique et double validation (boîtier 16 broches). II.3. décodage BCD-7 segments II.3.1. Principe Dans de nombreux affichages numériques, les dix chiffres du code décimal (0 à 9), et parfois les caractères hexadécimaux (A à F), sont configurés au moyen de 7 segments. Chaque segment est constitué d’un matériau qui émet la lumière quand il est traversé par un courant. Les matériaux les plus utilisés sont les diodes électroluminescentes (LED) et les filaments incandescents.
12
La fonction de décodage consiste à traduire la série d’entrée de valeurs représentées par les quatre bits du code BCD (8421) en sept sorties correspondant aux valeurs des sept segments de l’afficheur. Les sorties actives permettent de faire passer un courant dans le segments qui forment le chiffre décimal correspondant au quatre bits du BCD. a f
g
e
d
D
b
4 entrées d’un nombre codé
c
Décimal D 0 0 0 0 0 0 0 0 1 1
0 1 2 3 4 5 6 7 8 9
BCD (8421) C B 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0
A 0 1 0 1 0 1 0 1 0 1
Décodeur BCD 7segments
C B A
a 1 0 1 1 0 1 0 1 1 1
a b c d e f g
b 1 1 1 1 1 0 0 1 1 1
Sorties c d e 1 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 0 0
f 1 0 0 0 1 1 1 0 1 1
g 0 0 1 1 1 1 1 0 1 1
II.3.2. Exemple de circuits MSI : Comme exemple de décodeur de BCD à sept segments, citons les circuits intégrés 7442, 7445, 7446, 7447, 7448, 7449 et 74247. Parmi les caractéristiques techniques de ces décodeurs, relevons l’affichage de signes particuliers en plus des nombres décimaux. II.4. Multiplexage de données II.4.1. Principe Le multiplexeur est un circuit qui permet de sélectionner une ligne d’entrée par une adresse et de faire apparaître à la sortie l’état de cette ligne, c’est à dire le niveau haut ou bas. G: Entrée de validation
{
E0 E1
N= 2n entrées
Multiplexeur Y : Sortie
N vers 1 EN-1
An-1
13
A0
Entrées d’adressage
Un multiplexeur se comporte comme un commutateur dans lequel un code numérique appliqué aux entrées d’adressage commande les entrées de données qui sont raccordées à la sortie. Autrement dit, un multiplexeur choisit une source de données d’entrée parmi N et transmet celle-ci à la seule voie de sortie existante. II.4.2. Exemple de circuits MSI : 74151 G: Entrée de validation
8= 23 entrées de données
{
D0 D1
Multiplexeur
Y : Sortie
8 vers 1
W=Y
D7 B A Entrées d’adressage
C
Entrées Adresse Validation C B A G X X X 1 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0
14
|Sortie Y 0 D0 D1 D2 D3 D4 D5 D6 D7
III. Approche de synthèse d’un système combinatoire
Spécification ou cahier de charges (à compléter éventuellement)
Analyse
Système simple avec des fonctions quelconques
Systèmes composés de fonctions connues
Système complexe
Choix des circuits MSI correspondants Décomposition ou découpage en fonctions connues
Table de vérité Schéma et documentation
Choix de composants
Circuits SSI
Calcul des fonctions sous forme canonique ou simplifiée
Schéma et documentation
Circuits MSI (multiplexeurs, décodeurs)
Calcul des fonctions sous forme canonique ou simplifiée
Schéma et documentation Circuits programmables
Mémoires programmables
Inscription de la table de vérité 15
Circuits Logiques programmables « PLD » (FPLA, PAL, GAL,….)
TRAVAUX DIRIGES N°1 Exercice 1 Montrer l’égalité en utilisant l’algèbre de Boole
(A+ B)( A⋅B )= A⋅B ; (A+ B )⋅( A+ B+C)= AC + B ; (A⊕ B)+(B⊕C)+(A⊕C)=1 Exercice 2 Montrer que les opérateurs NOR et NAND sont des opérateurs universels (c.à.d. on peut réaliser les trois fonctions logiques de base OU , ET et NON uniquement avec ces opérateurs). Exercice 3 Soient les fonctions logiques suivantes :
F1(x,y,z,t) = Σ (3,4,5,7,9,13,14,15) F3(x,y,z,t) = Σ (3,4,5,6,7,8,9,10,12,13) F5(x,y,z) = Σ (0,2,3,4,6) F7(x,y,z,t) = Σ (3,4,6,8,10,14)
; ; ; ;
F2(x,y,z,t) = Π (2,3,4,5,6,7) F4(x,y,z,t) = Σ (0,1,2,3,4,5,8,9,10,11) F6(x,y,z,t) = Π (0,1,2,8,9,12,13,14,15) F8(x,y,z,t) = Π (1,3,7,12,15)
a)Déterminer les équations simplifiées de F1, F2 et F7 sous forme de somme de Produit (1ère forme canonique simplifiée) et de produit de somme (2ème forme canonique simplifiée) b)Trouver la forme minimale avec des portes NAND des fonctions F3 et F4 c)Trouver la forme minimale avec des portes NOR des fonctions F5 et F6 Exercice 4 Synthèse d’un circuit combinatoire avec quatre entrées a, b, c, d et une sortie F. On donne les conditions suivantes: ⎧a=1 et F =1 si ⎨ ⎩a=1 et
b=0 c ou d =1
a) Donner la table de vérité. b) Ecrire l’expression de F et la simplifier. c) donner le logigramme de la fonction F en utilisant des portes NAND à 2 entrées. Exercice 5 Soit un système combinatoire permettant de réaliser la multiplication arithmétique de deux nombres binaires (A)10=(a1 a0)2 et (B)10=(b1 b0)2. Le résultat de la multiplication est exprimé en binaire par (S)10=(S3 S2 S1 S0)2. 16
a1 a0 b1 b0
Multiplicateur arithmétique
S3 S2 S1 S0
1°/ Etablir la table de vérité de ce circuit combinatoire. 2°/ Réaliser les logigrammes de S3 , S2 , S1 et S0 en utilisant que des portes logiques « Nand ». Exercice 6 Déterminer le logigramme d’un transcodeur du BCD8421 de variables (abcd) en BCD84-2-1 de variables (W,X,Y,Z) avec le minimum de portes NAND à deux entrées. a b c d
Système Combinatoire
Transcodeur BCD8421 - BCD84-2-1
W X Y Z
Exercice 7 Donner les schémas de câblage des fonctions logiques suivantes avec un décodeur 1 parmi 8 et des portes NAND.
F1 ( x, y, z ) = xy + xz
; F2(x,y,z,t) = Σ (0,1,4) ;
F3(x,y,z,t) = Σ (3,4,5,7)
Exercice 8 Donner les schémas de câblage des fonctions logiques suivantes avec des multiplexeurs 8 vers 1
1. F1(x,y,z,t) = Σ (3,4,5,7,9,13,14,15) 2. F2(x,y,z,t) = Π (2,3,4,5,6,7) 3. F3(x,y,z,t) = Σ (3,4,5,6,7,8,9,10,12,13) 4. F4(x,y,z,t) = Σ (0,1,2,3,4,5,8,9,10,11)
17
CHAPITRE II
SYNTHESE ET MISE EN ŒUVRE DES SYSTEMES SEQUENTIELS
18
I. Synthèse des systèmes séquentiels: Méthode d’Huffman I.1. Etude d’un exemple
Un plateau tournant est calé sur l’axe d’un réducteur à roue et vis sans fin qui lui même entraîné par un moteur électrique (M). Le plateau circulaire comporte un bossage qui agit sur un contact électrique (a) à la manière d’une came. Le fonctionnement de ce système est le suivant: -Au repos, le bouton poussoir (m) n’est pas actionné, le contact (a) est appuyé par le bossage du plateau circulaire. -Quand on appuie sur le bouton poussoir (m), on désire que le moteur se mette à tourner entraînant ainsi le plateau circulaire par l’intermédiaire d’un réducteur. -L’appui sur le bouton poussoir (m) est maintenu jusqu’à ce que le bossage du plateau circulaire libère le contact électrique (a). -Lorsque le contact électrique (A) est libéré, on relâche le bouton poussoir (m) et le plateau continue à tourner. -Lorsque le plateau fait un tour, on désire que le moteur s’arrête. On demande de : 1. Matérialiser cet automatisme par un logigramme. 2. On suppose que l’action sur le bouton poussoir m est fugitive (m sera relâché aussitôt qu’il est actionné), refaire l’étude de cet automatisme, conclure.
19
I.2. Organigramme de la méthode d’Huffman Début
cahier de charges clair ? Hypothèses supplémentaire -Définir les variables primaires d’E/S Etablir le graphe des états stables (diagramme des transitions) Etablir la matrice primitive des Simplifications: -détecter les états équivalents -établir le polygone de -Etablir la matrice réduite -Coder les états -Etablir la matrice des variables secondaires Choisir la technologie de
Aléas ?
Fin
II. Synthèse et mise en œuvre des bistables II.1. Définition Un bistable ou (bascule, mémoire, FLIP-FLOP) est un système séquentiel élémentaire, qui comporte 2 entrées et 2 sorties, possédant deux états une stable et l’autre instable ( si m = a =1 on peut avoir à la sortie des cas totalement différent).
20
m
Q FLIP-FLOP
a
Q
II.2. Bistables asynchrones II.2.1. Bistable asynchrone à marche prioritaire : t : Situation présente. t + τ : Situation futur. q(t)
0
1
00 01 11 10
0 0 1 1
1 0 1 1
ma
Q(t + τ)
Q( t + τ ) = m + a. q = m / ( a / q) = m ↓ ( a ↓ q) Diagramme de fluence:
II.2.2. Bistable asynchrone à arrêt prioritaire : q(t) 0 1 ma 0 00 1 0 0 01 0 0 11 10 1 1 Q(t + τ)
Q( t + τ ) = m. a + a. q = ( m / a) / ( a / q) Diagramme de fluence:
21
II.2.3. Bistable asynchrone dont la q(t) 0 ma 0 00 0 01 0 11 10 1
priorité est à l’état intérieur 1 1 0 1 1 Q(t + τ)
Q(t + τ ) = m.a + a.q + m.q = (m / a) /(a / q ) /(m / q ) = ⎡⎢(m / a) /(a / q ) ⎤⎥ /(m / q ) ⎣ ⎦ Diagramme de fluence:
II.2.4. Bistable asynchrone dont la priorité est au changement d’état q(t)
0
1
00 01 11 10
0 0 1 1
1 0 0 1
ma
Q(t + τ)
Q( t + τ ) = m. q + a. q = ( m / q) / ( a / q) Diagramme de fluence:
J
Q FLIP-FLOP
K
Q
22
II.3. Bistables synchrones Dans une bascule synchrone, l’exécution de l’ordre n’intervient qu’avec un signal de synchronisation. Ce signal est appelé horloge ″H″ ou clock pulse ″Cp″ ou timing ″T″.
Symboles
II.3.1. Bascule RS S: SET (Mise à 1) et R: RESET (remise à zéro) a) Bascule RS à niveau haut
b) Bascule RS à niveau bas
23
c) Bistable RS Maître esclave
d) Chronogramme Au départ, on suppose Q = 0
II.3.2. Bascule JK
a)Chronogramme Au départ, on suppose Q = 1
Remarque : En général, les bascules synchrones comportent deux entrées supplémentaires dites asynchrones, qui sont prioritaires par rapport aux entrées synchrones.
24
SD : entrée asynchrone de forçage à 1 (PRESET) RD : entrée asynchrone de forçage à zéro (CLEAR) * Si SD = 0 et RD = 1 ⇒ Q = 1 ∀ J, K et H * Si SD = 1 et RD = 0 ⇒ Q = 0 ∀ J, K et H La bascule est commandé par J, K et H seulement dans le cas SD = RD = 1. b) Bistable JK Maître esclave avec entrée de forçage
II.3.3. Bistables dérivées : On utilise couramment d’autres fonctions séquentielles qui sont des applications ou des cas particuliers des fonctions élémentaires RS et JK. a. Bistable D : C’est typiquement la mémoire unitaire, dont la seule fonction est l’enregistrement et la conservation d’un bit 1 ou 0.
b. Bistable T : Elle n’a qu’une seule entrée T, qui est en fait l’entrée de synchronisation sur laquelle on envoie des impulsions de commande.
25
II.3.4. Récapitulation Type
RS
JK
D
Table de vérité
Table d’éxcitation
S
R
S
R
0 1 0 1
0 0 1 1
1 0 0 φ
0 1 φ 0
J
K
J
K
0 1 0 1
0 0 1 1
1 φ 0 φ
φ 1 φ 0
D
Qn
1 0 0 1
0 1 0 1
T
Qn
1 1
0 1
δ
0 0
0 1
μ0 μ1
D
0 1
T
T
0 1
Qn+1 Qn
1 0 -Qn+1 Qn
1 0 Qn Qn+1 0
1
Qn+1 0
1
Diagramme de fluence
Equation
ε
δ μ0 μ1
Qn+1 =S+R.Qn
ε
δ μ0 μ1
Qn+1 =J Qn +K.Qn
ε
δ μ0 μ1
Qn+1 =D
ε
Qn+1 =TQn +T.Qn
26
Fonctionnement statique d’une bascule JK Mode
Asynchrone
SD 0 1 0
RD 1 0 0
1
1
H x x x
J x x x
K x x x
Qn+1 1 0 --
0
0
Qn
Remarque μ1 μ0 instable Maintien
δ 1
0
1
1
0
Synchrone
ε
1
1
1
0
1
1 x
Qn
Commutation 1 1
1 1
0 ou 1
1 x
Qn
Maintien
III. Synthèse et mise en œuvre des compteurs III.1. Introduction Un compteur est un dispositif destiné à enregistrer le résultat d’un comptage d’impulsions. Le nom de compteur désigne, généralement un nombre binaire croissant en fonction des impulsions d’entrée. Un compteur est en général, constitué de deux parties essentielles :
* un ensemble de n bascules dont le nombre est fonction du modulo du compteur m tel que : 2n-1 < m ≤ 2n . * Un réseau combinatoire qui relie entre les différentes bascules de manière à caractériser le comptage, c’est à dire à obtenir après chaque impulsion, les sorties correspondantes au code choisi. III.2. Modélisation
H
Compteur
S1 S2 S3 Sn
III.3. Compteurs asynchrones Les impulsions s’appliquent à l’entrée de la première bascule, de poids faible. Sa sortie est appliquée à l’entrée horloge de la bascule suivante, et ainsi de suite jusqu’à la dernière bascule.
27
Le modulo est un nombre indiquant le nombre d’état compté, ou bien, le nombre par lequel la fréquence est divisée à la sortie de la dernière bascule. Un compteur modulo 2n contient les 2n états possibles. Il compte jusqu’à (2n-1) avant d’être initialisé. III.3.1. Exemple : compteur modulo 8 En utilisant une méthode systématique, on va faire la synthèse d’un compteur asynchrone modulo 8 dans le code binaire naturel.
Compteur Asynchrone Modulo 8
H
Q0 Q1 Q2
a. Table des états Décimal
Q2
Q1
Q0
0
0
0
0
H
1
0
0
1
H
2
0
1
0
H
3
0
1
1
H
4
1
0
0
H
5
1
0
1
H
6
1
1
0
H
7
1
1
1
H
0
0
0
0
28
H0 =H
H1 =Q0
H2 =Q1
Q0
Q0
Q1
Q0
Q0
Q1
b. Table de succession des états Q1 Q0
00
01
11
10
0 1
001 101
010 110
100 000
011 111
Q2
Qi(t + τ) Q1 Q0
00
01
11
10
0 1
xxε xxε
xεδ xεδ
εδδ δδδ
xxε xxε
Q2
Qi(t + τ)
Remarque * Pour déterminer l’expression de J, on prend seulement les enclenchements (ε), les déclenchements (δ) et les maintient à 1 (μ1). * Pour déterminer l’expression de K, on prend seulement les déclenchements (δ), les enclenchements (ε) et les maintient à 0 (μ0).
Donc, on a : J0 = J1 = J2 = 1 & K0 = K1 = K2 = 1 Pour la synthèse d’un compteur asynchrone de capacité une puissance de 2 on a: Ji = Kj = 1 ∀ i et j
c. Schéma de câblage
29
d. chronogramme
III.3.2. Compteur modulo 6
III.4. Compteurs synchrones Dans le compteur synchrone, toutes les bascules sont commandées en même temps par le même signal d’horloge. le basculement des différents étages s’effectue donc au même moment puisque l’on dispose d’une horloge commune. On élimine ainsi l’inconvénient rencontré dans les compteurs asynchrone, dans lequel les temps de commutation s’ajoutaient et rendaient impossible le comptage en fréquence élevée. Pour réaliser un compteur, on procède de la manière suivante : * définition de la capacité maximale du compteur: c’est à dire le plus grand nombre binaire que le compteur peut afficher. Ceci permet de déterminer le nombre de bascules à utiliser. * choix du code binaire à utiliser. * A l’aide des tables des transitions des bascules utilisées, déterminer les valeurs d’entrée de chacune des bascules qui définissent l’état du compteur à chaque impulsion d’avancement. * Porter les valeurs des entrées dans un tableau de Karnaugh afin de déterminer les équations simplifiées à réaliser sur chacune des entrées. III.4.1. Mode de fonctionnement unique
H
Compteur synchrone Modulo 6 30
Q0 Q1 Q2
a. Table de vérité
Impulsion 0 1 2 3 4 5
Q2n
0 0 0 0 1 1
Q1n
Q0n
Q2n + 1
Q1n + 1
Q0n + 1
0 0 1 1 0 0
0 1 0 1 0 1
0 0 0 1 1 0
0 1 1 0 0 0
1 0 1 0 1 0
b. Table de succession des états codées S.F
Q2n + 1
Q1n + 1
Q0n + 1
000 001 011 010 110 111 101 100
μ0 μ0 ε μ0 --δ μ1
μ0 ε δ μ1 --μ0 μ0
ε δ δ ε --δ ε
S.A
J 0 = Q2 ; K 0 = Q2 Q1 ;
J1 = Q2 Q0 ; J 2 = Q1 K1 = Q2 ; K 2 = Q0
c. Schéma de câblage
31
d. chronogramme
III.4.2. Mode de fonctionnement multiple
H
Compteur synchrone Modulo 5
a b
a
Q0 Q1 Q2
0
1
Remise à zéro R.A.Z. Décomptage
Comptage
b 0
Arrêt
1
a. Table de succession des états
ab S.A. 0 1 2 3 4
00
S.F. 01
11
10
0 0 0 0 0
4 0 1 2 3
0 1 2 3 4
1 2 3 4 0
32
b. Table de succession des états codés ab n 2
00
01
11
10
000 000 000 000 ---000
100 000 010 001 ---011
000 001 011 010 ---100
001 010 100 011 ---000
Q Q Q n 1
n 0
000 001 011 010 110 111 101 100
III.5.Compteur programmable Définition : Un tel compteur regroupe dans un même boîtier deux fonctions, celle de comptage et celle de stockage, dans un registre à entrées parallèles et sorties parallèles. Le schéma de la figure ci-dessous représente le schéma logique du circuit et le diagramme temporel de la figure de la page 43 représente une séquence typique d’utilisation.
33
Schéma logique du Compteur programmable
Une séquence typique d’utilisation
34
IV. Synthèse et mise en œuvre des registres IV.1. Définition Un registre est un système séquentiel synchrone permettant le stockage des données binaires jusqu’à leur traitement ou leur expédition: c’est une mémoire formé par des bistables. Il est spécifié par : * le nombre de bits de sortie, * le mode de fonctionnement. IV.2. Registre élémentaire: Qn+1 = D
IV.3. Structure d’un registre à écriture et lecture // (PIPO)
35
Exemple de registre PIPO
IV.4. Registre à écriture et lecture série : décalage (SISO)
Exemple d’un registre SISO à décalage droite
a. Table de succession des états
e Q0n
00
01
11
10
000 000 001 001
010 010 011 011
110 110 111 111
100 100 101 101
n 2
Q Q n 1
00 01 11 10
D0 = e, D1 = Q0, D2 = Q1
36
b. Schéma de câblage
IV.5. Registre à écriture // et lecture série : (PISO)
IV.6. Registre à écriture série et lecture // : (SIPO)
IV.7. Registre universel Définition : Ce registre est dit universel car il peut fonctionner selon tous les modes définis précédemment (entrées série ou parallèle, sorties série ou parallèle). Son fonctionnement peut être analysé à partir d’une part de son schéma logique, représenté sur la fig.(A1) et d’autre part du diagramme temporel d’une séquence typique d’utilisation, représenté sur le schéma suivant :
37
Schéma logique Registre universel
38
TRAVAUX DIRIGES N°2 Exercice 1 Lorsqu’on appui et on relâche le bouton poussoir m, la tige d’un vérin effectue un seul mouvement de va et vient entre deux capteurs a et b et s’arrête. L’appui sur m au cours du mouvement n’a aucune influence sur le déroulement du cycle. Déterminer les équations correspondantes du système par la méthode d’Huffman. Exercice 2 La commande d’ouverture d’une porte S = 1 est assuré par les séquences suivantes :
ab S
00 0
01 0
11 0
10 0
00 1
Pour mettre S = 0 il suffit d’appuyer soit sur a soit sur b. Faire la synthèse de cet automatisme par la méthode d’Huffman. Exercice 3 poste de perçage automatisé : Figure1 : Cycle en L
Les pièces à percer arrivent par gravité dans une goulotte. La première ce place devant la tige du vérin C1 en position initiale ( g actionné ). Si la perceuse est au point haut, la pièce est poussée et maintenue serrée en position de perçage. La perceuse qui est en rotation permanente, descend, effectue le perçage et remonte. La première pièce est éjectée et la suivante dont l’avance était contrariée par la garde du vérin vient se mettre en place pour permettre la reprise du cycle dès la rentrée de la tige du vérin C1 pour actionner le capteur g. Retrouver, par la méthode d’Huffman, les équations de commande suivantes : ⎧ X = d .h + x.b ⎪ ⎨V1 = g.h + x ⎪V = x + g ⎩ 2
39
V23
C2 h Goulotte
AV
b
REMO
V1
DE
Butée
C1
g
d
Figure 1 Exercice 4 Pour emprunter une autoroute à péage, l’automobiliste doit s’arrêter au poste de contrôle, déposer une pièce de monnaie dans un panier placé à cet effet. Le feu rouge disparaît alors que le feu vert s’allume. L’automobiliste peut alors emprunter l’autoroute. Poste contrôle
de
a
R V K
b
(Cellule photoélectrique)
Le fonctionnement de ce poste de péage est le suivant: L’automobiliste s’arrête, dépose une pièce qui agit sur le passage sur le contact « a » (impulsion: la variable « a » passe à 1 puis revient à 0) et le feu vert s’allume (V=1); il avance, interceptant le faisceau de la cellule b (b=1) qui maintient le feu vert; lorsque la voiture n’intercepte plus le faisceau de cellule, le feu rouge s’allume (R=1) et le vert s’éteint. Si l’automobiliste s’avance par distraction devant la cellule b sans payer, la Klaxon retentit (K=1) et le feu rouge reste allumé (R=1). Le conducteur fait marche arrière pour se placer face au panier a, le Klaxon retentit, le feu reste rouge. Dès que 40
la pièce est introduite dans le panier, le feu vert s’allume (V=1) et le conducteur peut continuer sa route dans les conditions normales spécifiées dans le paragraphe précèdent. Dans le cas où la pièce de monnaie n’ayant pas été déposée, le Klaxon est actionné par la cellule b et l’automobiliste ne peut reculer parce que la voiture suivante le gêne. Il descend de voiture et met la pièce; alors le feu vert s’allume, le Klaxon s’arrête et il peut reprendre sa route. On demande de faire la synthèse de cet automatisme en utilisant la méthode d’Huffman.
Exercice 5 Faire la synthèse d’un compteur BCD8421 avec des bascules D. Fonctionnement au front montant. Exercice 6 Réaliser un compteur qui compte une décade (10 impulsions) dans le code binaire naturel. Utiliser des bascules JKH↓.
Exercice 7 Soit le compteur asynchrone suivant :
1. Tracer le diagramme temporel des sorties à partir de l’état 000. De quel modulo est ce compteur. 2. En déduire un compteur modulo 9.
41
Exercice 8 Faire la synthèse d’un registre à entrées parallèles-sorties séries (PISO). Utiliser les entrées de prédisposition S (Set) et R (Reset).
42
CHAPITRE III
ETUDE DES SYSTEMES SEQUENTIELS PAR GRAFCET
43
I. Motivation
Pour une machine donnée, la description et la compréhension des cycles automatiques doivent être claire pour toutes les personnes chargées d’intervenir. Or lorsque certaines spécifications sont exprimées en langage courant, il y a un risque permanent d’incompréhension. D’une part, le langage courant est mal adapté pour décrire précisément le système séquentiel, d’autre part les interprétations individuelles peuvent différer d’une personne à une autre. Pour cela des normes ont été proposées afin de permettre une représentation graphique concise et précise des fonction à réaliser pour les parties commande des systèmes automatisés : c’est le GRAFCET qui a été adopté. II. LE GRAFCET
Le GRAFCET est un langage graphique international pour décrire, réaliser et analyser les automatismes. Il est composé d’un ensemble d’étapes et de transitions représentant le déroulement du cycle de l’automatisme. Un GRAFCET est établi pour chaque machine lors de sa conception, puis utilisé tout au long de sa vie : réalisation, mise au point, maintenance, modifications, réglage. Le langage GRAFCET doit donc être connu de toutes les personnes concernées par les automatismes, depuis leur conception jusqu'à leur exploitation. Le GRAFCET est inclut dans une norme internationale du Comite International d’Electrotechnique depuis 1988 (IEC 848). Le GRAFCET est connu sous l’appellation anglo-saxonne < Sequential Function Chart> ou SFC. Sa pratique est généralisée dans de nombreuses industries et dans l’enseignement. Les avantages de ce mode de représentation sont : - Il est indépendant de la matérialisation technologique. - Il traduit de façon cohérente le cahier des charges. - Il est bien adapté au système automatisé. II.1. Définition du GRAFCET Le GRAFCET est l’abréviation du : GRAphe
GRA
Fonctionnel de Commande
F
C 44
Etapes et Transitions
E
T
C’est un modèle de représentation graphique qui traduit l’évolution du fonctionnement d’un automatisme séquentiel par un ensemble : - D’ETAPES aux quelles sont associées des ACTIONS. - De TRANSITIONS aux quelles sont associées des RECEPTIVITES. - De LIAISONS orientées (ou arcs orientés) ENTRE les étapes et les transitions. La règle d’établissement du GRAFCET c’est l’alternance étape- transition. II.2. Les éléments du GRAFCET II.2.1. Etapes
Une étape est une situation dans laquelle le comportement d’une partie ou de totalité du système automatisé est invariant par rapport à ses entrées et ses sorties. Une étape est représentée graphiquement par un carré repéré par un numéro identificateur. 1
L’entré d’une étape est figurée à la partie supérieure alors que la sortie se trouve à la partie inférieure de chaque symbole (exemple : entrée et sortie de l’étape 1). entrée 1
sortie Une étape initiale est représentée en doublant le contour du symbole d’étape correspondant (exemple : étape initiale 0). 0
Une étape peut avoir plusieurs entrées et plusieurs sorties. (l’étape 4 possède 3 entrées et 2 sorties). 4
A un instant donné, et suivant l’évolution du système : - une étape est soit active, soit inactive. - l’ensemble des étapes actives définit la situation de la partie commande. S’il est nécessaire de préciser la situation du GRAFCET à un instant
45
donné, il est commode de repérer toutes les étapes actives à cet instant en plaçant une marque dans la partie inférieure du symbole de l’étape concernée. 3
II.2.2. Actions associées à l’étape
Une ou plusieurs actions élémentaires ou complexes peuvent être associées à une étape. Elles traduisent ce qui doit être fait chaque fois que l’étape à laquelle elles sont associées est active. Ces actions peuvent être externes (sorties) ou internes (lancement temporisateur, comptage…). Les sorties de la partie commande correspondent aux ordres émis vers la partie opérative ou vers les éléments extérieurs. Les actions sont décrites de façon littérale ou symbolique à l’intérieur d’un ou plusieurs rectangles reliés à la partie droite de l’étape à laquelle elles sont associées. 4
Action A
Plusieurs actions associées à une étape peuvent être disposées de façons différentes. Les trois représentations ci-contre sont correctes et équivalentes. Représentation 1 1
Action A Action B Action C
Représentation 2 1
Action A
Action B
Représentation 3 Action C
1
Action A Action B Action C
II.2.3. Transition
Une transition indique la possibilité d’évolution entres étapes. Cette évolution ne s’accomplit que par le franchissement de la transition de sortie de l’étape. Une transition est graphiquement représentée par un trait fort. 4
Action A
Transition
46
II.2.4. Réceptivité
A chaque transition est associée une réceptivité. Une réceptivité est une condition logique (Variable ou fonction logique) qui permet de distinguer parmi toutes les informations disponibles celle qui est susceptible de faire évoluer la partie commande du système à un instant donné. 4
M
h II.2.5. Liaisons orientées
Les liaisons orientées indiquent le sens d’évolution du GRAFCET. Les liaisons orientées se représentent par des lignes horizontales ou verticales. Par convention, le sens des évolutions s’effectue toujours de haut vers le bas et de gauche vers la droite. Des flèches sont utilisées pour marquer l’orientation des liaisons lorsque, leurs présences peuvent apporter une meilleure compréhension.
II.3. Ecriture d’un GRAFCET
Etape initiale 0
Transition Etape N°1
t2 1
Action 1
2
Action 2
n
Action n
t3
Liaison orientée
t1
47
Liaison
III. Différents points de vue d’un GRAFCET La répresentation d’un système automatisé par un GRAFCET,prend en compte le « point de vue » selon lequel l’observateur s’implique au fonctionnement de ce système. On distingue trois « points de vue » : - GRAFCET d’un point de vue système. - GRAFCET d’un point de vue partie operative . - GRAFCET d’un point de vue partie commande . III.1. GRAFCET d’un point de vue du système C’est un graphe qui décrit le fonctionnement global du système. Il traduit le cahier des charges sans précision de la technologie adaptée. Le GRAFCET de ce point de vue permet de dialoguer avec des personnes non spécialiste (fournisseur, décideur…..). Son écriture en langage clair, permet donc sa compréhension par tout le monde. III.2. GRAFCET d’un point de vue de la partie opérative
Dans ce type de GRAFCET, on spécifie la technologie de la partie opérative ainsi que le type de ses informations reçues (ordre) et envoyées (compte rendu). L’observateur de ce point de vue étant un specialiste de la partie opérative, la partie commande ne l’intéresse que par ses effets. III.3. GRAFCET d’un point de vue de la partie commande
Ce GRAFCET est établi en spécifiant la technologie des éléments de dialogue. - Entre PC et PO ; - Entre PC et opérateur ; - Entre PC et autre système. C’est un GRAFCET établi par un spécialiste , c’est la version qui lui permet d’établir les équations et éventuellement les schémas de réalisations (élèctrique, pneumatique….). C’est le point de vue qui nous interesse pour la suite de ce travail. IV. Règles d’èvolution du GRAFCET
Cinq règles d’évolution définissent formellement le comportement dynamique de la partie commande. Règle 1 : La situation initiale d’un GRAFCET caractèrise le comportement initial de la partie commande vis-à-vis de la partie opérative . Elle correspond aux étapes actives au début du fonctionnement ( étape initiale ou étape d’attente ). Dans un GRAFCET il doit y avoir au moins une étape initiale. 48
Règle 2 : Franchissement d’une transition : Une transition est dite validée lorsque toutes les étapes immédiatement précédentes reliées à cette transition sont actives. Le franchissement d’une transition se produit : - Lorsque la transition est VALIDEE. - ET QUE la réceptivité associée à cette transition est VRAIE.
1
1
1
a
a=0 2
2
2
b
a=1
b
b
Transition non validée
Transition Validée
Transition franchie
La transition 1-2 est non validée L’étape 1 étant Inactive
La transition 1-2 est validée L’étape 1 étant active mais elle ne peut être franchie car la réceptivité a =0
La transition 1-2 est franchie car la réceptivité a=1
Règle 3 : Evolution des étapes . Cette règle s’applique dans le cas d’un GRAFCET à une ou plusieurs séquences. Le franchissement d’une transition entraine simultanément l’activation de toute les étapes immédiatement suivantes et la désactivation de toutes les étapes immédiatement précedentes.
49
1
1
2
1
2
a et b
2
(a et b) = 0
(a et b) = 1 3
3
3
Transition validée (étape 1-2 actives)
Transition non validée (étape 1 non active)
Transition franchie (étape 3 active , 1-2 inactive)
Règle 4 : Evolution simultanées Plusieurs transitions simultanément franchisables sont simultanément franchies. Cette règle sert à considérer le parallélisme struturel et éventuellement à décomposer un GRAFCET en plusieurs diagrammes tout en assurant de façon rigoureuse leur synchronisation ( parallélisme interprété ). Dans ce cas, il est indispensable de faire intervenir dans les réseptivités les états actifs des étapes.
La variable d’étape « Xi » représente l’état de l’étape « i ». * « Xi » = 1 et « Xi » = 0 lorsque l’étape « i » est active. * « Xi » = 0 et « Xi » = 1 lorsque l’étape « i » est inactive 4 4
4
h 5
8
h.X4
h.X8
5 5
9
Règle 5 : Activation et désactivation simultanées d’une étape. Si au cours du fonctionnement,la même étape est simultanèment activer et désactiver elle reste active. Nota : La durée de franchisement d’une transition (ou d’activité d’une étape ) ne peut jamais être rigoureusement nulle. La durée de franchissement d’une transition est en générale imposée par la technologie utilisée pour la réalisation de l’automatisme. 50
V. Configurations courantes divergence en OU :
Convergence en OU :
Si l’étape 1 est active et si a = 1, alors on aura la désactivation de l’étape 1 et l’activation de l’étape 2, l’étape 3 reste inchangé.
Si l’étape 1 est active et si a = 1, alors on aura la désactivation de l’étape 1 et l’activation de l’étape 2, l’étape 3 reste inchangé.
Si a = b = 1, on aura alors la désactivation Si a = b = 1, on aura alors la de l’étape 1, l’activation des étapes 2 et 3. désactivation des étapes 1 et 2 et l’activation de l’étape 3. On appelle BARRE DE OU la barre symbolisant les entrées / sorties multiples d'étapes. Divergence en ET :
Convergence en ET :
Si l’étape 1 est active et si a = 1, alors on Si les étapes 1 et 2 sont actives et si a = aura la désactivation de l’étape 1 et 1, alors on aura la désactivation des l’activation des étapes 2 et 3. étapes 1 et 2 et l’activation de l’étape 3, On appelle couramment BARRE DE ET la double barre, mais attention ce n'est pas une entité à part mais une partie d'une transition. Détaillons également le saut avant (si a alors ...) et les boucles (répéter ... jusqu'à c). Ce sont les deux seules possibilités avec des OU: il ne peut y avoir de divergence en ou après une transition
51
Exemples de Grafcet
1. Considérons un Grafcet comportant 4 étapes (1, 2, 3 et 4) et deux transitions de réceptivité t1 et t2. Construire la portion du Grafcet réalisant : Quand les étapes 1 ET 2 sont actives alors : * Si t1 = 1 passer à l’étape 3, * Si t2 = 1 passer à l’étape 4, * Sinon rester en 1 et 2 La solution ci-dessous est accompagnée d'une représentation de type "réseau de Petri" pour bien montrer où doivent se placer les convergences et divergences (à quoi doit être reliée 1?, à quoi doit être reliée t1? ...). En fait on trouve la solution facilement en analysant les cas d'évolution (quand franchit t'on t1 ?). Il faut souligner que l'ajout d'une étape intermédiaire n'est pas une bonne solution car tout passage d'une étape dure un laps de temps (donc discontinuité sur les sorties = aléa technologique)..
2. Problème du même ordre : Quand (étape 1 et t1) OU (étape 2 et t2) alors passer en 3 ET 4:
3. Si {étape 1 ET [étape 2 OU (étapes 3 ET 4)]} et transition r alors activer l'étape 5 (et désactiver les autres).
52
VI. Natures des actions VI.1. Les actions continues
Ce sont les actions qui durent pendant toute la durée de l’étape. Etape X 3 1 3
Action A
0
t a
Action A 1 t
0
VI.2. Les actions conditionnelles
Ce sont des actions continues dont l’exécution dépend d’une condition logique (par exemple C) .
2
C
1 X2 0
B si e
1 0
r
Action B conditionnée par e
t
e t
B
1 0
t
VI.3. Les actions temporisées
Ce sont des actions conditionnées par le temps qui intervient comme condition logique. L’action temporisée est obtenue par l’utilisation d’une unité de temporisation (temporisateur). A
Temporisateur (Durée t)
B
Si le retard est à l’enclenchement, la sortie B évolue comme indiqué ci-dessous :
53
A
1 0
t T
B 1 0
t
La notation utilisée pour désigner un signal de sortie d’une temporisation sont : q sec/ Xi
Où Xi représente l’identification de l’étape étudiée et q le temps écoulé depuis l’activation de l’étape « Xi ». X5 4 1 0 5
D A = 5sec
t 5s/X5 5s
1 0
5s/X5 6
1 0
t A t
VI.4. Les actions limitées dans le temps (Limited)
C’est une action qui est exécutée aussitôt que l’étape à laquelle elle est associée devient active. Mais son exécution est limitée dans le temps. X5 1 0
4
t 5s/X5
5
6
L
1 0
A = 5s
1 0
5s/X5
5s t A t
Si la durée de l’activité de l’étape 5 est inférieure à 5s, la variable temps n’aura pas l’occasion de monter à 1, en conséquence, l’action A aura une durée inférieure à 5s. 54
VII. Exemple de GRAFCET
Pour automatiser le transport du charbon d’un endroit à une autre une entreprise a mis le cahier des charges suivant : Une impulsion sur le bouton poussoir m lance le départ cycle , l’action (V-) sera entreprise afin que le vérin V dégage la trappe du conteneur libérant ainsi le charbon dans le chariot . Apres un temps T = 5s une autre action (V+) fermera la trappe. Une fois la trappe fermée le chariot , rempli de charbon , avancera (AV) jusqu'à (d), là une action (H+) du vérins H fera basculer le chariot qui versera son contenu pour être traité . En fin de course (e) une action (H-) fera descendre le chariot jusqu’à sa position initiale (f) qui reculera (AR) .Quand celui-ci arrive en (c) le cycle entamé est achevé.
m V-
a
V+
b
e
c
f
AV AR
HH+
55
d
Solution : 0 T0
m.c.a.f V-
1 T1
b T = 5s
2 T2
(5s/X2) V+
3 T3
a AV
4 T4
d H+
5 T5
e 6
T6
Hf
7 T7
AR c
VIII. La mise en équations d’un grafcet
Dans la méthode de conception relative aux équipements industriels automatisés, la mise en équations d’un grafcet est une étape très importante. Ces équations sont à la base de la mise en forme d’une logique câblée ou d’une logique programmée. Dans le cas d’une logique programmée, il faut souvent traduire ces équations en instructions compatibles avec l’automate programmable de notre choix. VIII.1. L’équation générale
Rappel: Franchir une transition implique la mise en service d’une étape suivante et la mise hors service de l’étape précédente. Il y a trois paramètres à 56
considérer pour écrire l’équation générale d’une étape. Prenons l’exemple de étape En
VIII.1.1. Condition de mise en service
Pour que l’étape En puisse être mis en service il faut d’abord que qu’ensuite la réceptivité Rl soit vraie. C’estl’étape précédente En-1 soit active et à-dire : En-1*R1=1 VIII.1.2. Condition mémoire
Au moment ou l’étape En est mise en service, elle met hors service l’étape précédente En-1. Il faut donc introduire dans l’équation une condition mémoire Mn qui permet à l’étape En de demeurer en service. C’est-à-dire : En-1*R1+Mn VIII.1.3. Condition de mise hors service
Pour que l’étape En soit à son tour mise hors service au moment où la séquence passera de En à En-1 il faut introduire dans l’équation une condition de mise hors service. C’est-à-dire : (En-1*R1+Mn ) *En+1 Exemples :
Donner les équations des étapes 3, 4, 5 et 6 de la figure a et celles des étapes 6, 7 et 8 de la figure b
57
Figure a
Figure b
IX. Matérialisation d’un Grafect par un séquenceur : Modules d’étapes IX.1. Principe des modules d’étapes
Les modules d’étapes proposés dans cette étude sont de type mémoire à enclenchement prioritaire. La matrice d’état est donc: mi.di 00
01
11
10
0
0
0
1
1
1
1
0
1
1
xi
Avec mi = vi.ei vi, ei et di sont les entrées de la cellule et Qi sa sortie. Cette sortie sert aussi à désactiver l’étape précédente (vi-1) et activer l’étape suivante (vi+1). La résolution à l’aide de bascules JK conduit au schéma du montage suivant:
58
IX.2. Schéma interne du module d’étape
vi ei di
i
Qi
IX.3. Exemple: Cycle va et vient
Au repos le chariot est en position « a ». Un appui fugitif sur m provoque le déplacement du chariot de a vers b (Av=1) puis de b vers a (Ar=1). Si m est actionné au moment du retour en a, le cycle se reproduit.
Grafcet
Modèle algébrique synchrone e0 = a v0 = x2 + Init d0 = ma
0
e1 = ma v1 = x0 d1 = b
ma 1
Av
e2 = b v2 = x1 d2 = a
b 2
Ar
Av = x1 Ar = x2
a
59
Séquenceur électronique relatif au cycle VA et VIENT
X. Matérialisation d’un Grafect par un séquenceur : Bistables RS X.1. Etude de l’exemple du cycle VA et VIENT
Grafcet à 3 étapes ⇒ 3 Bistables RS a. Mise en équations
⎧S 0 = X 2a + Init ; ⎨ R X = 1 ⎩ 0 ⎧S 1 = X 0 ma ; ⎨ R X Init = + 2 ⎩ 1 ⎧S 2 = X 1b ; ⎨ Init R = X + 0 ⎩ 2 ⎧A V = X 1 ⎨ ⎩A R = X 2
60
b. Schéma de réalisation
XI. Exercice
Donner le Grafcet, le modèle algèbrique puis le schéma de simulation sur séquenceur électronique tout d’abord à base de modules d’étapes puis à base de bistables RS des cycles suivants : * Cycle en L avec 2 vérins (A+, B+, B- et A-); les capteurs sont : (Vérin A : a0, a1, Vérin B : b0, b1) * Cycle en U avec 3 vérins (A+, B+, C+, C-, B- et A-); les capteurs sont : (Vérin A : a0, a1, Vérin B : b0, b1 ,Vérin C : c0, c1) * Cycle cubique avec 3 vérins (A+, B+, A-, C+, B-, C-);
61
TRAVAUX DIRIGES N°3 Exercice 1 : Poste automatique de marquage de savon :
Fonctionnement du système : Le système permet de marquer le savon, il est composé par deux moteurs MT1, MT2, deux vérins C1 et C2, quatre capteurs de position, un capteur de présence savon S, Un tampon (Tp), Un éjecteur (E) et deux tapis roulant T1 et T2. L’appui sur le bouton de mise en marche m provoque le cycle suivant : * Emplacer le savon sous le tampon Tp qui est capté par S. * Marquer le savon par le tampon Tp (sortie et rentrée du vérin C1). * Ejecter le savon marqué sur le tapis T2 (sortie et rentrée du vérin C2). * Evacuation du savon par la rotation du moteur MT1.
1) Décrire par un GRAFCET le fonctionnement de la PC du système. 2) Matérialiser ce GRAFCET par un séquenceur câblé à base de : - Modules d’étape ; - bistables RS.
62
Exercice 2 : Poste automatique de découpage des bandes en carton.
Fonctionnement : L’appui sur le bouton de mise en marche « m » provoque le cycle suivant :
* Avancer le carton ; * Serrer le carton ; * Découper le carton ; * Desserrer le carton. On donne les deux étapes 2 et 3 du Grafcet de ce système et on vous demande de : 1) Donner le grafcet complet décrivant le fonctionnement du système. 2) Matérialiser ce GRAFCET par un séquenceur câblé à base de : - Modules d’étape ; - bistables RS.
63
Exercice 3 : Poste de découpage et de perforation de bande en carton 14
14
C2
C1
m
M2 M1
L10 L20
12 Semelle
12
L11 L21 Perforateur
M
S L30 L31
KM Couteau
14
Rouleau de carton M3
C3 12
L’action sur le bouton de mise en marche (m) entraîne : • Déplacer la bande (par rotation du moteur M en effectuant un seul tour jusqu’à l’action sur le capteur (S)). • Serrer la bande (par la sortie de la tige du vérin C1). • Perforer (percer) la bande (par la sortie et la rentrée de la tige du vérin C2). • Découper la bande (par la sortie et la rentrée de la tige du vérin C3). • Desserrer la bande (par la rentrée de la tige du vérin C1). 1) Donner le grafcet décrivant le fonctionnement du système. 2) Matérialiser ce GRAFCET par un séquenceur câblé à base de : - Modules d’étape ; - bistables RS.
64
Chapitre IV
LES AUTOMATES PROGRAMMABLES INDUSTRIELS
65
I. Historique On sait maintenant que la deuxième partie du XXe siècle à passée à l’histoire comme étant l’ère de l’automatique.
Dans le sillon de l’automatique apparurent plusieurs autres « tiques » et entre autres, l’informatique et la robotique. Et c’est à travers l’automatique, d’abord en 1968-69 aux Etats Unis, que les premiers automates industriels ou « contrôleurs programmables » firent leur apparition. Leurs premières applications furent d’abord le remplacement des horloges de contrôle du temps des employées ; par la suite, leurs multiples utilisations industrielles, en particulier sur les lignes de production des usines, deviennent indispensables non seulement au point de vue contrôle, mais aussi du côté économique pour l’espace et l’entretien. C’est alors que de nombreux systèmes à relais durent céder leur place. Les premiers automates programmables n’effectuaient que la commutation ON/OFF (et vice-versa) avec la possibilité de temporisation, comme les relais. Leurs applications étaient limitées seulement aux procédés répétitifs ainsi qu’à certaines machines. Par contre, leurs avantages consistaient dans une installation plus facile, la visualisation des étapes; ils possédaient des indicateurs diagnostiques permettant la localisation des pannes. C’était déjà mieux que les relais, en plus de pouvoir être reprogrammé advenant un changement de fonction ou de procédé. De 1970 à 1974, la technologie des microprocesseurs (du moins les premiers) ajoutèrent une plus grande flexibilité et une « intelligence » à l’automate programmable. Les capacité d’interface avec l’utilisateur s’améliorent. L’automate programmable peut maintenant exécuter les opérations arithmétiques en plus des opérations logiques; il manipule les données et les adresses ; il effectue la communication avec d’autres automates ou ordinateurs, donnant ainsi une nouvelle dimension aux applications de l’automate programmable. La console de programmation s’allie avec un moniteur permettant la programmation avec des symboles familiers de relais ce qui facilite beaucoup la compréhension et le dépannage car la logique peut être vue dans la même forme que les dessins à relais. Les automates programmables utilisent une mémoire non-volatile (RAM+Pile, EEPROM ou EAPROM par exemple) pour emmagasiner les instructions. Ces derniers accompliront des fonctions logiques, arithmétiques, de temporisation, de comptage et de manipulation des données. En plus, les fonctions de contrôle PID et d’autres fonctions complexes comme le contrôle numérique de processus sont présentes. Puisque les automates programmables ont été conçus pour accomplir des opérations semblables à celles des relais, la programmation est basée généralement sur la nomenclature des diagrammes en échelle (ou schéma à relais). Des langages de haut niveau ont été aussi implanté sur certains automates afin de produire une plus grande flexibilité de programmation. 66
II. Définition d’un Automate Programmable Un automate programmable est un appareil dédié au contrôle d’une machine ou d’un processus industriel, constitué de composants électroniques, comportant une mémoire programmable par un utilisateur non informaticien, à l’aide d’un langage adapté. En d’autres termes, un automate programmable est un calculateur logique, ou ordinateur, au jeu d’instructions volontairement réduit, destiné à la conduite et la surveillance en temps réel de processus industriels.
Trois caractérises fondamentales distinguent totalement l’Automate Programmable Industriel des outils informatiques tels que les ordinateurs (PC industriel ou autres): -Il peut être directement connecté aux capteurs et pré-actionneurs grâce à ses entrées/sorties industrielles, -Il est conçu pour fonctionner dans des ambiances industrielles sévères (température, vibrations, micro-coupures de la tension d’alimentation, parasites, etc.), -Enfin, sa programmation à partir de langages spécialement développés pour le traitement de fonctions d’automatisme fait en sorte que sa mise en oeuvre et son exploitation ne nécessitent aucune connaissance en informatique. III. Principales parties d’un automate programmable industriel
Les principales parties d’un automate programmable sont: -La source d’alimentation (power supply) généralement à 24 volts. 110 volts ou 220 volts; - L’unité centrale de traitement ou CPU (central process unit) servant à traiter les informations disponibles et prendre les décisions appropriées en regard du programme; - La mémoire pour entreposer le programme et, de façon temporaire, les signaux d’entrée et de sortie; - Une console de programmation afin de pouvoir introduire ou modifier le programme entreposé dans la mémoire (boite à boutons); (on peut également utiliser le clavier de I’ordinateur) - L’interface d’entrée pour recueillir les signaux descriptifs de l’état du système à contrôler. - L’interface de sortie pour communiquer les décisions du CPU à la partie puissance; - Un ou plusieurs langages de programmation permettant à l’utilisateur non informaticien de communiquer avec l’A.P.I. De plus, à ces composants de base peuvent s’ajouter des périphériques supplémentaires tels que moniteur pour visualiser l’état du système en continu, une imprimante, etc...
67
IV. Fonctionnement d’un automate programmable
Le fonctionnement de l’unité centrale de traitement et de La mémoire d’un automate programmable peut être décrit comme une simple répétition d’actions selon une séquence bien définie: - Evaluer l’état des signaux en provenance du système à contrôler à partir des interfaces d’entrée; - Comparer cet état avec les informations entreposées dans la mémoire par l’intermédiaire du programme; - Décider des actions devant être entreprises ; - Exécuter le contrôle de la partie puissance en acheminant les signaux appropriés aux interfaces de sortie. Cette séquence de 4 étapes se répète indéfiniment à une très grande vitesse. Le temps requis pour exécuter un cycle complet de cette séquence s’appelle temps de scrutation (“Scan time”); il nous renseigne sur la vitesse de travail d’un automate programmable. V. Les langages de programmation V.1. Le Langage à contacts (Iadder diagram) Le langage à contacts est celui qui convient le mieux à l’utilisateur électrotechnicien habitué à la symbolique des schémas électriques. Conformément au cahier de charges des premiers automates programmables industriels, il fut parmi les premiers langages adaptés. Sa symbolique se compose de contacts de bobines, de blocs de fonction et des connexions électriques. Ce langage est une présentation graphique similaire à celle utilisée dans un plan électrique. Il est bien adapté à la logique combinatoire.
68
V.2. Le Langage à instructions booléennes (Instruction List) Ce langage permet de traiter les expressions sous forme algébrique ou littérale, plutôt que sous forme graphique. L’écriture se fait instruction par instruction. Cette représentation permet une programmation directe à partir des équations booléennes. La forme d’écriture est plus rapide, mais beaucoup moins visuelle.
V.3. Etapes de mise en œuvre d’un automatisme sur API Etape 1 : Etude de la solution Définir le cahier de charge (Grafcet, Diagramme d’état, …)
69
Etape 2 : Mise en équations de la solution Etape 3 : Attribution des adresses : Exemple d’API « ELWE » variables d'entrées Nom Adresse réceptivité 1 E00 . . . . . . réceptivité i E17
variables de sorties Nom Adresse action 1 A00 . . . . . . action i A27
variables d'intermédiaires Nom Adresse X0 M00 . . . . . . Xi M77
Etape 4 : Etablir le schéma à contacts ou le langage LIST
70
SUJETS D’EXAMENS
71
SUJET N°1 Exercice 1 : (5 points)
Soit le logigramme suivant :
a
S
b
1. Donner l’expression de S en utilisant des opérateurs logiques de base ; 2. Déterminer l’équation simplifiée de S sous forme de somme de Produit (1ère forme canonique simplifiée) et de produit de somme (2ème forme canonique simplifiée) ; 3. Donner le schéma de câblage de la fonction logique S avec un décodeur 1 parmi 4 et des portes NAND ; 4. Donner le schéma de câblage de la fonction logique S avec un multiplexeur 4 vers 1.
72
Exercice 2 : (5 points) Soit la figure ci-dessous illustrant deux bascules JK travaillant au front d’horloge. B0
B1
1
J
QA
1
J
QB
1
K
QA
1
K
QB
H
H
QA QA QB
1. Compléter le chronogramme suivant relatif au fonctionnement de ce circuit en supposant que les deux bascules sont initialement à l’état QA = QB = 0. 2. Compléter le tableau suivant qui illustre les différentes séquences binaires des états de ce circuit. H
QA
QB
0
0
3. A quoi correspond ce circuit. Expliquer son fonctionnement en une phrase. 4. En déduire le câblage séquentiel du circuit similaire (ayant le même fonctionnement que celui de 1) mais travaillant avec trois bits (B0, B1 et B2). Exercice 3 : (10 points) Le modèle mathématique asynchrone d’une partie commande d’un système automatisé est donné ci-dessous :
73
ìï X 0 = X 4a + Init + X 0 X 1 ïï ïï ïï X 1 = X 0m 1 m 2a + X 2 m 2a + X 1(X 2 + X 3 ) ïï ïï X = X bm 2 + X (X + X ) 1 2 1 4 ïï 2 ïï X = X m + X X 4 ïïí 3 1 2 3 ïï ïï X 4 = X 3b + X 2m 2 + X 4 X 0 ïï ïï Re f = X 0 ïï ïï D = X 1 + X 3 ïï ïïî G = X 2 + X 4
Où • • • 1. 2.
m 1, m 2 , a, b sont des variables d’entrée
Re f , D,G sont des variables de sortie X 0 , X 1, X 2 , X 3 , X 4 sont des variables de mémorisation.
Trouver le Grafcet correspondant à cette partie commande. En vue de réaliser cette partie commande par des modules synchrones de « mémoires d’étapes », proposer un schéma de réalisation du séquenceur électronique.
3. En vue de commander ce système par un API Siemens CPU 216, proposer un programme «Ladder Diagram » relatif au fonctionnement de cet automatisme.
74
SUJET N°2 Exercice 1 : (10 points)
Soit un circuit combinatoire à trois entrées et trois sorties matérialiser par un décodeur 3x8 et des NAND à trois entrées comme spécifié en figure 1. Décodeur 3x8 F1(x, y, z)
O0 O1 O2 O3 O4 O5 O6 O7
G C B A
&
F2(x, y, z) &
F3(x, y, z) &
x y z
Figure 1
1. Trouver les expressions en somme de produit de F1, F2 et F3. 2. Simplifier les expressions algébriques des fonctions F1, F2 et F3. 3. Proposer un schéma de réalisation des trois fonctions moyennant des portes NAND à deux entrées. 4. Donner un schéma de réalisation des trois fonctions moyennant des multiplexeurs 4 vers 1 et une porte logique NAND. MUX 4 vers 1
D0 D1
E
Y
1 0 0 0 0
D2 D3 E
Y B A
75
B x 0 0 1 1
A x 0 1 0 1
Y 0 D0 D1 D2 D3
Exercice N°2 : (10 points)
Un système destiné à trier automatiquement des composants D.I.L. 14 et 16 broches se compose de 4 parties (Figure 2) • Un tapis roulant dont le fonctionnement est obtenu par une commande à niveau TR ; la vitesse du tapis roulant est stabilisée au bout de 10 secondes. • Un distributeur composé d’un piston à commande monostable P (P = 1 fait avancer le piston qui retourne seul à sa position de repos quand P = 0) et d’un capteur noté cap qui indique par état 1 la présence de composants à trier. • Un contrôle basé sur la longueur du composant déterminée à l’aide de deux cellules photoélectriques C1 et C2 judicieusement espacées pour qu’un composant DIL 16 broches coupe les 2 faisceaux tandis qu’un DIL 14 broches ne coupe que le faisceau relatif à C1 ( On choisit Ci = 1 si le faisceau est coupé). • Un système de séparation : un jet d’air comprimé perpendiculaire au tapis évacue les 14 broches dans un panier situé à une position repérée par un capteur optique C3 (C3 = 1 si le composant passe en C3 ; les 16 broches sont évacués de la même manière en position C4 dans un deuxième panier. L’évacuation est commandée par un ordre EV1 pour les 14 broches et EV2 pour les 16 broches ; elle dure 2 secondes et nécessite un arrêt du tapis. Le système est mis en route par un bouton poussoir manuel m. P Evacuation EV1
C2
C1
C3
EV2
C4
cap
Tapis Alimentation
Mesure Panier des 14 Broches
Figure 2
76
Panier des 16 Broches
1. Etablir le Grafcet de la partie commande de ce système. 2. Donner le modèle algébrique asynchrone de cette partie commande. 3. En vue d’une matérialisation par un séquenceur électronique, proposer le schéma de réalisation à base de module d’étapes.
77
SUJET N°3 Exercice 1 :
En utilisant des bistables JKH↓ et des portes « NAND » à deux entrées, faire la synthèse d’un compteur synchrone dont la séquence de fonctionnement est donnée Q3 0 0 0 0 1
Q2 0 0 0 1 0
Q1 0 0 1 0 0
Q0 0 1 0 0 0
Exercice n°2 :
Partant de l’état initial (Q1, Q0)=(0,0), compléter le chronogramme (document réponse) associé au système séquentiel suivant : 1
1
PR
PR
E H
J
D
Q0 Ck0
Q1
Ck1
K
Q
Q CLR
CLR
78
79
SUJET N°4 Exercice 1 : (7 points)
On désire concevoir un circuit combinatoire à trois entrées e0, e1, e2 respectivement de poids 1, 2, 4 et une sortie S. Ce circuit doit détecter si le nombre représentant le mot binaire (e2 e1 e0)2 est divisible par trois. 1. Donner la table de vérité de S = f(e2, e1, e0) selon le modèle du tableau 1 e2 0 0 0 0 1 1 1 1
e1 0 0 1 1 0 0 1 1
e0 0 1 0 1 0 1 0 1
S
Tableau 1
2. Transcrire les données du tableau 1 en un tableau de Karnaugh selon le modèle ci-dessous (Tableau 2). e1e0 e2 0 1
00
01
11
10 S
Tableau 2
3. Trouver l’expression simplifiée de S = f(e2, e1, e0) et proposer un schéma moyennant des portes logiques élémentaires NON, ET et OU. 4. Proposer une autre réalisation avec un multiplexeur 4 vers 1 (Figure 1) suivant :
80
B 0 0 1 1
A 0 1 0 1
y D0 D1 D2 D3
Figure 1 Exercice N°2: (8 points) Un système de contrôle de l’état d’un réservoir est composé d’un circuit combinatoire relié à deux capteurs tout ou rien et un afficheur à sept segments lumineux, comme le montre la figure 2
Figure 2 Le premier capteur met à « 1 » l’entrée l du circuit lorsque le niveau du liquide est supérieur ou égal à 15cm, l’entrée est à « 0 » dans le cas contraire. Le second capteur fait de même avec l’entrée h du circuit pour une hauteur de 270cm. Les sept sorties a, b, c, d, e, f, g du circuit correspondent chacune à un des sept segments de l’afficheur. Celui-ci affiche :
•
: Correcte si le niveau est normal (compris entre 15cm et 270cm).
•
: bas quand le niveau est bas (inférieur à 15cm).
•
: Haut lorsque le niveau dépasse la hauteur de 270cm.
•
: Erreur en cas d’incohérence des capteurs (l = 0 et h = 1).
81
1. Donner la table de vérité du système combinatoire conformément au modèle (Tableau 3) suivant : l 0 0 1 1
h 0 1 0 1
a
b
c
d
e
f
g
Tableau 3
2. Transcrire les données obtenues en tableau 3 en un tableau de Karnaugh suivant le modèle (Tableau 4) suivant :
l
0
h
1
0 1
abcdefg Tableau 4
3. Trouver les expressions logiques simplifiées des différents segments a, b, c, d, e, f, g en fonction de l et h 4. On dispose d’un décodeur du type 74155 et des NAND à deux entrées. Proposer un schéma de réalisation suivant le modèle de la figure 3.
Figure 3
82
BIBLIOGRAPHIE [1] Bouteille. D, Bouteille. N, Chantreuil. S, Collot. R & Farchet. J. P, “ Les
automatismes programmables”, 2ème edition, edition Cepadues 1987-1988.
[2] Thomas. R, “ Programmation du grafcet sur les automates programmables
industriels”, Etablissement de saint Etienne, rapport d’études N° 100080.
[3] Biancitto. A, Boye. P, “ L’informatique en automatisation industrielle”, Tome 1,
édition Technor 1984.
[4] Bossy. J. C, Mérat D, “ Automatisme appliqué”, collection A, Capliez, édition
castella, Paris 1985.
[5] Chauveau.J.C, Chevalier. G, Chevalier. B,“ Electronique, circuits et composants”,
Mémotech.
83
ANNEXES
BROCHAGE DE QUELQUES CIRCUITS INTERGRES « M.S.I. » DE LA FAMILLE 74XXX
84
I.
Comparateurs :
7485
74682 74683 74684 74685 74686 74687 74688 74689
85
II. Décodeurs-Démultiplexeurs :
74139 74239
74155 74156
74154 74159
86
74137
74138
74237
II.
Décodeurs BCD
74142
87
74143 74144
7445 74141 74145 74445
88
7446 7447 7448 74347
7449
89
74246 74247 74248 74249 74447
III.
Sélecteurs-Multiplexeurs
74151 74152
90
74251
IV.
Décodeurs
7442 7443 7444
91
