UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA “SEGUNDA TAREA – SISTEMAS DIGITALES”
TEMA: SEGUNDA TAREA DE SISTEMAS DIGITALES ALUMNO: Canales Escalante, Carlos Andrés CÓDIGO: 1513220485 CURSO: Sistemas Digitales DOCENTE: Dr. Utrilla Salazar, Darío
2017
N° 1 2 3 4 5 6 7 8 9 10
Binario 0000 1001 1100 1110 0010 0001 1001 1101 1111 0011
Comp.2 0 -7 +4 -2 +2 +1 -6 -3 -1 +3
11
0000
0
Los estado generados son: 0, -7, +4, -2, +2, +1, -6, -3, -1, +3, 0, (SE REPITE) c) El máximo estado generado: +4 d) El mínimo estado generado: -7 PREGUNTA N°2: Dado el circuito de la Figura 2 y el diagrama de tiempos (Figura 3). Analice su funcionamiento y determine: a) El diagrama de tiempo Y n, justificando su valor lógico en cada periodo de Clk. b) El diagrama de tiempo de Q n del Flip Flop D, justificando su valor en cada periodo de Clk. (Considere estado inicial de Q=0)
Figura 2
Figura 3
SOLUCIÓN: a) El diagrama de tiempo Y n, justificando su valor lógico en cada periodo de Clk. Antes de fijar un funcionamiento, determinamos los diagramas de tiempo generados a partir de Xn y la señal de reloj (CLK) En el CLK1 => Xn=HIGH/Q=0/D=0, entonces Y n=HIGH En el CLK1 => Xn=HIGH/Q=1/D=1, entonces Y n=HIGH En el CLK1 => Xn=LOW/Q=0/D=0, entonces Y n=LOW Luego de este CLK, se observa que se repite la secuencia o sea CLK 1= CLK4
PREGUNTA N°3: El circuito contador síncrono mostrado, genera estados binarios de números con signo en complemento a 2; Determine: a) Ecuaciones Lógicas de J1, K1, J2, K2, J3, K3, J4 y K4 b) Tabla de estados de J1, K1, J2, K2, J3, K3, J4 y K4 c) Tabla de estados de Q1, Q2, Q3, Q4 d) Estados decodificados, generados por el contador síncrono
SOLUCIÓN: Para solucionar este problema, procedemos a dar información del funcionamiento de este circuito contador que son los flip flop JK:
Donde primero se aprecia la tabla de estados de un FF-JK y a su derecha la tabla de activación Damos paso a hallar de manera explícita las ecuaciones de J1, K1, J2, K2, J3, K3, J4 y K4 .
Para el 3° FF-JK
Para el 1° FF-JK J1
K1
J3
(Q2 )(Q3 Q4 )
(Q1 +Q4 )
K3
Para el 2° FF-JK J2
K2
Q1Q 3Q 4
Q2
Q1
Q1 Q 4
Q1Q 2
Para el 4° FF-JK
Q1 Q 3
J4
Q2 Q1 Q1Q 3
K4
Q1 +Q3 Q 4
Q2 Q3
b) y c) Tabla de estados de las entradas y salidas de cada flip flop
Q1
Q2
Q3
Q4
0
0
0
0
0
1
0
1
1
0
J4
K4
J3
K3
J2
K2
J1
K1
0
0
1
1
0
1
1
0
1
1
1
1
0
0
1
1
0
0
1
1
1
1
0
0
1
1
1
1
0
0
1
1
1
1
0
0
1
0
1
0
0
1
1
0
1
0
1
1
0
1
1
1
1
0
1
1
0
0
1
0
0
1
0
1
1
0
1
1
0
1
0
0
0
1
1
0
1
0
1
1
0
0
0
0
0
1
0
0
1
0
1
1
0
1
0
1
0
1
1
0
0
0
0
0
1
0
0
0
0
1
1
1
0
0
1
1
1
0
1
0
1
1
0
1
1
1
0
1
1
1
0
1
0
1
0
0
0
0
0
0
1
1
0
1
1
0
d) Los estados codificados, generados por el contador síncrono Los estados generados en binario natural son: 0, 5, 13, 4, 9, 14, 6, 10, 2, 8, 12, 7, 0, .. (SE REPITE) Estados codificados en complemento a 2: 0, 5, -3, 4, -7, -2, 6, -6, 2, -8, -4, 7, 0, .. (SE REPITE) PREGUNTA N°4: Utilizando IC’s. 74393 y circuitería auxiliar, diseñar, implementar y verificar
funcionamiento de un reloj digital, que muestre las horas, minutos y segundos en tiempo real (CLK = 1 seg.) de modo que se puede visualizar en display numérico de 7 segmentos; debe considerar señales de INICIO, RESET y programación. SOLUCIÓN: Implementación Antes de empezar la implementación de los bloques, daremos análisis al integrado 74393 El circuito integrado 74393 o subfamilia (74LS393, 74F393, 74S393, 74HCT393,..) es un circuito integrado que nos permite hacer contajes en módulo 16 (0...15) y su frecuencia máxima de utilización es de 30 MHz. En su interior dispone de dos contadores asíncronos independientes. La alimentación de este circuito es la tradicional de la gran mayoría de la familia TTL, pin 7 GND y pin 14 +5V. Lo podemos encontrar en encapsulados SMD o DIP. Si queremos realizar cuentas en formato decimal u otros módulos podemos recurrir al contador 7490 ó 7493 que nos proporciona más flexibilidad a la hora de trabajar con ellos. Las señales de control son:
CLK activa en los flancos de bajada de la señal de reloj.
RST borra los 4 flip-flop internos.
a) Decodificación El circuito integrado 7447 o subfamilia (74LS47, 74F47, 74S47, 74HCT47,..) es un circuito integrado que convierte el código binario de entrada en formato BCD a niveles lógicos que permiten activar un display de 7 segmentos de ánodo común en donde la posición de cada barra forma el número decodificado. Para ello implementamos un 7447 y un display ánodo común para visualizar el conteo, serán dos display para cada unidad de tiempo (segundos, minutos y horas).
b) Conteo Para el conteo de tiempo usaremos contadores décadas y hexal debido a las unidades que trabajos y vemos que el máximo que debe llegar es 59, entonces para que el primer display haga un conteo desde 0 hasta 9 y el segundo del 0 al 5, para ello usaremos una compuerta AND que mandará un pulso al master-reset y tendrá la cuenta justo antes de llegar a 6.
1
CLK
Q0 Q1
2
Q2 MR
Q3
3
7
4
1
5
2
6
6 4 5 3
A
QA
B
QB
C
QC
D
QD
BI/RBO
QE
RBI
QF
LT
QG
13 12 11 10 9 15 14
c) Configuración de los minutos y horas Para que el contador pase de un número a otro se necesita un pulso de reloj, en este proyecto los segunderos se muestran en unos leds, esto significa que cuando los leds han parpadeado 60 veces, entonces mediante unos arreglos se envía el pulso numero 59 hacia al siguiente contador para que en ese instante este cambie al siguiente número, pero si nosotros por otros medios mandamos un pulso a este contador sin la necesidad de que los leds hayan parpadeado 60 veces, entonces también lograremos de que este contador pase al siguiente numero; este otro medio al que hacemos referencia son los pulsadores, los cuales nos servirán para establecer la hora exacta a la que estamos.
U15
13
CLK
Q0 Q1
12
MR
Q2 Q3
11 10 9 8
d) Diseño del reloj En la siguiente figura podemos mostrar cómo se implementó en PROTEUS para su simulación
RELOJ DIGITAL
1
CLK
Q0 Q1
2
MR
Q2 Q3
3 4
7 1
5
2
6
6 4 5 3
1
2
CLK
MR
Q0 Q1 Q2 Q3
3
7
4 5
1 2
6
6
A
QA
B
QB
C D
QC QD
BI/RBO RBI
QE QF
LT
QG
A B
QA QB
C D
QC QD
BI/RBO
QE
RBI LT
QF QG
A B
QA QB
C D
QC QD
BI/RBO
QE
3
RBI LT
QF QG
11 10
7 1
A
QA
9
2
8
6 4
B C
QB QC
D
QD
BI/RBO RBI
QE QF
LT
QG
A
QA
B C
QB QC
D BI/RBO
QD QE
RBI
QF
LT
QG
A B
QA QB
C
QC
D BI/RBO
QD QE
RBI LT
QF QG
4 5 3
13 12 11 10 9 15 14
13 12 11 10 9 15 14
U15
13
CLK
12
MR
13
12
CLK
Q0 Q1 Q2 Q3
Q0 Q1 Q2
MR
Q3
11
7
10
1
9 8
2 6 4 5
5 3
1
2
CLK
Q0 Q1 Q2
MR
Q3
3 4
7 1
5 6
2 6 4 5 3
1
2
CLK
Q0 Q1 Q2
MR
Q3
3
7
4
1
5 6
2 6 4 5 3
13 12 11 10 9 15 14
13 12 11 10 9 15 14
13 12 11 10 9 15 14
13 12 11 10 9 15 14
PREGUNTA N°5: Utilizando IC’s. Configurables, diseñar e implementar un circuito que realice lo siguiente: C2 C1 0 0 0 1 1 0 1 1
ESTADOS 0, 1, 2, 3,…, 7, 8, 9, 8, 7,…….3, 2, 1, 0, 1, 2, 3,….7,
8, 9, 8,..
0, 1, 2, 3,…, 7, 8, 9, 0, 1, 2, 3, …., 7, 8, 0, 1, 2, 3, 4, …5 ,6, 7, 0, 1, 2, 3,…, 7, 8, 9, 1, 2, 3,…., 7, 8, 9, 2, 3, 4,…..7, 8, 9, 3, 0, 1, 2, 3,…, 7, 8, 9, 8, 7,…, 3, 2, 1, 2, 3,…, 6, 7, 8, 7, 6,….
SOLUCIÓN: Para la solución de este problema usaremos los siguientes circuitos integrados: 74190,7485, compuertas lógicas y circuitería auxiliar. PARA EL PRIMER CASO CUANDO: 0,1,2,3,…,7,8,9,8,7,….,3,2,1,0,1,2,3,… SECUENCIA: 0, 1, 2, ...7, 8, 9, 8, 7, ...,2, 1, 0, 9, 8
15
2
1 4 1 16
J
S
Q
R
Q
15
CLK K
3
14
10 9 14 4 5 11
D0 D1
Q0 Q1
D2 D3
Q2 Q3 RCO
3 2 6 7 13
CLK E D/U PL TC
12
Se usará el integrado 74LS190 que es un contador de 4 bits, dicho contador realiza un conteo ya sea en UP o DOWN y una vez que llega al “0000” o al “1001”, envía un pulso por el pin 13 (RC0), y dicho pin estará conectado al reloj de un FF-JK , de esta manera al momento de enviar un pulso por flanco de bajada, el flip flop conectado en (J=1 y K=1), enviar “0” y “1” lógicos haciendo que el contador cambie su función a UP y DOWN.
PARA EL SEGUNDO CASO: 0,1,2,3,…,7,8,9,0,1,2,3,….,7,8,0,1,2,3,4,…..,7,0,1,2,3,…
SECUENCIA: 0,1,2,3,..,7,8,9,0,1,2,3,.,7,8,0,1,2,3,4,..,7,0,1,2,3,
15 1 10 9 14 4 5 11
D0
Q0
D1
Q1
D2
Q2
D3
Q3 RCO
3
10
2
12
6
13
7
15
13
9 11
CLK
14
E
1
D/U
2
PL TC
12
3 4
A0
15
A1
1
A2
10
A3
9
B0 B1
14
B2
4
B3 A
QA
A=B
QA=B
A>B
QA>B
7
5
6
11
5
D0
Q0
D1
Q1
D2
Q2
D3
Q3 RCO
3 2 6 7 13
CLK E D/U PL TC
12
En este circuito se va a usar dos contadores uno en Up y el otro en Down, también se va a hacer uso de un comparador (74LS85). El CI 7485 es un comparador de 4 bits en este caso va a comparar las 4 salidas del 1er contador Down con las otras 4 salidas del 2do contador Up, cuando se da que los 2 son iguales entonces va a mandar un pulso al load del 2do contador y este va a cargar los datos del 1er contador Down, ya que como A>B siempre se va a cumplir entonces siempre esa salida va a estar en “1” y cuando cambie a A=B va mandar un pulso al 1er contador y este va a disminuir en 1 y así sucesivamente hasta obtener nuestra secuencia deseada. PARA EL TERCER CASO CUANDO: 0, 1, 2, 3,…, 7, 8, 9, 0, 1, 2, 3, …., 7, 8,9, 0, 1, 2, 3, 4, …5 ,6, 7,8,9,… SECUENCIA: 0, 1, 2, 3,.., 7, 8, 9, 0, 1, 2, 3, ., 7, 8,9, 0, 1, 2, 3, 4, 5 ,6, 7,8,9,
15 1 10 9 14 4 5 11
D0 D1
Q0 Q1
D2 D3
Q2 Q3 RCO
3
15
2 6
1 10
7 13
9 14
CLK
4 5
E D/U
11
PL TC
12
D0 D1
Q0 Q1
D2 D3
Q2 Q3 RCO
3 2 6 7 13
CLK E D/U PL TC
12
En este circuito usamos dos contadores (74LS190) en el cual el 2do contador va a contar de 0 a 9, después que llegue a 9 la pata 12(TC) de dicho contador se conecta a la entrada del CLOCK del 1er contador que al estar en modo Up va a contar y a su misma vez mediante compuertas OR y NOT hacemos un circuito tal que cuando llegue a 9 mande
un pulso a la pata 11 (LOAD), en este caso el 2do contador se va a comportar como registro y va a salir lo que está en la entrada o s
PREGUNTA N°6: Utilizando ICs. Configurables, diseñar e implementar un circuito que realice lo siguiente: C2 C1 0 0 0 1 1 0 1 1
ESTADOS 0, 1, 2, 3, …, 13, 14, 15, 14, 13, …, 3, 2, 1, 0, 1, 2, 3, … 0, 1, 2, 3,…, 13, 14, 15, 0, 1, 2, 3,… 12, 13, 14, 0, 1, 2, 3,…. 0, 1, 2, 3,….., 13, 14, 15, 1, 2, 3,…, 13, 14, 15, 2, 3, 4,……. 0, 1, 2, 3,….., 13, 14, 15, 14, 13,…..3, 2, 1, 2, 3,.., 13, 14, 13,..
SOLUCIÓN: PARA EL 1ER CASO Cuando: 0, 1, 2,… 14, 15, 14, 13,… 2, 1, 0, 1, 2, 3, 4,… 14, 15, 14 ,…
Implementación: SECUENCIA: 0, 1, 2,.. 14, 15, 14, 13,.. 2, 1, 0, 1, 2, 3, 4,.. 14, 15, 14, 15 1 10
2
4 1 16
J
S
9 Q
15 14 4
CLK K
R
Q
14
5 11
D0
Q0
D1 D2
Q1 Q2
D3
Q3 RCO
3 2 6 7 13
CLK E D/U PL TC
12
3
En este caso usamos un contador, el 74LS191 el cual nos permite contar del 0 al 15 y u na vez que llega al máximo o mínimo valor da un pulso por la pata 13 (RC0), el cual la vamos a aprovechar para mandarla a la señal de un FF-JK que está en estado de memoria (J=1 y K=1), el cual va hacer que el contador que estaba en Up al inicio cambie a Down y así sucesivamente. PARA EL 2DO CASO Cuando: 0, 1, 2,… 14, 15, 1, 2,… 14, 15, 2, 3, 4,… 14, 15, 3, 4,…
Implementación:
SECUENCIA: 0, 1, 2,.. 14, 15, 1, 2,.. 14, 15, 2, 3, 4,.. 14, 15, 3, 4,
15 15 1 10 9 14 4 5 11
D0 D1
Q0 Q1
D2 D3
Q2 Q3 RCO
CLK E D/U PL
1 10 9
3 2 6 7 13
D0
Q0
D1 D2 D3
Q1 Q2 Q3 RCO
14 4 5
2 6 7 13
CLK E D/U PL
11
TC TC
3
12
12
En este circuito usamos dos contadores (74LS191) en el cual el 2do contador va a contar de 0 a 15, después que llegue a 15 la pata 12(TC) de dicho contador se conecta a la entrada del clock del 1er contador que al estar en modo Up va a contar y a su misma vez mediante compuertas OR y NOT hacemos un circuito tal que cuando llegue a 15 mande un pulso a la pata 11 (LOAD), en este caso el 2do contador se va a comportar como registro y va a salir lo que está en la entrada o sea lo que te genere el 1er contador. PARA EL 3ER CASO Cuando: 0, 1, 2,… 14, 15, 0, 1, 2,… 13, 14, 0, 1, 2,… 12, 13, 0, 1, 2,… Implementación: En este circuito se va a usar dos contadores uno en Up y el otro en Down, también se va a hacer uso de un comparador (74LS85). El CI 7485 es un comparador de 4 bits en este caso va a comparar las 4 salidas del 1er contador Down con las otras 4 salidas del 2do contador Up, cuando se da que los 2 son iguales entonces va a mandar un pulso al load del 2do contador y este va a cargar los datos del 1er contador Down, ya que como A>B siempre se va a cumplir entonces siempre esa salida va a estar en “1” y cuando cambie a A=B va mandar un pulso al 1er contador
y este va a disminuir en 1 y así sucesivamente hasta obtener nuestra secuencia deseada.
U2 15 1 10 9 14 4 5 11
D0
Q0
D1 D2 D3
Q1 Q2 Q3 RCO
CLK E D/U PL TC
3
10
2 6 7 13
12 13 15 9 11
12
14 1 2 3 4
15
A0
1 10 9
A1 A2 A3 B0
14
B1 B2 B3 A
QA
A=B A>B
QA=B QA>B
7485
7 6 5
4 5 11
D0
Q0
D1 D2 D3
Q1 Q2 Q3 RCO
CLK E D/U PL TC
3 2 6 7 13
12
PREGUNTA N°7: Utilizando el concepto de máquinas de estados, desarrollar el análisis, mapa de estados y diagrama de Flujo para los siguientes Flips Flops. a) FF-JK (2 Pto) b) FF-RS (1 Pto) c) FF-D (1 Pto) d) FF-T (1 Pto) SOLUCIÓN: a) FF-JK MAPA DE ESTADOS J 0 0 1 1
K 0 1 0 1
J 0 0 0 0 1 1 1 1
Q N Q N 0 1 ~Q N
K 0 0 1 1 0 0 1 1
Q N 0 1 0 1 0 1 0 1
Q N+1 0 1 0 0 1 1 1 0
Diagrama de flujo: utilizando la tabla de estados se puede hacer el diagrama: Entradas: JK= (00, 01, 10, 11) Estado: Q N=(0,1) / X: IRRELEVANTE X
X 1/1
0/0
b) FF-RS R 0 0 1 1
S 0 1 0 1
Q N Q N 1 0 ~Q N
R 0 0 0 0 1 1 1 1
Diagrama de flujo 10
S 0 0 1 1 0 0 1 1 X
X 1/1
0/0 01
Q N 0 1 0 1 0 1 0 1
Q N+1 0 1 1 1 0 0 X X
c) Para FF-D Mapa de estados D 0 0 1 1
Q N 0 1 0 1
Q N+1 0 0 1 1
Diagrama de flujo 1 1
0 1/1
0/0 0
c) Para FF-D Mapa de estados T 0 0 1 1 Diagrama de flujo
Q N 0 1 0 1
Q N+1 0 1 1 0 1
0 0/0
1/1
PREGUNTA N°8: Diseñe la unidad de control de una máquina de dulces operada por monedas. El dulce cuesta 20 centavos y la maquina acepta monedas de 5 y 10 centavos. Hay que devolver cambio si se depositan más de 20 centavos. No se pueden depositar más de 25 centavos en una sola compra, por tanto, al máximo cambio es una moneda de 5 centavos. Desarrollar:
a) Análisis del problema b) Mapa de estados c) Circuito Diseñado d) Diagrama de Flujo e) Implementación del Sistema SOLUCIÓN: Ahora, aprovecharemos estos pulsos para usarlos en flip-flops, específicamente los FF tipo “D” los cuales estarán en su modo contador, de tal manera que al recibir monedas,
estas vayan incrementando la cantidad de monedas que ingresan, con tal fin y con el
objetivo de simplificar los valores, asignamos a cada cantidad de monedas un número en binario tal que así:
Cantidad de monedas de 5 centavos: A2A1A0 0 monedas de 5: 000 1 moneda de 5: 001 2 monedas de 5: 010 3 monedas de 5: 011 4 monedas de 5: 100 5 monedas de 5: 101 Cantidad de monedas de 10 centavos: B1B0 0 monedas de 10: 00 1 moneda de 10: 01 2 monedas de 10: 10 En los valores asignados a cada moneda, se les tomo un límite (5 monedas en los de 5 centavos y 2 monedas en los de 10 centavos). La razón de esto es porque nos dice la cantidad máxima de dinero que se puede ingresar y esta es 25 centavos, para evitar que puedan seguir ingresando más cantidad de monedas, se dispondrá de un accionamiento mecánico el cual bloquee las entradas a cualquiera de las monedas para que no supere los 25 centavos y al mismo tiempo, deshabilite las entradas A y B para que no siga aumentando los dígitos al llegar al límite.
Figura 1: circuito con la entrada A (usado para el clock) y salida A2A1A0
Figura 2: circuito con la entrada B (usada para el clock) y salida B1B0 (monedas de 10 centavos) Estas entradas (B2B1B0 y A1A0) estarán reunidas en un conjunto de 5 bits para poder crear un arreglo de circuitos secuenciales, tal que pueda darnos una salida C (accionamiento para expulsar el caramelo), V (accionamiento para expulsar el vuelto, en este caso es únicamente de 1 moneda de 5 centavos), B5 (Bloquear en ingreso de más monedas de 5 centavos) y B10 (Bloquear en ingreso de monedas de 10 centavos), entonces planteamos el mapa de estados: A
B
SALIDAS
A2
A1
A0
B1
B0
C
V
B5
B10
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
1
0
0
1
0
0
0
1
1
X
X
X
X
0
0
1
0
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
1
1
0
1
1
1
1
0
0
1
1
1
X
X
X
X
0
1
0
0
0
0
0
0
0
0
1
0
0
1
1
0
0
1
0
1
0
1
0
X
X
X
X
0
1
0
1
1
X
X
X
X
0
1
1
0
0
0
0
0
0
0
1
1
0
1
1
1
1
1
0
1
1
1
0
X
X
X
X
0
1
1
1
1
X
X
X
X
1
0
0
0
0
1
0
0
1
1
0
0
0
1
X
X
X
X
1
0
0
1
0
X
X
X
X
1
0
0
1
1
X
X
X
X
1
0
1
0
0
1
1
1
1
No superamos el B2B1B0 A1A0 = 10100 ya que todos los demás son casos irrelevantes (superan la cantidad de 25 centavos) Del mapa de estado obtenemos: C = A2 + B1 + A1.B0 V = A0. (A2 + A1.B0 + B1) B5 = C, B10 = V
Figura 3: Circuito secuencial para generación de salidas
Figura 4: circuito completo de la unidad de control PREGUNTA N°9: Diseñar e implementar el circuito digital que permita realizar las funciones de escritura y lectura en un banco de memorias de 7KB, implementado con IC 2114 (1K x 4 bits). Desarrollar: a) Análisis del problema b) Mapa de estados c) Circuito Diseñado d) Diagrama de Flujo e) Implementación del Sistema
SOLUCIÓN: a) Se necesitará analizar la memoria de la cual disponemos para diseñar la que nos solicitan, en otras palabras adecuar la organización de ambas memorias que coincidan.
Usaremos la memoria SRAM IC2114, la cual es una memoria de 10 entradas en el bus de direcciones y 4 en el bus de datos. Para formar la memoria de 7KB, debemos considerar la organización de los datos de la memoria a formar, en este caso 7KB usa las
unidades del BYTE, equivalente a 8bits.Para ello crearemos memorias de 1KB a partir de IC2114, de la siguiente manera:
Se formarán bloques de memorias de 1KB y estas se enlazarán el número de 7 memorias de 1KB
PREGUNTA N°10: Diseñar e implementar un circuito para transferir datos desde una EPROM 2764 (8KB) hacia una memoria SRAM 6264(8KB) a) Análisis del problema b) Mapa de estados c) Circuito Diseñado d) Diagrama de Flujo e) Implementación del Sistema
SOLUCIÓN:
MEMORIA A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DIRECCIÓN EPROM 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000h INICIAL EPROM 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFh FINAL RAM 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000h INICIAL RAM 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFh FINAL
PREGUNTA N°12: Utilizando IC contadores diseñar un circuito para determinar la secuencia. Siguiente: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 8, 7, 6, 5, 4, 3, 2, 1, 0 1, 2, 3, 4, 5, 6, 7, 8, 9, 8, 7, 6, 5, 4, 3, 2, 1 2, 3, 4, 5, 6, 7, 8, 9, 8, 7, 6, 5, 4, 3, 2 ………
8, 9, 8 9 SOLUCIÓN: El circuito funciona de la siguiente manera, cuando el primer CI 74193 llegue a 15 (1111) nos va a mandar una señal por medio de la compuerta nand de 4 entradas que están conectadas a su salida del contador y esta a su vez a la compuerta or esta señal se invierte y llega un pulso al flip flop JK y como el J y el K están conectados a “1” lógico van a cambiar sus salidas del flip flop y esto va a ser que se vuelva el contador a down gracias a las compuertas and ; y para que el contador no comience siempre de cero y vaya aumentando progresivamente del número que comienza se usó el segundo CI 74193 que cada vez que el primer contador llegue a 15 (1111) le van a mandar una señal de clock y va a contar y las salidas de los 2 contadores se van a comparar y cuando sean iguales se manda un pulso de clock al flip flop y este va a ser que el primer contador cuente a partir del número que aparece en el segundo contador y termine en ese mismo número.
IC74193
U8 R2
15 1 10 9
10k
14 4 5 11
D0 D1 D2 D3
U9 Q0 Q1 Q2 Q3 RCO
CLK E D/U PL TC
3 2 6 7 13
10 12 13 15 9 11 14 1 2 3 4
12
74LS190
A0 A1 A2 A3 B0 B1 B2 B3 AB
QAB
7 6 5
74LS85
U7 U11:A
9
2 1
6
3 12 74LS02
J
S
15 1 10 9
U5:B
7
Q
11 U7(CLK)
14 4 5 11
CLK K
R 8
Q
10
D0 D1 D2 D3
U10 Q0 Q1 Q2 Q3 RCO
CLK E D/U PL
7 1 2 6 4 5 3
A B C D BI/RBO RBI LT
QA QB QC QD QE QF QG
13 12 11 10 9 15 14
U13:B74LS47 TC
74LS76
3 2 6 7 13
12
4 6
74LS190
5
U13:C 74LS08
9
U11:B
8
5
10 4
6
74LS08 74LS02
PREGUNTA N°17: La cerradura de un sistema de seguridad que controla la apertura de una puerta se activa mediante un teclado de cuatro cifras: 0, 1, 2, 3. La puerta se abrirá únicamente cuando se pulse la secuencia 3, 0, 1, 2 en el teclado. Para cualquier otra secuencia la puerta permanecerá cerrada y aparecerá un mensaje de error en la pantalla asociada al teclado. Se cumplirán las siguientes condiciones:
Cuando se active la secuencia correcta deberá activar una salida que apertura la puerta. Si la entrada no corresponde a la secuencia indicada, la puerta permanecerá cerrada y aparecerá un mensaje de error en pantalla (el mensaje de error aparecerá siempre que se detecte una entrada incorrecta, sin esperar la pulsación de las cuatro teclas).
a) Determinar el mapa de estados detallado y simplificado del sistema b) Graficar el Diagrama de Flujo. c) Diseñar el circuito usando Flip Flops “D”.
SOLUCIÓN: a) Determinar el mapa de estados detallado y simplificado del sistema
Estados
Entrada
Salida
0
1
2
3
q1 q1 q3
q1 q1 q1
q1 q1 q1
q2 q2 q1
q1 q1 q1
0 0 0 0 1 1 1 1
q4 q1 q1
0 0 1 1 0 0 1 1
q1 q5 q1
q1 q1 q2
significado
0 1 0 1 0 1 0 1
: : : : : :
b) Graficar el Diagrama de Flujo.
Diagrama de flujo
PREGUNTA N°19: Diseñar un circuito de prueba de memoria 6116 (2KB), de modo que escriba en todas las direcciones el dato “00000000”, luego realice la lectura, para que enseguida se
compare los datos escritos y leidos; si son iguales totalmente, debe repetir el proceso con el dato “11111111”, en caso de ser iguales se debe encender una lámpara verde (memoria OK) si son diferentes se debe encender una lámpara roja (memoria averiada)
PREGUNTA N°20: Desarrollar una aplicación de un sistema digital de aplicación práctica utilizando memorias semiconductoras CONVERTIDOR DE BINARIO A DECIMAL Para la lectura o escritura del a memoria la podremos elegir a través de swith, los bits de direcciones de A7 a A10 serán conectados a tierra pues solo usaremos 7 bits, y los demás no los podemos dejar al aire pues producirían errores. Cabe resaltar que para la grabación de la memoria hemos tenido que colocar en pin de activación y de desactivación de la memoria a la salida de la conexión de cuatro compuertas negadas. Estas cuatro compuertas negadas tienen como entrada el clock, la función de esto inversores es de provocar un retraso de la señal en el controlador de memoria para poder realizar la grabación de esta
Componentes Sram 6116
Compuerta not 7404
R 1kΩ
1 switch
El siguiente gráfico se muestra el circuito general del termómetro, una vez integrada todas las partes de nuestro termómetro digital procederemos a ponerlo en funcionamiento
