UNAC-FIEE
CICLO 2016-B 2016-B
SEGUNDA SEGUNDA TAREA TA REA DE SISTEMAS SISTEMAS DIGITALES DIGITAL ES (Unico d ia no insist ir) Presentación: Presentación: El día del Examen Final (Unico
- El trabajo es personal y debe ser desarrollado desarroll ado a manuscrito en hojas bond, a excepción de las simulaciones simulaci ones realizadas por computador. - La nota es de peso doble. Pregunta 1: El Circuito siguiente, es un secuencial, cuyas salidas Qd, Qc, Qb, Qa Representa Representan n estados bin arios co n si gno en co mplemento a 2, Dete Determinar rminar a) Graficar los di agramas de tiempo QA, QB, QC y Vo, Vo, en en func ion de la Señal Señal de Reloj (Clk). b) Los estados estados que genera genera el circuito en mención mención c) El máxim o estado generado. d) El mínimo estado estado generado. generado.
Figur a 1
Pregun Pregun ta 2: Dado el el cir cui to de la Figur a 2 y el diagrama de tiempos (Figur a 3). 3). Anal ic e su fu nc io namien nam ien to y deter d etermi mi ne: a) El diagrama diagrama de tiempo de Yn, Yn, justificando su valor lóg ico en cada periodo de Clk. b) El Diagrama Diagrama de Tiempo de Qn del Flip Flop D, jus tifi cando su valor en cada period o de Clk. (Consid ere estado estado Inici al de Q = 0) 0)
Figur a 2
Figur a 3
Pregun ta 3:
El circuito con tador síncrono mostrado, genera estados binarios de números con signo en complemento a 2 ; Determine: a) b) c) d)
Ecuacion es Lógic as de J1, K1, J2, K2, J3, K3, J4 y k4 Tabla de estados d e J1, K1, J2, K2, J3, K3, J4 y k4 Tabla de estados de Q1, Q2, Q3, Q4 Estados decodific ados, generados por el contador síncrono.
Pregun ta 4: Utilizando ICs. 74393 y circuitería auxiliar, diseñar, implementar y verificar funcionamiento de un reloj digital, que muestre las horas, minutos y
segundos en tiempo real (f clk = 1 seg.)de modo que se puede visualizar en display numérico de 7 segmentos; debe considerar señales de INICIO, RESET y programación .
Pregun ta 5: Utilizando ICs. Configurables, diseñar e implementar un circuito que realice lo siguiente:
C2 C1 0 0 0 1 1 0 1 1
Estados 0, 0, 0, 0,
1, 1, 1, 1,
2, 2, 2, 2,
3,…, 7, 8, 9, 8, 7, …….3, 2, 1, 0, 1, 2, 3, ….7, 8, 9, 8, .. 3,…, 7, 8, 9, 0, 1, 2, 3, …., 7, 8, 0, 1, 2, 3, 4, …5 ,6, 7, 3,…, 7, 8, 9, 1, 2, 3, …., 7, 8, 9, 2, 3, 4, …..7, 8, 9, 3, 3, …, 7, 8, 9, 8, 7, …, 3, 2, 1, 2, 3, …, 6, 7, 8, 7, 6, ….
Pregun ta 6: Utilizando ICs. Configurables, diseñar e implementar un circuito que realice lo siguiente:
C2 0 0 1 1
C1 0 1 0 1
Estados 0, 0, 0, 0,
1, 2, 3, …, 13, 14, 15, 14, 13, …, 3, 2, 1, 0, 1, 2, 3, … 1, 2, 3, …, 13, 14, 15, 0, 1, 2, 3, … 12, 13, 14, 0, 1, 2, 3, …. 1, 2, 3,….., 13, 14, 15, 1, 2, 3, …, 13, 14, 15, 2, 3, 4, ……. 1, 2, 3,….., 13, 14, 15, 14, 13,…..3, 2, 1, 2, 3,.., 13, 14, 13,..
Pregun ta 7: Utilizando el concepto de maquinas de estados, desarrollar el análisis, mapa de estados y diagrama de Flujo para los sig uientes Flips Flops. a) b) c) d)
FF-JK (2 Ptos) FF-RS (1 Pto) FF-D (1 Pto) FF-T (1 Pto)
Pregunta 8: Diseñe la unidad de control de una máquina de dulces operada por monedas. El dulce cuesta 20 centavos y la maquina acepta monedas de 5 y 10 centavos. Hay que devolver cambio si se depositan más de 20 centavos. No se pueden depositar más de 25 centavos en una sola compra, por tanto, al máximo cambio es una moneda de 5 centavos. Desarrollar: a) b) c) d) e)
Análisis del problema Mapa de estados Circuito Diseñado Diagrama de Flujo Implementación del Sistema
Pregun ta 9: Diseñar e implementar el circuito digital que permita realizar las funciones de escritura y lectura en un banco de memorias de 7KB, implementado con IC 2114 (1K x 4 bits). Desarrollar: a) b) c) d) e)
Análisis del problema Mapa de estados Circuito Diseñado Diagrama de Flujo Implementación del Sistema
Pregun ta 10: Diseñar e implementar un circuito para transferir datos desde una EPROM 2764 (8KB) hacia una memoria SRAM 6264( 8KB) a) b) c) d) e)
Análisis del problema Mapa de estados Circuito Diseñado Diagrama de Flujo Implementación del Sistema
Pregun ta 11: Para un sistema con 16 líneas de direcciones y 12 líneas de datos. Se desea impl ementar un banco de memorias de 10 K x 12 bits ut ili zando IC 2114 (1K x 4b) y la ulti ma dirección del banco de memorias es 8FFFh. Desarrolle;
a) Análisis del probl ema
b) Mapa de Direcciones completo c) Descri bir las di recciones completas. d) Implementar util izando solamente Decoder 2/4 y un mínim o de puertas lógicas
Pregun ta 12: Utilizando IC contadores diseñar un circuito para determinar la secuencia Siguiente: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 8, 7, 6, 5, 4, 3, 2, 1, 0 1, 2, 3, 4, 5, 6, 7, 8, 9, 8, 7, 6, 5, 4, 3, 2, 1 2, 3, 4, 5, 6, 7, 8, 9, 8, 7, 6, 5, 4, 3, 2 ………
8, 9, 8
9
Pregun ta 19: Diseñar un ci rcu ito d e prueba de memoria 6116 (2KB), de modo que escri ba en todas las direcciones el dato “00000000” , luego realic e la lectura, para que enseguida se compare los datos escritos y leidos; s i son iguales totalmente, debe repetir el proceso con el dato “11111111”, en caso de ser igu ales se debe encender una lámpara verde (memoria OK) si son diferent es se debe encender un a lámpara roj a (memori a averiada)
Pregun ta 20: 1) Investigar las características técnicas y fabricantes de: a) PLA b) PAL c) GAL
d) CPLD
e) FPGA
2) Desarrollar la descripc ión VHDL de los sigui entes disposi tivos a) Puert a OR
b) Puerta NAND
c) 74147
d) 7448
f)
g) 7474
h) 7490
i) 74194 g) 74193 h) 74190
7476
EL PROFESOR
e) 74153 e) 74138
