Universidad Nacional de Colombia-Sede Bogotá D.C., Facultad de Ingeniería, Técnicas de integración, Ing. Bastidas 2014-II
1
Practica No. 5 y 6 Uso de la Herramienta ELECTRIC VLSI Diseño de celdas estándar con la Herramienta ELECTRIC VLSI Gómez T., Hernández W., Hernández J. {tggomezc, wphernandeza, hjhernandeza}@unal.edu.co Universidad Nacional de Colombia
Uso de la Herramienta ELECTRIC VLSI Resumen— En este informe se presentaran los resultados de las dos sesiones destinadas a la introducción y trabajo al software ELECTRIC VLSI observando sus funciones e implementando componentes sencillos como transistores CMOS y un inversor. Índice de Términos – CMOS, Electric VLSI, celdas estandar, MOSFet, Transistor, Inversor. I.
INTRODUCCIÓN
El software Electric VLSI es un software utilizado para el diseño y simulación de circuitos integrados a nivel físico, por lo tanto es indispensable el conocer esta herramienta de una manera profunda, además de familiarizarnos con estas no solo para el desarrollo del proyecto final de la materia, sino también para nuestra vida profesional. En esta práctica se diseñaran y se simularan los dispositivos más básicos en el campo de la electrónica digital, el inversor CMOS y los transistores que los componen. II.
MARCO TEÓRICO A. ELECTRIC VLSI
Electric VLSI es un programa libre par diseño asistido por computador (CAD), de Diseños eléctricos MOS y circuitos integrados bipolares, de uniones planas tipo boards, o cualquier tipo de circuito. Tiene muchos estilos de edición, incluyendo el diseño, esquemas, ilustraciones, y especificaciones arquitectónicas, permite importar las interfaces más populares incluyendo: EDIF, LEF / DEF, VHDL, CIF y GDS., [1]
III.
PROCEDIMIENTO
Para el desarrollo de esta práctica se establecieron los siguientes puntos:
A. Diseñar un transistor tipo P. Se realizará el diseño de un transistor tipo P, mediante la herramienta ELECTRIC VLSI y se observará el comportamiento teniendo en cuenta los diferentes modelos que ofrece el software. B. Diseño de un transistor tipo N. Se realizará el diseño de un transistor tipo N, mediante la herramienta Electric, se observara el comportamiento teniendo en cuenta los diferentes modelos que ofrece el software. C. Diseño de un inverso con tecnología C5. Se realizará la implementación de un inversor cmos y se comprobaran los resultados con los obtenidos mediante simulación.
IV.
RESULTADOS Y SIMULACIONES
A. Diseño transistor P. El transistor tipo p se diseñó con los siguientes parámetros: Ancho del canal: 0.1ߤm; W = 3 ߤm; L = 1.5 ߤm
Universidad Nacional de Colombia-Sede Bogotá D.C., Facultad de Ingeniería, Técnicas de integración, Ing. Bastidas 2014-II
2
Figura 1.Transistor tipo P en Electric
Después de diseñar el transistor tipo p, analizaremos su comportamiento con los diferentes niveles de simulación que el programa nos proporciona introduciendo su modelo SPICE en la herramienta de simulación PSPICE.
+ TOX = 200E-10 NSUB = 1E17 GAMMA = 0.6 + PHI = 0.7 VTO = -0.9 DELTA = 0.1 + UO = 250 ETA = 0 THETA = 0.1 + KP = 40E-6 VMAX = 5E4 KAPPA = 1 + RSH = 0 NFS = 1E12 TPG = -1 + XJ = 500E-9 LD = 100E-9 + CGDO = 200E-12 CGSO = 200E-12 CGBO = 1E-10 + CJ = 400E-6 PB = 1 MJ = 0.5 + CJSW = 300E-12 MJSW = 0.5 Los resultados obtenidos se presentan en Figura 2.
Figura 2. Curva característica de Id Vs Vi
El programa nos genera una simulación de Nivel 3 en donde los resultados presentados anteriormente en la simulación, se puede observar que no es un gran amplificador de corriente ya que tiene una salida de solo 0.3mA para un Vg de -5V. B. Diseño de transistor tipo-n. El transistor tipo p se diseñó con los siguientes parámetros: Ancho del canal: 0.15 m; W=3 m; L=1 m,
Figura 3.Transistor tipo N en Electric
Después de diseñar el transistor tipo n, analizaremos su comportamiento con el software LtSpice. + TOX = 200E-10 NSUB = 1E17 GAMMA = 0.5 + PHI = 0.7 VTO = 0.8 DELTA = 3.0 + UO = 650 ETA = 3.0E-6 THETA = 0.1 + KP = 120E-6 VMAX = 1E5 KAPPA = 0.3 + RSH = 0 NFS = 1E12 TPG = 1 + XJ = 500E-9 LD = 100E-9 + CGDO = 200E-12 CGSO = 200E-12 CGBO = 1E-10 + CJ = 400E-6 PB = 1 MJ = 0.5 + CJSW = 300E-12 MJSW = 0.5 Los resultados obtenidos se presentan en Figura 4.
Figura 4. Curva característica de Id Vs Vi
Comparando con la respuesta del transistor P este transistor tiene una salida de corriente mucho más alta, cuando solamente se cambió una medida, teniendo 3 veces más generación de corriente con respecto al transistor tipo P. Dicho desempeño en corriente se tiene en cuenta en los diseños de tiempo de conmutación para las compuertas. C. Inversor CMOS Se realizó la implementación de un circuito inversor CMOS de la siguiente manera:
3
Universidad Nacional de Colombia-Sede Bogotá D.C., Facultad de Ingeniería, Técnicas de integración, Ing. Bastidas 2014-II
Figura 8. Resultados simulación circuito en Fig. 7
Diseño de celdas estándar con la Herramienta ELECTRIC VLSI Figura 5. Inversor en Electric
El inversor se le realizo un barrido en el voltaje de entrada para conocer su comportamiento, obteniendo:
Figura 6. Barrido en tensión para Inversor en Electric
Es posible apreciarse en la salida del que tenemos un intervalo de 2V donde su salida es indeterminada, mientras que la entrada sea inferior a 2.4V la salida será 1, y mientras que la entrada sea superior a 2,6V la salida será cero. Se obtuvieron los valores del modelo SPICE nivel 3 para los transistores que se utilizaron para el diseño en Electric, se simularon mediante el software ORCAD mediante el siguiente circuito:
Figura 7. Circuito implementado en Electric
I.
COMPUERTA AND DE 3 ENTRADAS
Para el diseño de la compuerta AND se hallan las funciones de la compuerta y la tabla de verdad correspondiente. A
B
C
OUT
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
Tabla 1. Tabla de verdad de la compuerta AND.
F(a,b,c) = a*b*c F(a,b,c) = ~(a*b*c) = ~a + ~b + ~c De acuerdo a las funciones se puede establecer que para la construcción de la compuerta AND se utilizaran 3 transistores tipo p en serie, y estos en serie con 3 transistores tipo n en paralelo. El diseño con celdas estándar queda como se ve en la figura, agregando dos transistores a la salida para formar una señal de enable.
4
Universidad Nacional de Colombia-Sede Bogotá D.C., Facultad de Ingeniería, Técnicas de integración, Ing. Bastidas 2014-II
las señales PRESET y CLEAR. El esquema en compuertas CMOS se ve en la Figura, teniendo un total de 13 transistores para su construcción.
Figura 1. Compuerta AND. Figura 3. Esquema en compuertas del Flip-flop D.
Al simular se puede ver el correcto funcionamiento de la compuerta AND ya que esta solo arroja una salida en 1 cuando todas sus entradas están también en 1.
Con las señales adicionales se puede poner un "1" en la salida Q colocando "0" en la entrada PRESET y para poner un "0" en la salida Q se debe poner un "0" en la entrada CLEAR. En la tabla de verdad del dispositivo se pueden observar los distintos estados dependiendo de las señales de control. Entradas OPERACION
Preset Clear CLK
Salidas D
Q
~Q
Preset (preposicionado)
0
1
X
X
1
0
Clear (borrado)
1
0
X
X
0
1
X
X
1*
1*
Prohibido
0
0
Figura 2. Simulación compuerta AND
Set (poner)
1
1
1
1
0
Al colocar un inversor a la salida podemos obtener una compuerta NAND utilizando 8 transistores en total. Para poder comparar el diseño con una compuerta NAND se obtienen las ecuaciones de la compuerta:
Reset (reponer)
1
1
0
0
1
Hold (mantener)
1
1
X
Qo
~Qo
F(a,b,c) = ~(a*b*c) = ~a + ~b + ~c F(a,b,c) = ~(~(a*b*c)) = a *b * c
0
Tabla 2. Tabla de verdad del Flip-flop D.
Se puede ver que en el estado hold se ha guardado el dato anterior, el cual aparece como señal de salida. A continuación se puede observar en la construcción del flip flop D en con celdas estándar, y la simulación con de funcionamiento.
Se obtiene que para realizar una compuerta NAND es necesario colocar tres transistores tipo p en paralelo y estos en serie con tres transistores tipo n en serie. Al construir la compuerta NAND es posible usar 2 transistores menos que con una compuerta AND negada a la salida. II.
FLIP-FLOP D
El flip-flop tipo D está compuesto por cuatro compuertas NAND y un inversor. Este elemento posee una señal de entrada, una señal de reloj y a la salida se obtiene una variable; es un elemento de memoria que puede almacenar información en forma de un "1" o "0" lógicos. Adicionalmente se quiere una salida deseada sin importar la entrada D y el estado del reloj se agregan dos entradas asincrónicas adicionales que son
Figura 4. Flip-flop D.
Universidad Nacional de Colombia-Sede Bogotá D.C., Facultad de Ingeniería, Técnicas de integración, Ing. Bastidas 2014-II
Figura 5. Simulación del Flip-flop D.
V.
CONCLUSIONES
-
La herramienta Electric es una herramienta que facilita el diseño de circuitos integrados, por medio del diseño e implementación de celdas desde consideraciones y variables geométricas; dicha metodológica hace versátil y de fácil aprendizaje y desarrollo el proceso de diseño y elaboración de circuitos integrados.
-
Es importante el construir u obtener un buen archivo de reglas de diseño, ya que estos influyen en una gran manera para el diseño y la simulación correctos en la herramienta.
-
Es importante el poder contrastar con resultados prácticos el correcto diseño y funcionamiento de las celdas diseñadas en la herramienta Electric VLSI. VI.
[1]
STATICFREESOFT,
MANUAL
BIBLIOGRAFÍA
DE
ELECTRIC VLSI
DISPONIBLE EN:
HTTP://WWW.STATICFREESOFT.COM/JMANUAL/MCHAP01-12-01.HTML.
[2] JARAMILLO I. (2012) TENDENCIAS VLSI, BOGOTA: ED. UN
EN DISEÑO DIGITAL
[3] SEDRA D. A., SMITH C. K. (2009) MICROELECTRÓNICOS, USA: OXFORD UNIVERSITY PRESS
CMOS –
CIRCUITOS
[4] EJEMPLO DE REGLAS DE LAYOUT. TECNOLOGÍA CMOS ESTÁNDAR. DISPONIBLE EN: HTTP://WWW2.IMSE-CNM.CSIC.ES/ELEC_ESI/ASIGNAT/ CI/DESCARGA/LAYOUT_RULES_10.PDF
5
