Lazo Amarrado Por Fase

UNIVERSIDAD DE CUNDINAMARCA-INGENIERIA ELECTRONICA-COMUNICACIONES ANALOGAS

1

LAZO AMARRADO POR FASE (PLL) (PLL) (Noviembre 2011) Jorge Enrique Ortiz Pavón, Edgar Julián Prieto Riveros, Jeison Eduardo Rodríguez Caro 1 Resumen — El El lazo amarrado por fase es uno de

los bloques de construcción fundamentales en los circuitos electrónicos utilizados en aplicaciones como controladores de velocidad de motores, decodificadores de FM estéreo, filtros de rastreo, transmisores y receptores de frecuencia sintetizada y decodificadores FSK.El objetivo principal de este artículo es llegar a comprender de una manera breve y concisa este tipo circuitos integrados análogos, ya que estos tiene tienen una gran aplicación en lo que tiene que ver con circuitos generadores de onda en diversas formas con propósitos de control y de interface. En los principales resultados podemos decir que utilizamos el NE/SE-565 que es un circuito integrado monolítico con su principal aplicación a PLL. Podemos concluir que con el desarrollo de esta práctica tuvimos la oportunidad de poder en si examinar en su gran mayoría la estructura interna y los principios de funcionamiento de este circuito integrado analógico.

I. INTRODUCCIÓN

D

urante el siglo XX, el crecimiento a nivel electrónico ha sido bastante vertiginoso, desde la invención del transistor para reemplazar los ya conocidos tubos al vacio esta fue dada a conocer en diciembre de 1947 por los ingenieros John Bardeen, Walter Houser Brattain y William Bradford Shockley (1947), en los ya conocidos Laboratorios Bell.

Después hacia inicios de la década de los 50 se empezó a dar a conocer los ya mencionados circuitos integrados patentada por el ingeniero alemán Werner Jacobi (Siemens AG), pero no fue hasta años más tarde cuando se implemento el primer circuito integrado desarrollado en 1959 por el ingeniero Jack Kilby pocos meses después de haber sido contratado por la firma Texas Instruments. Se trataba de un dispositivo de germanio que integraba seis transistores en una misma base semiconductora para formar un oscilador de rotación de fase.

Jack Kilby La primera aparición del PLL se conoce hacia 1923 y eran PLL discretos para demodulación síncrona de AM, hacia los años 60 se usa en radiocomunicaciones (PLL integrados), entre sus características actuales se encuentran sintonizadores de radio y TV (sintonía digital) y detectores de FM y por ultimo cabe aclarar que son circuitos digitales de bajo consumo, integrados y de bajo costo. Lo que buscamos con esto es poder conocer de una manera clara y precisa el conocimiento de la estructura interna y los principios de funcionamiento funcionamiento de los circuitos integrados en este caso el PLL

II. ESTADO DE LA TÉCNICA

William B. Shockley, Walter H. Brattain, John Bardeen 1

J. E. Ortiz Pavón, estudiante de séptimo semestre de Ingeniería Electrónica de la Universidad de Cundinamarca de Fusagasugá; email: [email protected] [email protected] E. J. Prieto Riveros, estudiante de séptimo semestre de Ingeniería Electrónica de la Universidad de Cundinamarca de Fusagasugá; email:[email protected] J. E. Rodríguez Caro, estudiante de séptimo semestre de Ingeniería Electrónica de la Universidad de Cundinamarca de Fusagasugá; email: [email protected] [email protected] m

El lazo amarrado por fase (PLL, por sus sigla en ingles) es uno de los bloques de construcción fundamentales de los circuitos electrónicos utilizados en aplicaciones como controladores de velocidad de motores, decodificadores de FM estero, filtros de rastreo, transmisores y receptores de frecuencia sintetizada, y decodificadores FSK. El diagrama de bloques de un lazo amarrado por fase se muestra en la Fig.1. El lazo está formado por un detector de fase, un filtro pasabalas y un oscilador controlado por voltaje (VCO).

Fig.1.Diagrama de bloques de un lazo amarrado por fase.


El detector de fase (o comparador) compara la fase del voltaje de entrada con el de salida de VCO, e introduce un voltaje de cd o de frecuencia baja proporcional a su diferencia de fase. La salida del detector de fase, que se conoce como voltaje de error , es aplicada a un filtro pasabajas. El filtro elimina cualquier componente de frecuencia alta y produce un voltaje de cd suavizado. Luego, este voltaje de cd es aplicado a la entrada de control del VCO, cuya frecuencia de salida es proporcional al valor de cd. Si la frecuencia del voltaje de entrada se corre ligeramente, la diferencia de fase entre la señal de entrada y el voltaje de salida del VCO empezara a aumentar con el tiempo. Esto modificaría el voltaje de control en el VCO, de forma que llevara la frecuencia del oscilador controlado por voltaje de regreso a la misma frecuencia que la del voltaje de entrada. La frecuencia del VCO es ajustada de manera continua hasta que sea igual a la frecuencia de entrada. El funcionamiento de un PLL involucra tres modos: un modo un modo de captura y un modo de amarre de fase . Durante el modo libre, no existe una frecuencia (o voltaje) de entrada y el VCO funciona a una frecuencia fija, correspondiente al voltaje de entrada aplicado que es igual a cero. Esta frecuencia se conoce como frecuencia central, o libre, f O. Una vez aplicada una frecuencia de entrada, la frecuencia del oscilador controlado por voltaje empieza a cambiar, y se dice que el lazo amarrado por fase esta en modo de captura. La frecuencia del VCO cambia continuamente para coincidir con la frecuencia de la entrada. Cuando la frecuencia de la entrada es igual a la frecuencia de la salida, se dice que el lazo amarrado por fase esta en modo de amarrado por fase. El lazo de retroalimentación mantiene el amarre cuando cambia la frecuencia de la señal de entrada. La frecuencia central f O es la frecuencia libre del VCO. El intervalo de amarre f L se define como el intervalo de frecuencias de entrada alrededor de la frecuencia central, para el cual el lazo puede mantener el amarre. El intervalo de captura f C se define como el intervalo de frecuencias de entrada alrededor de la frecuencia central para la cual el lazo se amarrara partiendo de una condición sin amarre. Las relaciones entre f O, O, f L y f C aparecen en la Fig.2.

2

Fig.3.Diferencia de fases entre v11 y v12. Se obtiene un voltaje de salida cuando difieren en fase; es decir, cuando solo una entrada es alta. El detector de fase se puede implantar utilizando una compuerta OR exclusivo, como se muestra en la Fig.4., o un multiplicador analógico.

libre,

Fig.4.Compuerta OR exclusiva. La integración del voltaje de salida dará un voltaje de salida promedio, que será una función lineal de la diferencia de fase θ, como se observa en la Fig.5.

Fig.5.Angulo de fase. El voltaje de salida promedio V O(DC) puede expresarse como

VO DC

Fig.2.Relacion de frecuencia entre f O, O, f L y f C Detector de fase

El detector de fase toma dos voltajes de entrada y produce un voltaje de cd proporcional a su diferencia de fase. Para comprender el principio de funcionamiento, considérense dos voltejes v11 y v12, como se muestra en la Fig.3., con una diferencia de fase igual a θ.

 VCC       VCC (2   )  

Para 0≤θ≤π

(1.1) Para π≤θ≤2π

La diferencia de fase también puede ser detectada utilizando un flip-flop RS disparado por flanco. En la Fig.6.; se muestran dos señales de entrada. Si estas señales se hacen pasar a través de un flip-flop RS, como se muestra en la Fig.7.; disparado por flanco, el voltaje de salida será el que se muestra en la figura 16.39ª. Al integrar el voltaje de salida, se obtiene un voltaje de salida promedio, promedio, como se ve en la Fig.8. El voltaje de salida promedio V O(DC) está dado por VO DC



VCC 2

Para 0≤θ≤2π

(1.2)


En general, los detectores de fase se pueden dividir en dos tipos: detectores digítales y detectores analógicos. Los detectores digitales son fáciles de realizar mediante dispositivos digitales. No obstante, son sensibles al contenido armónico de la señal de entrada y a los cambios en los ciclos útiles de la señal de entrada y del voltaje de salida del oscilador controlado por voltaje. Los detectores analógicos son de tipo monolítico, monolítico, como el CMOS MC4344/4044. Responden únicamente a transiciones transiciones en las las señales señales de entrada. Por tanto, la sensibilidad al contenido armónico y al ciclo útil no resulta ser un problema. El voltaje de salida es independiente de variaciones en la amplitud y en el ciclo útil de la forma de onda de entrada. Generalmente, los detectores analógicos tienen la preferencia sobre los detectores digitales, especialmente en aplicaciones en las que la precisión es un factor decisivo.

muestra un diagrama de conexión común para el PLL NE/SE565. Un pequeño capacitor C 3, normalmente de 0.001µF, se conecta entre las terminales 7 y 8 a fin de eliminar posibles oscilaciones. La frecuencia central del PLL esta dada aproximadamente aproximadamente por f O



1.2 4 R1C 1

Fig.9.Diagrama de bloques. Fig.6.Diferencia de fase.

Fig.7.Flip-Flop RS

Fig.10.Diagrama de terminales.

Fig.8.Ángulo de fase

III. DESARROLLO EXPERIMENTAL Circuito integrado de lazo amarrado por fase

El lazo amarrado por fase NE/SE-565 es uno de los dispositivos de circuito integrado de uso más común. Los elementos del lazo amarrado por por fase de la Fig.1. Fig.1. están incorporados en el circuito integrado 565. El diagrama de bloques interno del 565 aparece en la Fig.9., y la configuración de las terminales, en la Fig.10. En la Fig.11.se

3

Fig.11.Diagrama de Conexiones.

(1.3)

UNIVERSIDAD DE CUNDINAMARCA-INGENIERIA ELECTRONICA-COMUNICACIONES ANALOGAS Donde R1 y C 1 son una resistencia y una capacitancia externas a las terminales 8 y 9, respectivamente. C 1 puede tener cualquier valor, pero R1 debe tener un valor entre 2kΩ y 20kΩ. Se conecta un capacitor C 2 entre las terminales 7 y 10 para formar un filtro pasabajas de primer orden, con una resistencia interna de 3.6k Ω. El capacitor del filtro C 2 debe ser lo suficientemente grande para eliminar variaciones en el voltaje de salida demodulado de la terminal 7, a fin de estabilizar la frecuencia del VCO. Normalmente, el PLL 565 puede amarrar y rastreas una señal de entrada en un ancho de banda de ±60% de la frecuencia central f O. El intervalo de amarre f L esta dado por f L



8 f O

VCC

(1.4)

 V EE

-

-

4

El lazo amarrado por fase (PLL) está conformado por un detector de fase, un filtro pasabajas y un oscilador controlado por voltaje. Los PLL encuentran aplicaciones como multiplicadores de frecuencia, demoduladores FSK y decodificadoras SCA (de música de fondo). El funcionamiento de un PLL involucra tres modos: un modo libre, un modo de captura y un modo de amarre por fase. La frecuencia del VCO es ajustada continuamente hasta que resulte igual a la frecuencia de la entrada. Cuando la frecuencia de la entrada es igual a la frecuencia de la salida, se dice que el PLL está en amarre por fase. Normalmente, el PLL 565 puede amarrar y rastrear una señal de entrada en un ancho de banda de 60% de la frecuencia central.

IV. ANÁLISIS DE RESULTADOS

VEE E son las fuentes de alimentación positiva y Donde V CC CC y – V E negativa en volts, respectivamente. El intervalo de captura f C esta dado por 12

  f L f C    3  2  3.6 10 C 2 

(C 2 en farads)

En primer lugar se muestra en la Fig.., el circuito que fue implementado para esta práctica en este caso el NE/SE-565, como ya habíamos calculado anteriormente los valores de Capacitancia y Resistencia dependiendo de la necesidad que se tenga.

(1.5)

Diseño de un lazo amarado por fase (PLL) Diseñar un PLL, como el mostrado en la figura 16.40c, de manera que f O=2.5kHz y f C=50Hz. Suponer V CC CC=-V EE EE=12V Los pasos que siguen en el diseño con el PLL 565 son Paso 1. Escoger un valor adecuado para C 1 sea C 1=0.01µF Paso 2. Calcular el valor de R1 . De la ecuación (1.3) R1



1 .2

1.2

4C1 f O 4  0.01F  2.5 kHz

 12k 

Paso 3. Determinar el intervalo de amarre f L. De la ecuación (1.4) f L



8  2.5kHz 12  12 

 833Hz Fig.12.Circuito implementado.

Paso 4. Calcular el valor de C 2. De la ecuación (1.5) C2



f L 2   3.6  10 3 f C 2



833 2   3.6 10 350 2

 14.17 F

Recordar estados de funcionamiento funcionamiento

Estado de Modo Libre: Esta condición ocurre cuando no hay

Se elige C 2=14µF

señal de entrada o hay una una señal de entrada a la cual el lazo no tiene posibilidades de enganchar .

Aplicaciones del PLL 565

Estado Modo de Amarre de Fase: Es

Multiplicador de frecuencia, un demodulador FSK y un decodificador SCA Aspectos generales

el que corresponde cuando el lazo está enganchado en fase. Fo = Fs salvo una diferencia finita de fase θd.

Estado de Modo de Captura:

Es cuando el VCO está cambiando de frecuencia, intentando enganchar la frecuencia de la señal de referencia .


5

como el Canal 1(CH1) muestra muestra la señal modulada y el Canal 2(CH2) muestra la señal que le ingresa al PLL en esta caso un generador de señales, se concluye que el PLL está en modo captura , es decir cuando la frecuencia de entrada no es igual a la de salida.

V. CONCLUSIONES

Fig.13.En esta imagen de osciloscopio podemos observar como el Canal 1(CH1) muestra una señal y esta es cuando el PLL está en modo libre, es decir no existe una frecuencia(o voltaje) de entrada y el VCO funciona a una frecuencia fija.

- La utilización de estos circuitos integrados es muy importante ya que los PLL, tienen gran cantidad de aplicaciones empleadas en su mayoría a la radiocomunicación. - La utilización de circuitos integrados análogos son de gran utilidad en propósitos de control y de interface. - Examinar la estructura interna y principios de funcionamiento fueron la clave del éxito para poder entender el bloque electrónico (PLL).

VI. REFERENCIAS 1. M. H. Rashid, SPICE for Circuits and Electronics Using PSpice.Englewood Cliffs, NJ: Prentice Hall, Inc, 1995, capitulo 10. 2. S. Soclof, Design and Applications of Analog Integrated Circuits.Englewood Cliffs, NJ: Prentice Hall, Inc, 1991, capitulo 15,16 y 17. 3. P. R. Gray y R. G. Meyer, Analysis and Design of Integrated Integrated Circuits, Nueva York: Jhon Wiley and Sons,1992 4. R.A. Gayakwad, Op-Amps and Linear Integrated Circuits, Englewood Cliffs, NJ: Prentice Hall, Inc, 1993. 5. M. H. Rashid, Microelectronic Microelectronic Circuits: Analysis and Design. Englewood Cliffs, NJ: Cengage Learning, Inc, 2004, capitulo 16.

M..

Fig.14.En esta imagen de osciloscopio podemos observar como el Canal 1(CH1) muestra muestra la señal modulada y el Canal 2(CH2) muestra la señal que le ingresa al PLL en esta caso un generador de señales, se concluye que el PLL está en modo amarre de fase, es decir cuando la frecuencia de entrada es igual a la de salida.

Fig.15.En esta imagen de osciloscopio podemos observar

Lazo Amarrado Por Fase

Recommend Documents