FLIP-FLOP DALAM KEHIDUPAN KEHIDUPAN SEHARI-HARI
Oleh : Pendidikan Teknologi Teknologi Informasi 2015 2 015 dan S1 Teknik Informatika 2015 Universitas Negeri Surabaa !alan "etintang "etintang Surabaa P#N$#%TI&N '(IP '(OP 'li)*'lo) 'li)*+o) meru)akan rangkaian utama dalam logika sekuensial, -ounter. register serta rangkaian sekuensial lain disusun dengan menggunakan +i)*+o) sebagai kom)o kom)onen nen utama, 'li)*+o) adalah rangkaian ang mem)unai fungsi )engingat /memor, &rtina rangkaian ini mam)u melakukan )roses )enim)anan data sesuai dengan kombinasi masukan ang diberikan ke)adana, ke)adana, ata ang tersim)an itu da)at
dikeluarkan sesuai dengan kombinasi masukan ang diberikan, %angkaian +i) +o) meru)akan rangkaian bistabil ang da)at menghasilkan kondisi logika 0 dan 1 )ada keluaranna, "a)asitas dari rangkaian +i) +o) adalah 1 bit, Selama salah satu daana masih ter)asang maka memorina akan bertahan, !#NIS '(IP '(OP 1, %S 'li)*+o)3Pengun4i 2, %S 'li)*+o) dengan -lo4k , ela/'li)*'lo) 6, !" 'li)*'lo) 5, Toogle /T 'li)*'lo) 1, %S 'li)*+o)3Pengun4i 'li)*+o) %*S adalah rangkaian dasar dari semua 7enis +i)*+o) ang ada, 'li)*+o) %S disusun dari dua buah gerbang N&N 2 masukan, ua masukan +i)*+o) ini adalah S /set dan % /reset. serta dua keluaranna adalah 8 dan 89, "ondisi keluaran akan teta) ketika kedua masukan % dan S berlogika 0, Sedangkan )ada kondisi masukan % dan S berlogika 1 maka kedua keluaran akan berlogika 1. hal ini sangat dihindari karena bila kondisi masukan diubah men7adi berlogika 0 kondisi keluranna tidak da)at di)rediksi /bisa 1 atau 0, "eadaan ini disebut kondisi terlarang, %angkaian Per4obaan 'li)*'lo) %*S beserta simbolna
%angkaian internal +i) +o) %*S Tabel kebenaran dari +i) +o) %*S
erdasarkan tabel diatas. )ada saat S dan % bernilai 0 atau da)at dikatakan bah;a lam)u S dan % dalam keadaan mati maka akan ter7adi keadaan larangan aitu keluaran )ada 8 ang bernilai 1,
engan dua masukan 1 )ada gebang ang ke 2. akan mendorong keluaran 8 men7adi 0, P#N#%&P&N '(IP*'(OP %S
=esin Sekuensial #lektronis anak untai sekuensial ang meru)akan realisasi se4ara elektronis dari mesin sekuensial, ebera)a diantarana se)erti sistem s;it4hing tele)on. elevator automatis. sistem kontrol lam)u lalu lintas dan untai*untai elektronis dalam kalkulator, Sebuah mesin sekuensial elektronis adalah sebuah )eralatan ang mam)u menam)ilkan sekum)ulan karakteristik berurutan, Untai ini merealisasikan urutan sekuensial ang di)erlukan dan diberikan, "arena keadaan berikutna dan keluaran dari sebuah mesin sekuensial tergantung )ada keberadaan masa lalu dari mesin. maka mesin sekuensial elektronis harus menggunakan )eralatan ang mem)unai kemam)uan untuk >mengingat? tingkah laku sebelumna dari mesin, Sebuah untai kombinasi tidak da)at menatakan
keberadaan masa laluna. karena keluaranna hana tergantung )ada masukan saat ini, i ba;ah akan diterangkan tentang %*S +i)*+o) ang meru)akan bagian dasar dari rangkaian )engingat, %*S +i)*+o) da)at dibuat dengan menggunakan dua gerbang logika NO%,
S;it4hing tele)on
#levator automatis 2, 'li)*+o) %S dengan -lo4k
'li) +o) %*S dengan 4lo4k meru)akan rangkaian dasar dari +i) +o) aitu %*S ang terdiri atas 2 gerbang N&N dan menambah bebera)a gerbang )ada bagian in)utna. +i)*+o) tersebut hana da)at meres)on in)ut selama terda)at 4lo4k )ulsa, Out)ut dari +i)*+o) tidak akan berubah selama 4lo4k )ulsana 0 meski)un ter7adi )erubahan )ada in)utna, Out)ut +i)*+o) hana akan berubah sesuai dengan )erubahan in)utna 7ika 4lo4k )ulsa bernilai 1,
%angkaian Per4obaan 'li)*'lo) %*S dengan 4lo4k beserta simbolna
Tabel kebenaran dari +i) +o) %*S dengan 4lo4k
erdasarkan tabel tersebut. )ada saat 4lo4k @ 1. nilai S dan % sama*sama bernilai 0, Sedangkan )ada keluaran 8 tidak ter7adi )erubahan, !ika )ada 4lo4k. S. dan % sama*sama memiliki nilai 1 maka akan ter7adi keadaan larangan, "arena )ada saat keadaan tersebut nilai keluaran akan tinggi, Pada saat 4lo4k @ 1. S @ 1. dan % @ 0 maka keluaran 8 akan diatur atau direset oleh 4lo4k untuk memiliki nilai 1, iagram Aaktu
, ela / 'li) 'lo)
'li)*+o) da)at disusun dari +i)*+o) S*% ang ditambah dengan suatu inventer )ada reset in)utna, Sifatna bila in)ut /ata dan )ulsa 4lo4k berlogik 1. maka out)ut 8 akan berlogik 1 dan bilamana in)ut berlogik 0. maka +i)*+o) akan berada )ada keadaan reset atau out)ut 8 berlogik 0, 'li)*
+o) hana memiliki in)ut data tunggal / dan in)ut detak /-", 'li)*+o) sering kali disebut 7uga sebagai +i)*+o) tunda, Nama ini menggambarkan o)erasi unit ini, &)a)un bentuk in)ut )ada in)ut data /. in)ut tersebut akan tertunda selama satu )ulsa detak untuk men4a)ai out)ut normal /8, ata di)indahkan ke out)ut )ada transisi detak (o; ke
-ontoh rangkaian 'li)*+o) beserta simbolna
Penera)an 'li) 'lo) /ela ata +i)*+o) meru)akan )engemangan dari %S +i)*+o). )ada +i)*+o) kondisi out)ut terlarang /tidak tentu tidak lagi ter7adi, ata +i)*+o) sering 7uga disebut dengan istilah *'' sehingga
lebih mudah dalam )enebutanna, ata +i)*+o) meru)akan dasar dari rangkaian utama sebuah memori )enim)an data digital, In)ut atau masukan )ada %S +i)*+o) adalah 2 buah aitu % /reset dan S /set. kedua in)ut tersebut dimodiBkasi sehingga )ada ata +i)*+o) men7adi 1 buah in)ut sa7a aitu in)ut atau masukan /data sa7a, =odel modiBkasi %S +i)* +o)men7adi +i)*+o) adalah dengan )enambahan gerbang NOT /Inverter dari in)ut S ke in)ut % )ada %S +i)*+o), ata +i)*+o) meru)akan dasar dari )embuatan memori digital 1 bit, ata 'li)*+o) sering 7uga disebut sebagai *lat4h, 'li)*+o) meru)akan salahsatu dari banak a)likasi )ada sistem digital, 'li)*+o) ini berfungsi sebagai media )enim)an data sementara, alam satu +i)*+o). hana 1 bit data ang bisa disim)an, Sebagai bahan )erbandingan. )erlu kita ketahui bah;a : 1 bte @ C bit 1 " /kilo bte @ 1026 bte 1 = /mega bte @ 1026 " 1 $ /giga bte @ 1026 = !ika kita lihat )erbandingan di atas. tentu kita akan menda)atkan bah;a memor ang da)at disim)an oleh satu +i)*+o) tentuna sangat ke4il sekali, egitulah. agar kita da)at memahami bagaimana suatu memor da)at menam)ung data ang sangat besar tentu kita harus tahu terlebih dahulu bagaimana data ang berukuran ke4il itu disim)an,
6, !" 'li)*+o)
'li)*+o) ini da)at diangga) sebagai +i)*+o) universal. karena +i)*+o) 7enis lain da)at dibuat dari +i)*+o) !", Simbol logika terbagi tiga in)ut sinkron /!. " dan -", In)ut ! dan " meru)akan in)ut data. dan in)ut 4lo4k memindahkan data dari in)ut ke out)ut, i)erlukan keseluruhan )ulsa /bukan sekedar tansisi lo; ke high atau high ke lo; sa7a untuk memindahkan data dari in)ut ke out)ut, I- ang digunakan dalam !" +i)*+o) adalah I- D600, ua sifat unik dari +i)*+o) !" adalah: 1, !ika kedua data in)ut )ada keadaan nol. tidak akan ter7adi )erubahan )ada out)ut meski)un diberikan sinal 4lo4k /out)ut teta), 2, !ika kedua data in)ut )ada keadaan satu. )ada tia) )ulsa 4lo4k data out)ut akan berubah dari sebelumna /kom)lemen dari data sebelumna,
$ambar E, %angkaian dan simbol dari 'li) +o) !" Togel F 1 1 Togel entuk men7adi keadaan berla;anan Tabel "ebenaran 'li)*+o) !*": "eterangan : 0 @ rendah 1 @ tinggi F @ 4lo4k dari rendah ke tinggi G @ 4lo4k dari tinggi ke rendah togel @ kedaan berla;anan dari out)ut sebelumna ila in)ut !@1 "@0 maka akan menghasilkan out)ut 8@1 dan keadaan Set, ila in)ut !@0 "@1 maka akan menghasilkan out)ut 8@0 dan keadaan %eset, ila In)ut !@0 "@0 maka akan menghasilkan out)ut dan keadaan se)erti sebelumna, ila In)ut !@1 "@1 maka akan menghasilkan Toggle out)ut aitu kebalikan dari out)ut sebelumna, iagram Aaktu
Penera)an !" 'li)*+o) Pada simulasi #A digunakan gerbang &N untuk meneder* hanakan setia) )ergantian dari detik ke menit dan menit ke 7am di reset rangkaian simulasi. namun )ada )raktekna da)at digunakan I- D60C aitu em)at rangka) gerbang &N dengan dua in)ut,
%angkaian )ada 7am digital 5, 'li) 'lo) T /Toogle
$ambar diba;ah adalah diagram T +i) +o) atau Togel +i) +o). dan dilengka)i dengan tabel kebenaranna se)erti ditun7ukkan
)ada tabel 1, =enurut Tabel 1, "eluaran 8 selalu berubah setia) kali ter7adi )erubahan gelombang masukan dari 0 ke 1. atau sisi naik dari sebuah gelombang masukan, ila keluaran 8 berada )ada level 1. dan ter7adi )erubahan )ositi) )ada masukan T. keluaran 8 berubah men7adi 0. dan bila ter7adi sisi naik lagi )ada masukan T. keluaran akan kembali ke level 1 lagi, "eadaan togel ini ter7adi )ada keluaran. dari keadaan ang satu kekeadaan ang lain. terus )enerus se)an7ang )ada masukan T diberikan gelombang )ulsa, entuk gelombang ang ada )ada $ambar menggambarkan ter7adina togel )ada sisi naik dari )ulsa masukkanna, $ambar 15, Simbol an entuk $elombang T 'li)*+o)
Simbol dan bentuk gelombang T +i) +o)
Tabel "ebenaran T 'li) 'lo) "eluaran T +i) +o) selalu berubah )ada sisi naik dari setia) gelombang )ulsa masukan T, T +i) +o) ang dibi4arakan adalah T +i) +o) dengan )i4u sisi )ositif. teta)i ada 7uga T +i)*+o)
dengan )i4u sisi negatif Penera)an T /Toogle 'li)*'lo) Saklar deboun4hing )ada masukan T +i)*+o), Setia) masukan )ada Togel +i)*+o). harus bersih dari bentuk o)erasi ang tidak manta), T +i)*+o) akan selalu meres)on 7ika )ada masukan terda)at noise, "eluaran keadaan ini men7adi tidak menentu. ang sering dikenal sebagai boun4hing, #fek boun4hing biasa ter7adi )ada rangkaian ang menggunakan saklar masukan se4ara mekanis, =isalna saklar ang di)asang se)erti )ada $ambar diba;ah,
%angkaian Saklar Hang =emungkinkan Ter7adina oun4hing an entuk $elombang oun4hing Pada T 'li)*+o) oun4ing ter7adi )ada saat kontak se4ara mekanis. karena )ada saat itu ter7adi )antulan sehingga ter7adi hubung dan tidak hubung. se4ara logik ter7adi 1 dan 0 se4ara berulang se)erti )ada gelombang T. ang menghasilkan bentuk keluaran )ada 8. lihat $ambar 1D, Untuk menghindari ter7adina boun4hing. )ada saklar mekanis di)asang rangkaian )engan4ing /lat4h se)erti )ada gambar diba;ah,
%angkaian Saklar eboun4hing =enggunakan Pengan4ing /lat4h Untuk =enghindari Ter7adina oun4hing Pada T 'li)*+o) Pada keluaran saklar S ter7adi boun4hing terutama )ada saat ter7adi kontak mekanis lihat bentuk gelombang & )ada u7ung de)an. atau gelombang )ada u7ung belakang, Setelah mele;ati rangkaian lat4h. lihat keluaran T. boun4hing tidak ter7adi lagi, %angkaian se)erti ini disebut rangkaian deboun4hing,
