Flip-Flop

DIG 05 5.1.

FLIP-FLOP

TUJUAN

1. Mengenal, mengerti dan memahami operasi dasar rangkaian Flip-Flop. 2. Mengenal berbagai macam IC Flip-Flop.

5.2.

TEORI DASAR

Pemahaman terhadap rangkaian Flip-Flop (FF) ini sangat penting karena FF merupakan satu sel memori. Keadaan keluaran FF dapat berada dalam keadaan tinggi atau keadaan rendah, untuk selang waktu yang dikehendaki. Biasanya untuk mengubah keadaan tersebut diperlukan suatu masukan pemicu. Berikut ini akan diuraikan secara singkat tentang berbagai tipe FF.

5.2.1. Flip-Flop SR

Flip-Flop SR merupakan rangkaian dasar untuk menyusun berbagai jenis FF yang lainnya. FF-SR dapat disusun dari dua gerbang NAND atau dua gerbang NOR. S 0 1 1 0

R 1 0 1 0

Qn+1 1 0 Qn Don't Care

S 0 1 0 1

R 1 0 0 1

Qn+1 0 1 Qn Don't Care

Gambar 5.1. FF SR dari gerbang NAND

Gambar 5.2. FF SR dari gerbang NOR Mengeset FF berarti membuat keluaran Q = 1 dan mereset FF berarti membuat keluaran Q = 0 dari kondisi stabil/ tak berubah. Mengeset FF dari gerbang NAND dapat dilakukan dengan membuat S = 0 dan mereset dilakukan dengan membuat R = 0. Sedangkan mengeset FF dari gerbang NOR dapat dilakukan dengan membuat S = 1 dan mereset dengan memberi nilai R = 1.

Praktikum Rangkaian Digital

22

Gambar 5.3 berikut ini melukiskan bentuk keluaran dari FF SR dengan menggunakan gerbang NAND.

S R Q Gambar 5.3. Sinyal keluaran pada FF SR

5.2.2. Flip-Flop SR Terlonceng

FF jenis ini dapat dirangkai dari FF-SR ditambah dengan dua gerbang AND atau NAND untuk masukan pemicu yang disebut dengan sinyal clock (ck).

ck 0 0 0 0 1 1 1 1

S 0 0 1 1 0 0 1 1

R 0 1 0 1 0 1 0 1

A 1 1 1 1 1 1 0 0

B 1 1 1 1 1 0 1 0

Qn+1 Qn Qn Qn Qn Qn 0 1 Don't Care

ck 0 0 0 0 1 1 1 1

S 0 0 1 1 0 0 1 1

R 0 1 0 1 0 1 0 1

a 0 0 0 0 0 0 1 1

B 0 0 0 0 0 1 0 1

Qn+1 Qn Qn Qn Qn Qn 0 1 Don't Care

Gambar 5.4. FF terlonceng dari NAND

Gambar 5.5. FF terlonceng dari NOR Dari tabel kebenaran kedua rangkaian diatas terlihat bahwa untuk sinyal clock yang tinggi, FF ini bekerja seperti FF-SR dari gerbang NOR, sedangkan untuk sinyal clock yang rendah, keluaran Q tidak bergantung kepada input R dan S, tetapi tetap mempertahankan keadaan terakhir sampai datangnya sinyal clock berikutnya. Sebagai ilustrasi, berikut ini diberikan contoh bentuk sinyal Q.


23

Gambar 5.6. Hubungan antara Q dengan S,R dan clock.

5.2.3. Flip-Flop Data

Pada FF-SR ada nilai-nilai masukan yang terlarang. Untuk menghindari adanya nilai terlarang tersebut, disusun suatu jenis FF lain yang dinamakan FF Data. Rangkaian ini dapat diperoleh dengan menambahkan satu gerbang NOT pada masukan FF terlonceng sebagai berikut:

Gambar 5.7. a) Rangkaian FF-Data, b) Tabel Kebenaran, c) Penundaan pulsa

Dari gambar 5.7 tersebut terlihat bahwa untuk sinyal clock yang rendah, keluaran Q akan tetap "terkunci" atau "tergerendel" pada nilai terakhirnya. Dalam hal ini dapat dikatakan bahwa pada saat kondisi clock rendah, sinyal masukan D tidak mempengaruhi keluaran Q. Sedangkan untuk sinyal clock yang tinggi, maka akan diperoleh keluaran sesuai dengan data D yang masuk saat itu.

5.2.4. Flip-Flop JK

FF JK mempunyai masukan "J" dan "K". FF ini "dipicu" oleh suatu pinggiran pulsa clock positif atau negatif. FF JK merupakan rangkaian dasar untuk menyusun sebuah


24

pencacah. FF JK dibangun dari rangkaian dasar FF-SR dengan menambahkan dua gerbang AND pada masukan R dan S serta dilengkapi dengan rangkaian diferensiator pembentuk denyut pulsa clock seperti yang ditunjukkan pada gambar 5.8.

Gambar 5.8. Rangkaian FF JK

Pada FF JK ini, masukan J dan K disebut masukan pengendali karena kedua masukan ini yang menentukan keadaan yang harus dipilih oleh FF pada saat pulsa clock tiba (dapat pinggiran positif atau negatif, tergantung kepada jenis FFnya). FF ini berbeda dengan FF-D karena pada FF-JK masukan clock adalah masukan yang dicacah, dan masukan J serta K adalah masukan yang mengendalikan FF itu. Cara kerja dari FF-JK adalah sebagai berikut : 1.

Pada saat J dan K keduanya rendah, gerbang AND tidak memberikan memberikan tanggapan sehingga keluaran Q tetap bertahan pada keadaan terakhirnya.

2.

Pada saat J rendah dan K tinggi, maka FF akan diseret hingga diperoleh keluaran Q = 0 (kecuali jika FF memang sudah dalam keadaan reset atau Q memang sudah pada keadaan rendah).

3.

Pada saat J tinggi dan K rendah, maka masukan ini akan mengeset mengeset FF hingga diperoleh keluaran Q = 1 (kecuali jika FF memang sudah dalam keadaan set atau Q sudah dalam keadaan tinggi).

4.

Pada saat J dak K kedua-duanya kedua-duanya tinggi, maka FF berada dalam keadaan "toggle", artinya keluaran Q akan berpindah pada keadaan lawan jika pinggiran pulsa clocknya tiba.

5.3.

ALAT-ALAT ALAT-ALAT PERCOBAAN

-

Modul Perangkat Praktikum Rangkaian Digital

-

IC-TTL 7400, IC-TTL 7402, IC-TTL 7408

-

IC-TTL 7474 dan 7475 (FF-Data), IC-TTL 7473 dan 7476 (FF-JK)

-

Kabel-kabel penghubung


25

5.4.

TUGAS PENDAHULUAN

1. Terangkan dengan singkat tentang kerja kerja Flip-Flop SR dan Flip-Flop Master Slave. Slave. Apa beda antara Flip-Flop Master Slave ini dengan Flip-Flop JK? 2. Gambarkan rangkaian Flip-flop di dalam IC TTL 7473, 7474, 7475, dan 7476? 3. Flip-flop T dapat dibangun dari Flip-Flop JK dengan menetapkan J = 1, dan K = 1. Jika clock nya berupa kotak periodik, gambarkan pulsa keluarannya!

5.5.

PERCOBAAN

A.

Percobaan Pertama

1. Pastikan catu daya dalam posisi OFF. Pasangkan IC TTL 7402 (NOR) pada projectboard. Pasangkan kabel untuk memberi catu daya pada IC tersebut. 2. Susun rangkaian seperti pada gambar 5.10. Sinyal-sinyal Sinyal-sinyal masukan dihubungkan dengan saklar-saklar masukan, dan sinyal-sinyal keluaran dengan peraga LED. 3. Mintalah kepada pembimbing praktikum untuk memeriksa memeriksa rangkaian yang yang disusun. Jika rangkaian sudah benar, hidupkan catu dayanya. 4. Variasikan nilai masukan A dan B berurutan seperti yang tertera pada tabel, dan amati keluarannya. Tuliskan hasil pengamatan pada tabel yang telah disediakan. 5. Minta kepada pembimbing praktikum praktikum untuk memeriksa memeriksa data yang diperoleh. Jika data sudah benar, matikan catu daya dan melepas rangkaian. A 0 0 1 0 0 1

B 1 0 0 0 1 1

D1 .... .... .... .... .... ....

D2 .... .... .... .... .... ....

Gambar 5.10. Rangkaian Percobaan 1 6. Gambarkan diagram waktu dari hasil yang yang diperoleh ! A

B

D1

D2

B.

Percobaan Kedua


26

1. Pastikan catu daya dalam posisi OFF, pasangkan IC IC TTL 7402 dan IC TTL 7408 (AND) pada projectboard. 2. Pasangkan kabel untuk memberi memberi catu daya pada masing-masing masing-masing IC tersebut (catu daya tetap pada posisi OFF). 3. Susun rangkaian seperti pada gambar 5.11. Sinyal-sinyal Sinyal-sinyal masukan (clock = CK, dan data = D) dihubungkan pada saklar-saklar masukan, dan sinyal keluaran F1 dan F2 pada peraga LED. 4. Mintalah kepada pembimbing praktikum untuk memeriksa memeriksa rangkaian yang yang disusun. Jika rangkaian sudah benar, hidupkan catu dayanya. 5. Variasikan nilai masukan CK dan D berurutan seperti tertera pada tabel, dan amati keluarannya. Tuliskan hasil pengamatan pada tabel yang telah disediakan. 6. Minta kepada pembimbing praktikum praktikum untuk memeriksa memeriksa data yang diperoleh. Jika data sudah benar, matikan catu daya dan lepas rangkaian yang telah disusun.

Gambar 5.11. Rangkaian Percobaan 2

CK 1 0 0 1 1 1 0 0

D 1 1 0 0 1 0 0 1

F1 .... .... .... .... .... .... .... ....

F2 .... .... .... .... .... .... .... ....

7. Gambarkan diagram waktu dari hasil yang yang diperoleh ! CK

D

F1

F2

C.

Percobaan Ketiga

Dalam IC TTL 7474 terdapat dua buah FF Data. 1.

Pastikan catu daya dalam posisi OFF, pasangkan IC IC TTL 7474 pada projectboard.

2.

Pasangkan kabel catu daya, pin 7 pada ground, dan pin 14 pada Vcc.


27

3.

Satukan clock untuk kedua FF (1C dan 2C) kemudian kemudian sambungkan sambungkan clock tersebut dengan sinyal masukan ujung kiri. Sebut sinyal ini dengan sinyal Clk.

4.

Hubungkan pin-pin clear dengan dengan Vcc agar sinyal clear tidak aktif.

5.

Hubungkan pin-pin preset kedua FF, kemudian hubungkan pada sinyal sinyal masukan masukan paling kanan. Sinyal ini berada pada posisi 0.

6.

Hubungkan sinyal masukan D0 dengan saklar masukan masukan kedua dari kiri, dan sinyal sinyal masukan D1 dengan saklar ketiga dari kiri.

7.

Hubungkan sinyal-sinyal sinyal-sinyal keluaran Q0, Q1, Q2, dan Q3 dengan peraga LED. LED.

8.

Mintalah kepada pembimbing praktikum untuk memeriksa rangkaian yang disusun. Jika rangkaian sudah benar, hidupkan catu dayanya, dan geserkan posisi preset pada posisi 1.

9.

Variasikan nilai masukan Clk, D0, dan D1 berurutan seperti tertera pada tabel, dan amati keluarannya. Tuliskan hasil pengamatan pada tabel yang telah disediakan.

10. Minta kepada pembimbing praktikum untuk memeriksa data yang diperoleh. Jika data sudah benar, matikan catu daya dan lepas rangkaian yang telah tersusun. Clk 0 0 1 1 1 0 0 0 1

1D 1 0 0 1 0 1 0 0 1

2D 1 0 1 0 1 0 1 0 1

1Q ...... ...... ...... ...... ...... ...... ...... ...... ......

1P ...... ...... ...... ...... ...... ...... ...... ...... ......

2Q ...... ...... ...... ...... ...... ...... ...... ...... ......

2P ...... ...... ...... ...... ...... ...... ...... ...... ......

Gambar 5.12. Konfigurasi pin IC 7474 11. Gambarkan diagram waktu untuk masing-masing masing-masing FF! Clk

1D

1Q

1P


28

Clk

2D

2Q

2P

D.

Percobaan Keempat

Dalam IC TTL 7475 terdapat empat buah FF Data. 1.


2.

Pasang kabel kabel catu daya, pin 5 pada Vcc dan pin ke 12 pada ground.

3.

Hubungkan kedua clock IC 7475 kemudian kemudian sambungkan sambungkan clock tersebut dengan sinyal masukan ujung kiri.

4.

Hubungkan masukan 1D, 2D, 3D dan 4D berturut-turut pada saklar masukan. masukan.

5.

Hubungkan sinyal-sinyal sinyal-sinyal keluaran 1Q, 2P, 3P, dan 4Q pada peraga LED.. LED..

6.

Mintalah kepada pembimbing praktikum untuk memeriksa rangkaian yang disusun. Jika rangkaian sudah benar, hidupkan catu dayanya.

7.

Variasikan nilai masukan masukan Clk, 1D, 2D, 3D dan 4D seperti tertera pada tabel, dan amati keluarannya. Tuliskan hasil pengamatan pada tabel yang telah disediakan.

8.

Minta kepada pembimbing praktikum untuk memeriksa memeriksa data yang yang diperoleh. Jika data sudah benar, matikan catu daya dan lepas semua rangkaian yang tersusun.

Ck D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 1 1 1 1 .... .... .... .... 0 0 0 0 0 .... .... .... .... 1 0 1 0 1 .... .... .... .... 1 1 0 1 0 .... .... .... .... 1 0 1 0 1 .... .... .... .... 0 1 0 1 0 .... .... .... .... 0 0 1 0 1 .... .... .... .... 0 0 0 0 0 .... .... .... .... 1 1 1 1 1 .... .... .... .... Gambar 5.13. Konfigurasi pin IC TTL 7475 10. Gambarkan diagram waktu untuk masing-masing masing-masing FF!


29

Ck

1D

1Q

2D

2P

3D

3P

Ck

4D

4Q

E.

Percobaan Kelima

IC-TTL 7473 mengandung dua buah FF JK. 1.


2.

Pasangkan kabel catu daya, pin 4 pada Vcc dan pin 11 pada ground.

3.

Gabungkan kedua kedua clock IC tersebut, kemudian hubungkan pada saklar masukan masukan paling kiri.

4.

Hubungkan pin-pin clear kedua FF, kemudian sambungkan sambungkan pada saklar masukan masukan paling kanan. Sinyal ini berada pada posisi 0.

5.

Gabungkan pin 3 dengan 10. Misalkan sinyal yang yang masuk melalui pin ini dinamakan sinyal K.

6.

Gabungkan pula pin 14 dan 7. Misalkan sinyal yang masuk melalui melalui pin ini dinamakan sinyal J.

7.

Hubungkan J dan K pada saklar masukan kedua dan ketiga dari kiri.

8.

Hubungkan sinyal-sinyal sinyal-sinyal keluaran 1Q, dan 2Q (pin 12 dan 9) pada peraga LED. LED.


30

9.

Mintalah kepada pembimbing praktikum untuk memeriksa rangkaian yang disusun. Jika rangkaian sudah benar, hidupkan catu dayanya, dan geserkan posisi preset pada Vcc.

10. Variasikan nilai masukan Clk, J, dan K berurutan seperti tertera pada tabel, dan amati keluarannya. Tuliskan hasil pengamatan pada tabel yang telah disediakan. 11. Minta kepada pembimbing praktikum untuk memeriksa data yang diperoleh. Jika data sudah benar, matikan catu daya dan lepas semua rangkaian yang tersusun.

Gambar 5.14. Konfigurasi pin IC TTL 7473

Clk 1 0 1 0 1 0 1 0 1 0 1 0

J 0 0 0 0 0 0 1 1 1 0 0 0

K 0 0 0 1 1 1 0 0 0 1 1 1

1Q ...... ...... ...... ...... ...... ...... ...... ...... ...... ...... ...... ......

2Q ...... ...... ...... ...... ...... ...... ...... ...... ...... ...... ...... ......

12. Gambarkan diagram waktu untuk masing-masing masing-masing Flip-Flop !

Clk

J

K

1Q

2Q

F.

Percobaan Keenam

IC TTL 7476 berisi dua buah FF JK. Berdasarkan pengalaman pada percobaan diatas, susun rangkaian untuk mendapatkan hubungan antara masukan dan keluaran seperti yang dinyatakan dalam tabel berikut ini:


31

Gambar 5.15. Konfigurasi pin IC TTL 7476

Clk 1 0 1 0 1 0 1 0 1 0 1 0

J 0 0 0 0 0 0 1 1 1 0 0 0

K 0 0 0 1 1 1 0 0 0 1 1 1

1Q ...... ...... ...... ...... ...... ...... ...... ...... ...... ...... ...... ......

2Q ...... ...... ...... ...... ...... ...... ...... ...... ...... ...... ...... ......

Gambarkan pula diagram waktu untuk masing-masing FF! Clk

J

K

1Q

2Q

5.6.

TUGAS AKHIR

Buatlah analisa dan kesimpulan dari data yang diperoleh, untuk menerangkan jenis FF yang bersangkutan dan perbedaan masing-masing IC.


32

Flip-Flop

Recommend Documents