LAPORAN LABORATORIUM ELEKTRONIKA DIGITAL SET - RISET (RS) – (RS) – FLIP FLIP FLOP
Oleh : Nama
: Hendri Cahyono
Nim
:1220403037
Kelas
: A2
Dosen pembimbing : -
Yaman, S.T., M. Eng
-
Fauzan, S. T., M. Eng
POLITEKNIK NEGERI LHOKSEUMAWE JURUSAN TEKNIK ELEKTRO / PRODI TEKNIK LISTRIK TAHUN AJARAN 2013 / 2014
LEMBAR PENGESAHAN
Nama percobaan
: Set-Riset (RS) – (RS) – Flip Flip Flop
Nomor percobaan
: 05
Nama praktikan
: Hendri Cahyono
Nim praktikan
: 1220403037
Nama patner kerja
:1. Haryandi Fitra Amran 2. Mulidan 3. Feri Firdaus 4. Rahmad Rezki
Tanggal percobaan
: 21 November 2013
Tanggal penyerahan laporan
: 27 November 2013
Nama pemeriksa
:1. Yaman, S. T., M. Eng Eng 2. Fauzan, S. T., M. Eng
Paraf / Tanda tangan
:
Nilai
:
Kata Pengantar
Puji dan syukur s yukur saya panjatkan ke hadhirat Allah Alla h SWT, karena dengan rahmat dan hidayah-Nya saya dapat menyelesaikan laporan praktikum Laboratorium Elektronika Digital yang berjudul Aljabar Boolean tepat pada waktunya. Shalawat beriring salam saya hantarkan ke pangkuan nabi Muhammad SAW yang telah membawa kita dari alam kebodohan ke alam yang penuh dengan ilmu pengetahuan seperti pada saat ini. Terima kasih saya ucapkan kepada Pak. Yaman, S.T., M. Eng dan Pak. Fauza, S.T., M. Eng selaku instruktur / pengasuh pengasuh kami dan Pak. Pak. Yafet selaku teknisi di laboratorium elektonika digital. Laporan Laporan ini saya buat sesuai dengan data yang saya peroleh dari hasih praktikum Aljabar Boolean, Jobsheet Petunjuk Praktikum Rangkaian Logika, dan
situs
Internet. Saya juga mengucapkan terima kasih kepada teman - teman yang telah ikut membantu melakukan praktikum Aljabar Boolean ini. Akhir kata, Saya sadar bahwa laporan la poran ini masih jauh dari kata sempurna. Karena Kar ena itu saya sangat mengharapkan saran dari teman - teman semua yang bersifat membangun untuk pembuatan laporan ke depannya agar menjadi lebih baik. Dan saya harap semoga laporan ini bisa bermanfaat bagi kita semua. Amin.
27 November 2013
Penulis
i
Daftar isi ........................................................................................................................................ i Kata Pengantar ......................................................................................................................................... .................................................................................................................................... ................................................................................... ............. ii Daftar isi ..............................................................
I.
...................................................................................................................................... ........................................................................ .. 1 Tujuan ................................................................
II.
................................................................................................................................ ........................... 1 Dasar Teori. .....................................................................................................
III.
................................................................................................................... 2 Diagram Rangkaian. ...................................................................................................................
IV.
........................................................................................................... .................................................. 2 Peralatan dan Komponen .........................................................
V.
........................................................................................................................... 3 Langkah Kerja ............................................................................................................................
VI.
..................................................................................................................... ................................................. 3 Keselamatan Kerja ....................................................................
VII.
................................................................................................................. .................................................. 3 Data Hasil Percobaan ...............................................................
VIII.
..................................................................................................................................... ........................................................................ .. 4 Analisa ...............................................................
IX.
................................................................................................................................ ............................................................ 5 Kesimpulan ....................................................................
X.
............................................................................................................................ ............................................................. 5 Daftar Pustaka ...............................................................
ii
I.
Tujuan 1. Mengamati operasi dari rangkaian RS – RS – Flip Flip Flop NAND gate dan NOR gate. 2. Membuktikan fungsi operasi dari RS – RS – Flip Flip Flop.
II.
Dasar Teori Flip-flop (FF) adalah suatu rangkaian logika yang mempunyai sifat memori dimana outputnya selalu dipengaruhi oleh inputnya juga ditentukan oleh keadaan logika output sebelumnya. Oleh karena sifat memori ini hampir setiap sistem digital menggunakan FF. Reset-Set (RS) – (RS) – FF FF adalah rangkaian memori dasar yang mempunyai dua output yang berlawanan yaitu : Q dan Q. Flip-flop ini dapat dibangun dengan NAND gate dan NOR gate seperti gambar – gambar – 1. 1. R
Q
Q
S
R
Q
Q
S (b). NOR Gate
(a). NAND Gate
Gambar rangkaian RS – Flip Flop
Operasi logika dari RS-FF NAND gate dapat dinyatakan seperti berikut ini. Output dari RS-FF yang dibangun dengan NAND gate akan berlogika 1 bila S = 1 dan R = 0, sebaliknya bila S = 0 dan R = 0, maka output dapat berada dalam salah satu dari keadaan logika ”0” atau ”1” sehingga disebut keadaan tidak menentu. Bila S = R = 1, maka output tidak akan berubah atau sama dengan keadaan sebelumnya, keadaan inilah yang disebut memory dari flip-flop. RS-FF yang dibangun dengan NOR gate akan diperoleh keadaan operasi logika output yang berbeda. output akan berlogika ”1” pada saat S = 1, C = 0 dan akan berlogika ”0” saat S = 0, C = 1. Apabila S = C = 1 maka output keadaan tidak
1
menentu, sedangkan bila S = R = 1 maka keadaan output sama dengan keadaan sebelumnya atau memori. Dari uraian diatas maka jelas perbedaan operasi logika yang dihasilkan dari kedua rangkaian flip-flop tersebut hal ini diperlihatkan pada tabel kebenaran rangkaian tersebut berikut ini. Tabel kebenaran RS – RS – Flip Flip Flop NAND Gate
NOR Gate
R
S
Q
̅
R
S
Q
̅
0
0
*
*
0
0
M
M
0
1
0
1
0
1
1
0
1
0
1
0
1
0
0
1
1
1
M
M
1
1
*
*
Keterangan : * = Tidak menentu M = Memori
III.
Diagram Rangkaian R
Q
Q
S
R
Q
Q
S (b). NOR Gate
(a). NAND Gate
Diagram rangkaian RS – Flip Flop
IV.
Peralatan dan Komponen 1. Catu daya DC 5V
: 1 buah
2. LED
: 2 buah
3. Protoboard
: 1 buah 2
4. IC
7400 (NAND) : 1 buah 7402 (NOR)
: 1 buah
5. Kabel penghubung secukupnya.
V.
Langkah Kerja 1. Membuat rangkaian seperti diagram rangkaian (a). NAND gate. 2. Menghidupkan catu daya dan mengatur tegangan output catu daya sebesar 5V. 3. Memberikan data input yang sesuai dengan data tabel pengamatan. 4. Mengamati keadaan output dan mencatat hasilnya dalam ta bel pengamatan NAND gate. 5. Membuat rangkaian seperti diagram rangkaian (b). NOR gate. 6. Mengulangi langkah 2 s/d 4, dan mencatat hasilnya dalam tabel pengamatan NOR gate. 7. Setelah selesai melakukan praktikum, kemudian mematikan semua sumber tegangan, membuka rangkaian dan mengembalikan semua peralatan dan komponen pada teknisi laboratorium.
VI.
Keselamatan Kerja 1. Jangan melakukan hal – hal – hal hal yang tidak di perintahkan oleh dosen pembimbing. 2. Mematikan sumber tegangan catu daya pada saat mengganti komponen yang akan digunakan dalam praktikum. 3. Jangan bermain – bermain – main main dengan sumber tegangan.
VII.
Data Hasil Percobaan a). NAND gate
b). NOR gate R
S
Q
̅
*
0
0
M
M
1
0
0
1
1
0
0
0
1
1
0
0
1
1
M
M
1
1
*
*
R
S
Q
0
0
*
0
1
1 1
̅
3
Keterangan :
VIII.
-
R dan S
: Input.
-
̅ Q dan
: Output.
-
M
: Output mengikuti output terakhir (memori).
-
*
̅ ). : Output tidak tentu ( Q =
Analisa Jika dilihat dari tabel hasil percobaan untuk NAND gate, pada saat R dan S ̅ adalah * / 1 (tidak tentu). Keadaan seperti ini diberi input = 0 maka output Q =
adalah keadaan yang tidak diinginkan dalam operasi logika. Pada saat R diberi input = ̅ = 0. Pada saat R diberi input = 1 0 dan S diberi input = 1 maka output Q = 1 dan ̅ = 1, jika diamati output ̅ adalah dan S diberi input = 0 maka output Q = 0 dan ̅ kebalikan dari output Q. Pada saat R dan S diberi input = 1 maka output Q dan
adalah M (output mengikuti output trakhir / memori), misalnya pada saat input R = 0 ̅ = 0 pada saat diberi input R = 1 dan S = 1 maka dan S = 1 maka output Q = 1 dan ̅ = 0. Dan pada saat diberi input R = 1 dan S = 0 maka output Q = output Q = 1 dan ̅ = 1, pada saat diberi input R = 1 dan S = 1 maka output Q = 0 dan ̅ = 1. 0 dan
Hal ini akan terus terjadi pada saat input R dan S = 1 maka output Q dan
̅ akan
selalu mengikuti output yang sebelumnya. sedangkan untuk NOR gate, Pada saat R dan S diberi input = 0 maka output Q ̅ adalah M (output mengikuti output trakhir / memori), misalnya pada saat input dan ̅ = 0 pada saat diberi input R = 1 dan S = 1 R = 0 dan S = 1 maka output Q = 1 dan ̅ = 0. Dan pada saat diberi input R = 1 dan S = 0 maka maka output Q = 1 dan ̅ = 1, pada saat diberi input R = 1 dan S = 1 maka output Q = 0 dan output Q = 0 dan ̅ = 1. Hal ini akan terus terjadi pada saat input R dan S = 0 maka output Q dan
̅
akan selalu mengikuti output yang sebelumnya. Pada saat diberi input R = 0 dan S = 1 ̅ = 0. Pada saat diberi input R = 1 dan S = 0 maka output Q = maka output Q = 1 dan ̅ = 1, jika diamati output ̅ adalah kebalikan dari output Q. pada saat R dan S 0 dan ̅ adalah * / 1 (tidak tentu). Keadaan seperti ini diberi input = 1 maka output Q =
adalah keadaan yang tidak diinginkan dalam operasi logika.
4
IX.
Kesimpulan Setelah melakukan pratikun ini dapat disimpulkan bahwa : -
̅ adalah kebalikan dari output Q. Output
-
Pada operasi RS – Flip Flop ini terdapat output yang saling berlawanan, output yang tidak menentu, dan output yang selalu mengikuti output sebelumnya / memori.
-
Output dari rangkaian RS – Flip Flop NOR gate adalah kebalikan dari output rangkaian RS – RS – Flip Flip Flop NAND gate.
X.
Daftar Pustaka -
Fadli, 2008, Jobsheet 2008, Jobsheet Petunjuk Praktikum Rangkaian Logika, Logika , Semester II, Jurusan Teknik Elektro, Politeknik Negeri Lhokseumawe.
5
