TEMA 5 informática estado

TEMA 5: MICROPROCESADORES. ESTRUCTURA. TIPOS. COMUNICACIÓN CON EL EXTERIOR

TEMA 5 MICROPROCESADORES. MICROPROCESADORES. ESTRUCTURA. TIPOS. COMUNICACIÓN CON EL EXTERIOR INTRODUCCION Un Microp Microproc rocesa esador dor es un sip!e sip!e c"ip c"ip de co!or co!or ne# ne#ro$ ro$ cu%o cu%o copon coponen& en&ee principa! es e! &ransis&or. Un n'ero cada (e) *s e!e(ado de &ransis&ores +puer&as !,#icas-$ on&ados sore un pe/ue0o &ro)o de si!icio$ se unen para 1orar un 'nico circui&o /ue recie e! nore de die. 2s&e sue!e es&ar pro&e#ido de! e3&erior por un encapsu!ado cer*ico o de p!*s&ico. E! ni(e! de in&e#raci,n$ es decir$ e! n'ero de &ransis&ores /ue se pueden inc!uir en un 'nico c"ip$ "a ido auen&ando a !o !ar#o de! &iepo #racias a !as nue(as &ecno! &ecno!o#4 o#4as as de 1aric 1aricaci aci,n$ ,n$ /ue "an peri& peri&ido ido$$ en&re en&re o&ros o&ros 1ac&or 1ac&ores$ es$ es&a es&a!ec !ecer er !as dis& dis&in in&a &ass #ene #enera raci cion ones es de orde ordena nado dore ress +!a +!a ra), ra),nn prin princi cipa pa!! es e! ca caio io de !os !os coponen&es e!ec&r,nicos-. e!ec&r,nicos-. Es&e a%or #rado de in&e#raci,n peri&e un 1uncionaien&o *s r*pido % capacidades superiores$ %a /ue por un !ado$ !a a%or pro3iidad de sus coponen&es "acen /ue !as se0a!es !!e#uen con a%or pron&i&ud a su des&ino %$ en consecuencia$ se pueda auen&ar !a 1recuencia de! re!o6 %$ por o&ro !ado$ auen&ar e! n'ero % &ipo de operaciones di1eren&es /ue es capa) de rea!i)ar. En !os prieros PC$ e! icroprocesador incorporaa una serie de circui&os adiciona!es /ue ser(4an de apo%o a! procesador$ procesador$ descar#*ndo!e descar#*ndo!e en a!#unos casos de pesadas &areas o 1aci!i&*ndo!e !a counicaci,n con e! res&o de !os coponen&es. 7o% en d4a es&e conun&o de c"ips (iene encapsu!a encapsu!ado do en un so!o c"ip denoinado denoinado chipset. E! c"ipse& proporciona en&re o&ras cosas: Con&ro!adora de eoria % de cac"8. Con&ro!adora de disco duro % dis/ue&e. 9us PCI. Re!o. Con&ro!adora de DMA. Con&ro!adora de &ec!ado % ra&,n. Por !o /ue podeos ia#inar /ue e! rendiien&o de! e/uipo se (e increen&ado con e! c"ipse&.

CARACTERÍSTICAS CARACTERÍSTICAS DE LOS MICROPROCESADORES MICROPROCESADORES Las carac&er4s&icas *s ipor&an&es /ue "a% /ue (a!orar en un icroprocesador son !as si#uien&es: a- Frecuenci !e re"#$ : se ide en M7) +Me#a"er&)ios- o$ !o /ue es !o !so$ i!! i!!on ones es de cic! cic!os os de */u */uin inaa por por se#u se#und ndoo +por +por ee eep! p!o$ o$ ; M7) M7) < ;.;;;.;;; de cic!os=se#-. Cada ins&rucci,n para eecu&arse$ puede necesi&ar uno o *s cic!os de */uina. - %e"#ci!! !e e$ecuci&n !e "s instrucci#nes' (ar4a en 1unci,n de! n'ero de cic!os de re!o /ue necesi&e una ins&rucci,n para eecu&arse$ as4 coo de !a posii!idad de !a eecuci,n siu!&*nea de (arias ins&rucciones en un iso procesador.

>=?@


instrucci#nes' &odos !os icroprocesadores disponen de un ue#o c- (ue)# !e instrucci#nes' o se& de ins&rucci,n +suar$ sa!&o$ e&c-. A a%or n'ero de ins&rucciones di1eren&es$ a%or es !a cop!eidad de! dise0o. Es&as ins&rucciones (ienen #raadas en !a ROM. d- L#n)itu! !e " p"*r' can&idad *3ia de in1oraci,n /ue se puede !eer o escriir en un so!o acceso a o desde !a eoria. Puede ser de >$ @? o  i&s. e- Anch# !e" *us !e !irecci#nes' !a can&idad de eoria principa! a !a /ue e! procesador es capa) capa) de acceder acceder se denoina denoina espacio de direcciones. direcciones. A a%or n'ero de i&s$ a%or ser* e! espacio direcciona!e.

N+,err# !e re)is e)istr tr#s #s inte intern rn#s #s'' se#'n !a 1- N+,e icroprocesadores$ icroprocesadores$ e! n'ero de re#is&ros (ar4a.

ar/ui&ec&ura

de

!os

AR-UITECTURAS DE LOS MICROPROCESADORE MICROPROCESADORES S CISC +Cop!e3 Ins&ruc&ion Se& Copu&er$ copu&aci,n de conun&o de ins&rucciones cop!eas-: es una ar/ui&ec&ura /ue se carac&eri)a por: a- La unidad unidad de con&ro! con&ro! es de &ipo &ipo Bicropro# Bicropro#raad raadaB$ aB$ es decir$ decir$ en e! in&erio in&eriorr de! icrop icroproc rocesa esador dor e3is&e e3is&e una eor eoria ia de s,!o s,!o !ec&ur !ec&uraa !!aa !!aada da BMeor BMeoria ia de Con&ro!B Con&ro!B /ue con&iene con&iene pe/u pe/ue0os e0os pro#raas pro#raas encar#ad encar#ados os de decodi1ic decodi1icar ar cada ins&ru ins&rucc cci,n i,n en o&ras o&ras *s pe/ pe/ue0 ue0as as +icro +icroins ins&ru &rucci ccione oness- % de con&r con&ro!a o!arr !as ins&rucciones en !en#uae */uina. - U&i!i)a ,rdenes cop!eas /ue se di(iden$ a su (e)$ en o&ras *s senci!!as$ de odo odo /ue /ue una una ins& ins&ru rucc cci, i,nn */u */uin inaa se deco decodi di1i 1ica ca a su (e) (e) en '!&i '!&ip! p!es es ins&ru ins&rucc ccion iones es */ui */uina. na. S,!o S,!o se pue puede de eecu& eecu&ar ar una ins&ru ins&rucc cci,n i,n cada cada (e)$ (e)$ necesi necesi&an &ando do (arios (arios cic!os cic!os de re!o re!o para para eecu& eecu&ar ar una ins&ru ins&rucc cci,n i,n */ui */uina na cop!e cop!e&a6 &a6 es decir decir$$ para para eecu& eecu&ar ar una ins&ru ins&rucc cci,n i,n CISC CISC se necesi necesi&an &an (arias (arias ins&ru ins&rucc ccion iones es RISC. RISC. Es&o Es&o cop! cop!ica ica su circu circui&e i&er4a r4a$$ aun aun/ue /ue por o&ro o&ro !ado$ !ado$ !e peri&e rea!i)ar &areas di(ersas. di(ersas. c- Taa0o aa0o de !as !as ins&ruc ins&ruccio ciones nes */ui */uina na (aria (aria!e !e pudien pudiendo do ocupar ocupar  o  o > o inc!uso @? %   i&s. d- Se reduce reduce e! n'ero n'ero de re#is&ros re#is&ros a caio caio de un (ariado (ariado ue#o de de ins&ruccion ins&rucciones. es.

RISC +Reduced Ins&ruc&ion Se& copu&er$ ue#o de ins&rucciones reducido-: es una ar/ui&ec&ura /ue se carac&eri)a por: a- La unidad unidad de con&ro! con&ro! (iene (iene ip!e ip!een& en&aa a en su propia propia circui&e circui&eria$ ria$ por !o /ue cada ins&rucci,n de !en#uae */uina es eecu&ada direc&aen&e por e! "ardare$ necesi&ando &an s,!o un cic!o de re!o para cada una de e!!as % #enerando !as se0a se0a!e !ess de con& con&ro ro!! dire direc& c&a aen en&e &e.. Es&e Es&e es e! o&i( o&i(oo de /ue /ue e! n'e n'ero ro de ins&ru ins&rucc ccion iones es sea reduci reducido do %$ ade*s ade*s$$ a! ser sip!e sip!ess +s,!o +s,!o pue puede de rea!i) rea!i)ar ar operaciones *sicas-$ *sicas-$ se consi#ue e! auen&o de !a (e!ocidad de eecuci,n.

?=?@


- Las ins&rucciones no necesi&an ser separadas en o&ras *s sip!es$ %a /ue de por s4 son ins&rucciones e!een&a!es. c- Por o&ro !ado$ a! conocer e! &iepo /ue &arda en eecu&arse una ins&rucci,n de !en#uae */uina +un cic!o de re!o-$ peri&e u&i!i)ar !a &ecno!o#4a pipe!inin# o &ra&aien&o en !4nea +eecuci,n superesca!ar-. d- Todas !as ,rdenes &ienen !a isa !on#i&ud +nora!en&e de @? i&s-$ e3is&iendo po cos 1ora&os di1eren&es para !os &ipos de da&os + coo *3io de $ >$@? %  i&s- /ue son &ra&ados coo en&eros$ siendo e! coprocesador a&e*&ico e! /ue ep!ea e! 1ora&o en coa 1!o&an&e. e- Es&* do&ado de uc"os re#is&ros in&ernos +@? coo 4nio-. 1- Modos de direccionaien&o senci!!os + coo *3io- aun/ue siepre presen&a e! direccionaien&o inedia&o % e! direc&o re!a&i(o a re#is&ro.

/*r/!# C"SC0R"SC: reco#e !o BeorB de aas ar/u4&ec&uras$ coo por eep!o !a &8cnica SIMD +Sin#!e !ns&runc&ion Mu!&4p!e Da&a -. Tecn#"#)/ EPIC 1E2p"icit"3 Pr""e" Instructi#n C#,putin)4 : '!&ia &8cno!o#4a desarro!!ada de  i&s /ue (a a peri&ir e! auen&o de pres&aciones edian&e e! acceso direc&o+e3p!4ci&o- de! so1&are sore e! procesador. La Ar/ui&ec&ura de  i&s$ in&roducida por priera (e) en e! icroprocesador Merced +Micro de 7p e In&e!-$ se asa en: Coinaci,n de !as si#uien&es &ecno!o#4as:

Pre!icti#n : an&e !as ins&rucciones condiciona!es$ !a CPU eecu&ar* &odo e! conun&o de ins&rucciones correspondien&es a !as dis&in&as posii!idades a! iso &iepo #racias a !as unidades 1unciona!es de !as /ue dispone$ asi#n*ndo!e un i& a cada #rupo de ins&rucciones dependien&es de cada condici,n e3is&en&e en e! pro#raa$ a!acenando a es&os cen&ine!as en uno de sus re#is&ros. Cuando se "a resue!&o !a condici,n$ se &oar*n !as ins&rucciones correspondien&es +%a eecu&adas -$ desec"*ndose &odas !as de*s. Especu"ci&n : por un !ado$ !a nue(a ar/ui&ec&ura (a a peri&ir /ue e! n'ero de ins&rucciones /ue se pueden !eer an&es de /ue se eecu&en sea u% superior$ por !o /ue !a eoria puede suinis&rar !os da&os /ue es&as ins&rucciones so!ici&an con a%or an&e!aci,n. Por o&ro !ado$ an&ienen !a consis&encia de !a in1oraci,n$ %a /ue ac&ua!i)a !os da&os a!acenados en !os re#is&ros de inedia&o cada (e) /ue se rea!i)a una odi1icaci,n de !os isos. Pr"e"is,# e2p"/cit# : !as ,rdenes !as recie !a UCP de 1ora para!e!a. Para ap!icar es&e odo de &raao$ cuen&a con >? re#is&ros para en&eros$ >? para coa 1!o&an&e %  re#is&ros de decisiones. En !os re#is&ros de >? i&s se a!acenan &res ins&rucciones % unos i&s adiciona!es /ue con&endr*n !a in1oraci,n necesaria para conocer !a re!aci,n en&re !as ins&rucciones % !os da&os.

@=?@


Copa&ii!idad con e! so1&are dise0ado para !as an&eriores ar/ui&ec&uras. Fa a disponer de dos conun&os de ins&rucciones$ uno copa&i!e con !os 3 % o&ro &o&a!en&e di1eren&e.

TECNOLOÍAS DESARROLLADAS EN LOS 6LTIMOS PROCESADORES E(ECUCIÓN EN PARALELO : para /ue se eecu&en (arias ins&rucciones a! iso &iepo$ e3is&en dos &8cnicas /ue se coiinan para conse#uir es&o: Pr#ces!#res c#n uni!!es pipe"ine # se),ent!s La eecuci,n de !as ins&rucciones se di(ide en un n'ero de&erinado de pasos. Es&a &8cnica consis&e en di(idir e! 1uncionaien&o de! procesador en e&apas$ de anera /ue una ins&rucci,n pueda epe)ar a eecu&arse aun/ue !a an&erior no "uiese 1ina!i)ado$ con es&o se consi#ue /ue en cada cic!o una ins&rucci,n &erine$ aun/ue sean ins&rucciones de dos o *s cic!os de re!o. -

Pr#ces!#res superesc"res Peri&en /ue en un so!o cic!o de re!o se &erinen dos o *s ins&rucciones %a /ue dispone de *s de una !4nea de eecuci,n. Nora!en&e es&as !4neas de eecuci,n es&as se#en&adas +pipe!ine-$ peri&iendo ac&uar sore (arias ins&rucciones a !a (e). -

SISTEMA DE PREDICCIÓN DE 7IFURCACIONES ' cons&a de una pe/ue0a cac"8 !!aada 9T9 donde se a!acenan !as direcciones de eoria de !as ins&rucciones de sa!&o condiciona! *s recien&een&e eecu&adas. Si e! sa!&o se (ue!(e a producir$ !a direcci,n de! sa!&o %a es&* ca!cu!ada. Si !a predicci,n no es correc&a !a direcci,n se ca!cu!a de 1ora "ai&ua!. TECNOLOÍA MMX 1Mui"tMe!i eXtensi#ns4 : &ecno!o#4a /ue se 1undaen&a en :

T8cnic SIMD: &8cnica /ue peri&e /ue una 'nica ins&rucci,n pueda operar sore (arios da&os de 1ora siu!&*nea. Los da&os son !!e(ados a !os re#is&ros de !a CPU % se rea!i)a !a isa operaci,n sore &odos e!!os. 59 nue:s instrucci#nes . Ins&rucciones especi1icas para &raaar con da&os u!&iedia. ; re)istr#s !e <= *its Tip#s !e !t#s nue:#s TECNOLOÍA >DN#?@: conun&o de ?> ins&rucciones de AMD dise0adas para ace!erar !o!s c*!cu!os en coa 1!o&an&e en i*#enees &ridiensiona!es. TECNOLOÍA DI7 1Du" in!epen!ent 7us4 : &ecno!o#4a /ue incorpora un do!e us independien&e. Los uses /ue !o 1oran son: 7us !e" siste, !e" pr#ces!#r' conec&a e! procesador con !a eoria % e! res&o de! sis&ea$ &raaando a !a (e!ocidad de! iso. Nue:# *us !entr# !e" encpsu"!# /ue counica e! procesador con !a cac"8 de ni(e! ?. Se &raaa con !a (e!ocidad de! procesador. E(ECUCIÓN DINMICA' cons&a de una coinaci,n de &res &8cnicas:

=?@


Pre!icci&n !e r,iBicci#nes ,+"tip"es # siste, !e pr#!ucci&n !e s"t#: pe/ue0a cac"8 encar#ada de a!acenar !as direcciones de eoria de !os '!&ios sa!&os condiciona!es. An"isis !e B"u$# !e !t#s : !as ins&rucciones de !os pro#raas no se eecu&an si#uiendo !a secuencia con /ue se crearon$ sino /ue e! icroprocesador es e! /ue de&erina e! orden de eecuci,n dependiendo de si e3is&e dependencia con !os resu!&ados an&eriores o no. E$ecuci&n especu"ti:' e! procesador (a ana!i)ando % eecu&ando cada una de !as ins&rucciones de anera /ue cuando una ins&rucci,n no se puede eecu&ar usca una /ue si se pueda % #uarda e! resu!&ado.

INSTRUCCIONS NI 1MMX4' se copone de: 5; nue(as ins&rucciones SIMD >? ins&rucciones Mu!&iedia *s !as MMX  ins&rucciones nue(as para procesaien&o de i*#enes. COMUNICACIÓN CON EL EXTERIOR L#s *uses Los e!een&os de !a copu&adora se encuen&ran di(ididos en !o/ues indi(idua!es /ue necesi&an counicarse para &ransi&ir !a in1oraci,n % rea!i)ar &areas cop!eas. Es&a counicaci,n !a rea!i)an a &ra(8s de !os B9usesB$ /ue son !os circui&os encar#ados de conec&ar &odas !as unidades. 9*sicaen&e se dis&in#uen &res &ipos de uses: •

9us de da&os: por 8! (iaan !os da&os +operandos e ins&rucciones- /ue son !e4dos de !a eoria o en(iados a !a eoria cen&ra! o de$ o "acia un peri18rico. E! n'ero de "i!os /ue !o coponen de&erina !a !on#i&ud de !a pa!ara con !a /ue es capa) de &raaar !a CPU. Los icroprocesadores se "an c!asi1icado se#'n e! n'ero de !4neas +i&s- de! us de da&os. Se carac&eri)a por ser idirecciona!$ es decir$ !os da&os pueden diri#irse en aos sen&idos.

•

9us de direcciones: es un us unidirecciona! % su isi,n es !a de en(iar !as direcciones donde se /uiere #raar un da&o o donde se (a a rea!i)ar !a !ec&ura % e! disposi&i(o con e! /ue se /uiere &raaar. Se#'n e! n'ero de !4neas /ue !o coponen$ peri&e direccionar una enor o a%or can&idad de eoria.

•

9us de con&ro!: es idirecciona!$ %a /ue por 8! se &ransi&en$ por un !ado$ !as ,rdenes o se0a!es de con&ro! #eneradas por e! sis&ea para !a rea!i)aci,n de un proceso %$ por o&ro !ado$ !as se0a!es de es&ado /ue indican e! odo en /ue se encuen&ran !os disposi&i(os$ as4 coo o&ras se0a!es adiciona!es necesarias para !a eecuci,n de !as ins&rucciones.

Tip#s !e c#ne2i#nes en "#s *uses' 9uses copar&idos: e! us de! sis&ea es B'nicoB$ por !o /ue cua!/uier in1oraci,n /ue sea en(iada por !a CPU !!e#a &an&o a !a eoria principa! coo a !as dis&in&as !as unidades 1unciona!es. Es&e dise0o$ e! *s u&i!i)ado "ai&ua!en&e en !as copu&adoras$ copar&e &ai8n e! iso us de direcciones$ por !o /ue cua!/uier direcci,n andada 5=?@


puede re1erirse &an&o a !a eoria principa! coo a !as unidades de E=S. Para a#i!i)ar e! proceso % e(i&ar con1usi,n$ e3is&en dos opciones: a- Mapas de eoria copar&ido: e3is&e un so!o apa de eoria /ue se dis&riu%e en&re !a eoria % !as unidades$ de anera /ue !as posiciones de eoria son 'nicas para aos e!een&os. - Mapas de eoria independien&es: e3is&en dos apas /ue a! es&ar separados &ienen direcciones de eorias counes$ por !o /ue necesi&an de una !4nea *s %$ en 1unci,n de! ni(e! en e! /ue se encuen&re +a!&o o ao-$ indica si /uiere acceder a !a eoria o a una unidad de E=S. 9uses dedicados: en es&e caso e! us de! sis&ea se counica de 1ora independien&e con !a eoria$ por un !ado %$ por o&ro$ con !as unidades$ !o /ue !e peri&ir* en(iar in1oraci,n de 1ora siu!&*nea por aos cana!es de counicaci,n. Coo es !,#ico$ es&e &ipo de us re/uiere una circui&er4a *s cop!ea.

ANEXO CURSO GG> H GG= AR-UITECTURA 7SICA La 1i#ura ues&ra !os principa!es in&ercaios de da&os en una p!aca ase. Cuan&o *s !ar#a es !a 1!ec"a$ *s (o!uen de da&os se in&ercaia. Coo puede (er en e! es/uea de !a p!aca ase$ !a in1oraci,n circu!a por dis&in&os e!een&os % e! (o!uen de da&os in&ercaiados es (aria!e. Con&rariaen&e a !a creencia #enera!$ e! procesador no es e! e!een&o cen&ra!...

ChipsetJ =?@


C"ipse& es !a con&racci,n de c"ips +c"ips- % se& +conun&o$ ue#o-. En !os inicios de !a in1or*&ica$ e! c"ipse& es&aa 1orado por en&re @ % 5 c"ips. Ac&ua!en&e$ un c"ipse& se copone de dos par&es: e! Nor&"rid#e % e! Sou&"rid#e. A!#unos 1arican&es rea#rupan !os dos e!een&os en un so!o c"ip. Por auso de! !en#uae$ e! &8rino c"ipse& se u&i!i)a sore &odo para desi#nar e! Nor&"rid#e. N#rth*ri!)e E! c"ipse&$ % especia!en&e e! Nor&"rid#e$ es un (erdadero cruce de a#uas. 2! se encar#a de "acer circu!ar !a in1oraci,n en&re e! procesador$ !a eoria$ e! Sou&"rid#e +!a o&ra par&e de! c"ipse&- % e! puer&o AGP. Es&a 1unci,n con!!e(a /ue ocupe una posici,n c!a(e en !a p!aca adre. E! Sou&"rid#e ue#a un pape! copara!e$ pero no anipu!a un (o!uen de da&os &an ipor&an&e coo su "erano a%or. Si e3ainaos !as 1o&o#ra14as de !a p!aca ase$ oser(areos /ue e! Nor&"rid#e es&* cuier&o por un disipador$ #enera!en&e de a!uinio. La in&ensa ac&i(idad /ue rea!i)a pro(oca /ue e! e!een&o se ca!ien&e considera!een&e. En p!ena acci,n$ e! Nor&"rid#e a!can)a en&re @5HC % ;HC. Sin un disipador$ se soreca!en&ar4a % perder4a !os da&os$ % e! PC se co!#ar4aB. .. Es&e dia#raa ues&ra !os  (4ncu!os de! Nor&"rid#e: procesador$ AGP$ eoria % Sou&"rid#e. Se ues&ran &ai8n !as dis&in&as raas de! Sou&"rid#e: con&ro!adores ATA >;;$ red$ audio$ US9$... oser(e !a cone3i,n con !a 9IOS.

Nor&"rid#e: !os #uarda#uas de! cie!o Cuando un 1arican&e dise0a una p!aca ase$ pone #ran esero en !a in&e#raci,n de! Nor&"rid#e. Sus especi1icaciones de1inir*n !as principa!es carac&er4s&icas no odi1ica!es de !a p!aca ase: E! us de! procesador de&erina e! &ipo de procesador copa&i!e. Un Nor&"rid#e coo e! i5PE es&* dise0ado para con&ro!ar procesadores Pen&iu  % Ce!eron de In&e!$ pero no sopor&ar* un procesador AMD. E! us de eoria de1ine !os &ipos de ,du!os de eoria copa&i!es: DDR@@@ , DDR;;$ por eep!o. E! Nor&"rid#e !ii&a !a (e!ocidad *3ia de

J=?@


!a eoria as4 coo !a can&idad de eoria sopor&ada Nor&"rid#e &ai8n con&ro!a e! puer&o AGP % su odo de 1uncionaien&o. E! ode!o i5PE$ por eep!o$ es capa) de con&ro!ar un puer&o AGP 3. E! '!&io us de counicaci,n se u&i!i)a para in&ercaiar da&os con e! Sou&"rid#e. No es&* es&andari)ado % !os 1arican&es u&i!i)an cada uno un us propio... En e! cora),n de! Nor&"rid#e encon&raos !os con&ro!adores +eoria$ AGP$ e&c.- % !os u11ers$ una especie de )onas &ap,n /ue a!acenan !os da&os. Todos !os uses /ue &ransi&an por e! Nor&"rid#e no &ienen !as isas especi1icaciones +1recuencia$ !on#i&ud de us o pro&oco!o-. Por !o &an&o$ se necesi&an con&ro!adores para con(er&ir !as se0a!es. Las con(ersiones siepre con!!e(an un cier&o re&raso$ sin con&ar con /ue !os da&os &ra&ados sue!en reu&i!i)arse. Para e!!o se u&i!i)an !os u11ers$ pe/ue0as )onas de !a eoria /ue a!acenan &epora!en&e !os da&os /ue es&*n siendo &ra&ados. Es&a &8cnica peri&e auen&ar !a e1iciencia. En&re dos puen&es Nor&"rid#e de 1arican&es de1eren&es$ puede "aer una di1erencia de rendiien&o de! 5K. Es&a di1erencia se dee a! saer "acer de !os in#enieros /ue desarro!!an e! conun&o de !os coponen&es...

KSiste,s sin tr$et )rBic@ An&es de pasar a! Sou&"rid#e$ es con(enien&e de&enerse oen&*neaen&e en una ca&e#or4a especia! de c"ipse&s: !os c"ipse&s con eoria in&e#rada. De /u8 se &ra&a E3is&en (arias denoinaciones para de1inir !os puen&es Nor&"rid#e /ue in&e#ran un procesador #r*1ico$ pero sue!en ser &8rinos !isoneros$ %a /ue &odos desi#nan una isa so!uci,n econ,ica. E! oe&i(o de !a aniora es reducir e! cos&e &o&a! de! ordenador econoi)ando a! *3io. En !u#ar de u&i!i)ar una &are&a #r*1ica conec&ada a! puer&o AGP$ e! circui&o #r*1ico se co!oca direc&aen&e en e! Nor&"rid#e. As4$ %a no es necesario u&i!i)ar una &are&a #r*1ica$ !o /ue reduce e! cos&e &o&a! de! PC % disinu%e e! &iepo de on&ae. La con&ra es /ue e! circui&o #r*1ico no dispone de eoria propia. Sip!een&e$ &oa pres&adas a!#unas M necesarias para #es&ionar !a (isua!i)aci,n de !a eoria cen&ra!. E! resu!&ado es un rendiien&o ca&as&r,1ico$ por dos o&i(os: e! circui&o in&e#rado sue!e ser de una #eneraci,n an&i#ua$ % !a eoria cen&ra! no es &an r*pida coo !os coponen&es dedicados... Los c"ipse&s con eoria in&e#rada sue!en encon&rarse en !as con1i#uraciones de enor precio. No es e3&ra0o (er p!acas ase e/uipadas con es&os c"ipse&s % sin un puer&o AGP. Ni 1a!&a "ace decir /ue !as capacidades de e(o!uci,n de es&as */uinas son nu!as... S#uth*ri!)e' e" $eBe !e estci&n Coparado con e! Nor&"rid#e$ !a in1oraci,n /ue circu!a por e! Sou&"rid#e parece rid4cu!a. En e1ec&o$ a!!4 donde se sue!e "a!ar de (arios G=s$ !as &rans1erencias #es&ionadas por e! Sou&"rid#e se !ii&an a a!#unos cen&enares de M=s. E! us *s ipor&an&e de! Sou&"rid#e es e! /ue !e (incu!a con e! Nor&"rid#e. Tai8n con&ro!a o&ros uses coo e! PCI % e! US9$ as4 coo una in&er1a) para discos duros IDE +&ai8n !!aados ATA-. En rea!idad$ es e! Sou&"rid#e /uien de1ine !a 1unciona!idad secundaria de !as p!acas ase$ coo e! sopor&e de US9 >.; , ?.;$ o !a #es&i,n de !a nora ATA >;;$ ATA>@@ o Seria! ATA por par&e de !os discos duros. Con&rariaen&e a !o /ue ocurre con e! Nor&"rid#e$ !as 1unciona!idades no sopor&adas por e! Sou&"rid#e se pueden so!(en&ar con &are&as de e3pansi,n PCI. Una

=?@


p!aca ase podr* &raaar con Seria! ATA +ATA Serie- sip!een&e incorporando una &are&a con&ro!adora SATA en e! us PCI. A con&inuaci,n presen&aos$ a &4&u!o in1ora&i(o$ una !is&a de !as principa!es 1unciones /ue desepe0a e! Sou&"rid#e: • Ges&i,n de! us PCI • Con&ro! de !os discos duros • Ges&i,n de !os puer&os US9 • In&er1a) ireire • Con&ro! de! !ec&or de dis/ue&es • Ges&i,n de! &ec!ado % e! ra&,n • Tare&a de sonido in&e#rada *sica • In&er1a) redes F4ncu!o con !a 9IOS

E" *us !e pr#ces!#r # FS7 E! S9 +ron& Side 9us- es e! *s ipor&an&e de &odos !os uses. En!a)a e! procesador con e! c"ipse& % su (e!ocidad es e! pun&o de re1erencia para &odos !os de*s uses. La pr*c&ica de auen&ar !a 1recuencia de! S9 recie e! nore de o(erc!ocin#. E! ron& Side 9us &ai8n se sue!e !!aar us de sis&ea$ us de procesador o us principa!. Ac&ua!en&e$ !os procesadores In&e! % AMD u&i!i)an un us de  i&s. Los Pen&iu  de In&e! recurren a un us QDR +Quad Da&a Ra&e-. Los AMD A&"!on u&i!i)an un us EF desarro!!ado por A!p"a$ /ue 1unciona a  i&s DDR +Dou!e Da&a Ra&e-. Cuando se presen&aron$ !os dos &ipos de us u&i!i)aan una 1recuencia de >;;M7) /ue *s &arde pas, a ser de >@@M7). Ac&ua!en&e$ AMD "a pasado a >M7) con !os procesadores A&"!on XP 9ar&on. In&e! se prepara para pasar direc&aen&e de >@@M7) a ?;OM7)$ una 1recuencia /ue !os A&"!on &ai8n u&i!i)ar*n en unos eses. A &4&u!o indica&i(o$ "e a/u4 !as capacidades de !os uses /ue se u&i!i)an "o% en d4a: S9 >;; S9 >@@ S9 > S9 ?;;

Pen&iu  @;5> M=s ;5M=s No se u&i!i)a >;M=s

AT7LON >5?M=s ?;?M=s ?5@?M=s @;5?M=s

EL PROCESADOR E! procesador #es&iona &oda !a in1oraci,n /ue circu!a por e! sis&ea. In&ercaia ipor&an&es (o!'enes de in1oraci,n con !a eoria % !a &are&a #r*1ica AGP a &ra(8s de! sacrosan&o Nor&"rid#e... Si ien e3is&en uc"os &ipos de procesador$ 14sicaen&e es&*n cons&ruidos si#uiendo e! iso es/uea. M*/uinas de #ran precisi,n #raan (arias capas de &ransis&ores en o!eas de si!icio. Los procesadores ac&ua!es con&ienen i!!ones de &ransis&ores +*s de 5J i!!ones para e! Pen&iu  % 5 i!!ones en e! caso de !os '!&ios A&"!on XP-. Los &ransis&ores se a#rupan para cons&i&uir !as di1eren&es en&idades de! procesador$ de !as cua!es !as *s conocidas son !a ALU$ !a PU % !a eoria cac"8. Todas e!!as desepe0an un pape! espec41ico:

=?@


La ALU +Ar&"e&ic  Lo#ic Uni&- rea!i)a &odos !os c*!cu!os senci!!os % se encar#a de !a #es&i,n de !as prueas condiciona!es. Se &ra&a de !a par&e /ue B"ace 1uncionarB !os pro#raas. La PU +!oa&in# Poin& Uni&- se des&ina a c*!cu!os in&ensi(os con n'eros rea!es % cop!eos. La PU es pues&a a pruea por !os ue#os @D. La cac"8 L! es una pe/ue0a can&idad de eoria donde e! procesador a!acena !os da&os /ue u&i!i)a *s 1recuen&een&e. La cac"8 L! sue!e es&ar di(idida en dos par&es: da&os e ins&rucciones. La cac"8 L? es una se#unda )ona de eoria donde se co!ocan !os da&os /ue se ep!ean con *s 1recuencia. Sin en&rar en *s de&a!!e sore su 1uncionaien&o$ se podr4a "acer una ana!o#4a en&re una 1*rica % un procesador. En nues&ra 1*rica$ !a cin&a &ranspor&adora &ranspor&a ercanc4as /ue son odi1icadas por dis&in&os apara&os an&es de sa!ir. En un procesador$ !a cin&a &ranspor&adora se !!aa pipe!4ne % se encar#a de encainar !os da&os /ue son &ra&ados por !a ALU o !a PU an&es de sa!ir de! procesador. En !a en&rada de !a pipe!ine$ !a unidad ;;; +Ou& O1 Order- decodi1ica % reor#ani)a !os da&os para apro(ec"ar a! *3io !as capacidades de !a ALU % !a PU. Tai8n rea!i)a una especie de arcae para /ue !os da&os se (ue!(an a poner en orden a !a sa!ida. Despu8s$ !as ins&rucciones % !os da&os pasan por !a pipe!ine. Las ins&rucciones % !os da&os son &ra&ados por !a ALU % !a PU. Para auen&ar !a e1icacia$ !as eorias cac"8 L! % L? conser(an !as '!&ias ins&rucciones % da&os &ra&ados. Es&as eorias son u% r*pidas % su pape! es copara!e a! de !os u11ers /ue "eos encionado a! "a!ar de! Nor&"rid#e. A !a sa!ida de !a pipe!ine$ e! ReOrder 9u11er se encar#a de reor#ani)ar !as ins&rucciones % da&os. As4$ e! pro#raa recie !a in1oraci,n en e! orden pre(is&o inicia!en&e$ aun/ue e! procesador !a "a%a &ra&ado en o&ro orden.

%e"#ci!! # ren!i,ient#J Un procesador se puede dise0ar si#uiendo dos posi!es ar/ui&ec&uras: %e"#ci!!' pipe!ine copues&a por nuerosas en&idades u% senci!!as pero u% r*pidas. Per1ec&aen&e adap&adas a !as a!&as 1recuencias. Ren!i,ient#' pipe!ine copues&a por pocas unidades capaces de rea!i)ar &areas cop!eas. Son poco copa&i!es con !as a!&as 1recuencias. Nin#una de es&as 1i!oso14as es !a so!uci,n idea!. Corresponden sip!een&e a dos en1o/ues di1eren&es. Para !os procesadores A&"!on % Duron$ AMD "a op&ado por una pipe!ine cor&a /ue rea!i)a operaciones cop!eas. Los Pen&iu  % Ce!eron de In&e! usan una !ar#a con e&apas senci!!as... A"ora resu!&a *s 1*ci! coprender /ue un procesador no s,!o se carac&eri)a por su (e!ocidad. Su ar/ui&ec&ura in&erna +e! &ipo de pipe!ine- % su capacidad de reor#ani)ar !a in1oraci,n para &ra&ar!a de !a eor 1ora posi!e &ai8n son par*e&ros a &ener en cuen&a... Fi(a e! are&in#V In&e! no dea de auen&ar !as a!&as 1recuencias de! Pen&iu . La '!&ia incorporaci,n a !a 1ai!ia &raaa a una (e!ocidad !i#eraen&e superior a !os @G7). AMD$ cu%os procesadores operan a 1recuencias in1eriores$ "a in&roducido e! concep&o de Per1orance Ra&in#. As4$ un A&"!on XP a ?>;;M7) o1rece un rendiien&o copara!e a un Pen&iu  a @G7). Ese A&"!on XP recie e! nore coercia! de @;;;W.

>;=?@


La o1er&a de AMD se copone de dos 1ai!ias de procesadores asados en !a isa ar/ui&ec&ura +Quan&i Speed-: E! procesador Duron es un procesador econ,ico. Cuen&a con >? de cac"8 L! %  de cac"8 L?. E! A&"!on XP$ /ue represen&a !a #aa a!&a$ &iene >? de cac"8 L! %$ en 1unci,n de! ode!o$ cuen&a con ?5 , 5>? de cac"8 L?. Los procesadores de AMD u&i!i)an un us de counicaci,n EF para en(iar !os da&os a! conun&o de c"ips. E! Duron$ a! i#ua! /ue &odos !os A&"!on XP$ u&i!i)a e! Soce& A con ? pins de cone3i,n.

Un A&"!on XP

Un Pen&iu 

A! i#ua! /ue su cope&idor$ In&e! propone dos 1ai!ias de procesadores asados en !a ar/ui&ec&ura Ne&9urs&: E! Ce!eron represen&a !a #aa aa. Es&* e/uipado con  de cac"8 L! para !os da&os % de un u11er para >?.;;; icrooperaciones +copara!e a un cac"8 L! para !as ins&rucciones-. Su cac"8 L? es de ?5. E! Pen&iu  cons&i&u%e !a #aa a!&a. Dispone de 5>? de cac"8 L?$ de  de cac"8 L! para da&os % >?.;;; operaciones de cac"8 L! +ins&rucciones-. Las CPU de In&e! se asan ac&ua!en&e en e! Soce& J.

Tecn#"#)/ ren!i,ient# 3 ec#n#,/ E! Pen&iu  1ue conceido por un e/uipo de ,(enes in#enieros reci8n sa!idos de !a carrera % sin e3periencia rea! en e! sec&or. Es&e e/uipo no con&aa con in#enieros e3perien&ados /ue "uiesen &raaado en ar/ui&ec&uras an&i#uas coo "a4a sido siepre e! caso de In&e!. E! Pen&iu  ori#ina! inc!u4a dos unidades PU % dispon4a de 5>? de cac"8 L?. En &eor4a$ es&e procesador conceido para 1recuencias u% a!&as o1recer4a un rendiien&o e3ce!en&e. En !a pr*c&ica$ era &o&a!en&e iposi!e 1aricar!o con !as &ecno!o#4as de! oen&o. E! Pen&iu  i!!ae&&e sa!i, a !a !u) con ?5 enos de cac"8 L? % una so!a PU... Si ien !a &ecno!o#4a de .> µ peri&4a co!ocar &odos !os &ransis&ores necesarios$ !a so!uci,n pr*c&ica no resu!&aa ren&a!e. Los dados de !os procesadores se co!ocan en !as o!eas de si!icio. Cuan&o *s #rande es e! procesador$ enor can&idad de e!!os se pueden co!ocar en !a o!ea % e! >>=?@


precio uni&ario asciende... La producci,n de !os prieros Pen&iu  1ue una ruina. Ade*s$ es&os prieros procesadores es&aan !eos de con(encer a! p'!ico. M*s caros /ue e! A&"!on % /ue e! Pen&iu III o1rec4an un rendiien&o ao a pesar de &ener un precio u% e!e(ado. Poco &iepo despu8s de !a aparici,n de !os prieros i!!ae&&e$ !os in#enieros se dieron cuen&a de /ue !os ?@ pins de! soce& no ser(ir4an para #aran&i)ar un 1uncionaien&o es&a!e a (e!ocidades superiores a !os ?G7). E! Pen&iu  pasa en&onces a! soce& J... Ade*s$ e(o!uciona "acia una &ecno!o#4a de 1aricaci,n de enor &aa0o. Las .>@ µ !e peri&en a!can)ar !os 5>? de cac"8 L? inicia!en&e pre(is&os. E! rendiien&o auen&a e3ponencia!en&e % !a producci,n se (ue!(e ren&a!e. En&re e! prier Pen&iu  i!!ae&&e a >$G7) % !os ac&ua!es Pen&iu  Nor&"ood$ se "a *s /ue dup!icado !a (e!ocidad % !os #as&os de producci,n "an aado. E! coro!ario de es&a e(o!uci,n: !os usuarios /ue in(ir&ieron en una con1i#uraci,n Pen&iu  i!!ae&&e a >$G7) con Soce& ?@ "o% en d4a se encuen&ran con una a/uina sin Nin#una posii!idad de e(o!uci,n.

la derecha, un procesador grabado a .18 µ . A la izquierda el mismo a .13 µ .

In&e! no es e! 'nico 1arican&e /ue su1re es&e &ipo de pro!eas. AMD ac&ua!en&e es&* a&ascado con su ar/ui&ec&ura. La pipe!ine cop!ea de! A&"!on XP no sopor&a una 1recuencia superior a !os ??;;M7). E! 1arican&e in&en&a en (ano auen&ar e! rendiien&o de! A&"!on XP o1reciendo 5>? de cac"8 L? #racias a una &ecno!o#4a de .>@ µ . Sin ear#o$ !a ar/ui&ec&ura Quan&i Speed de !os A&"!on no saca$ por as4 decir!o$ nin#'n par&ido de es&a eoria cac"8 adiciona!... E! '!&io pun&o concierne a !as 1recuencias a!can)a!es. En e! caso de! Pen&iu $ con. >F no !e peri&e ir *s a!!* de ?G7)$ ien&ras /ue !a &ecno!o#4a de .>@ µ peri&e !!e#ar a !os G7). Sin ear#o$ es necesario a&i)ar e! ipac&o de !a &ecno!o#4a de 1aricaci,n sore !a (e!ocidad: no as&a con reducir e! &aa0o para a!can)ar 1recuencias u% a!&as$ es necesario /ue !a ar/ui&ec&ura de! procesador !o peri&a. Inc!uso 1aricado a .>@ µ $ un A&"!on XP no supera !os ?G7) rea!es$ ien&ras /ue un Pen&iu  se an&iene a!rededor de !os @G7).

E(EMPLOS DE CPU En es&e cap4&u!o se descriir* re(een&e !as CPU *s ipor&an&es /ue "a "aido en e! ercado$ desde !os inicios de! PC "as&a !a ac&ua!idad. Se podr4a ar#uen&ar /ue !os ode!os oso!e&os % /ue %a no se 1arican no &ienen ipor&ancia en !a pr*c&ica. Es&o es cier&o "as&a cier&o pun&o$ %a /ue !os

>?=?@


procesadores an&i#uos 1oran par&e de! Y*ro! #enea!,#icoZ$ % en nues&ros PC ac&ua!es &oda(4a /ueda un !e#ado de su ar/ui&ec&ura$ %a /ue e! desarro!!o "a sido e(o!u&i(o. Cada nue(o procesador se ap!i, % se cons&ru%, YsoreZ una ar/ui&ec&ura e3is&en&e.

< 7ITS  EL ;G;< EL ;G;;  EL ;G;< Los prieros PC eran ordenadores de > i&s. Es&o si#ni1ica /ue s,!o pod4an &raaar con &e3&o. uncionaan con DOS$ % nora!en&e s,!o pod4an eecu&ar un so!o pro#raa a !a (e). Sin ear#o$ e! procesador ; ori#ina! era &oda(4a Ydeasiado uenoZ para u&i!i)ar!o en !os PC de o1icina. En&onces sur#i, e! ode!o ; de In&e!$ *s econ,ico$ donde e! us en&re !a CPU % !a eoria RAM era !a i&ad de anc"o + i&s-$ a!#o /ue rea, uc"o e! cos&e de !a producci,n de !a p!aca ase. Los ordenadores ; so!4an &ener ?5 9$ 5>? 9 o > M9 de eoria RAM6 sin ear#o$ era su1icien&e para !os pro#raas /ue e3is&4an en ese oen&o. Micr#pr#ces!#r ;G;< 9us de da&os < > i&s 9us de direcciones < > i&s Meoria direcciona!e < > M Fe!ocidad de re!o < 5$  % >; M") N'ero de &ransis&ores < ?;;; +@ icrasAr/ui&ec&ura < CISC Estructur !e ,e,#ri !e se),entci&n' Coo se "a encionado an&erioren&e$ e! ;=; usa un es/uea in#enioso !!aado se#en&aci,n$ para acceder correc&aen&e a un e#a%&e cop!e&o de eoria$ con re1erencias de direcciones de s,!o > i&s. Feaos c,o 1unciona. Cua!/uier direcci,n &iene dos par&es$ cada una de !as cua!es es una can&idad de > i&s. Una par&e es !a direcci,n de se#en&o % !a o&ra es e! o11se&. A su (e) e! o11se& se copone de (arias par&es: un desp!a)aien&o +un n'ero 1io-$ una ase +a!acenada en e! re#is&ro ase- % un 4ndice +a!acenado en e! re#is&ro 4ndice-. La direcci,n de se#en&o se a!acena en uno de !os cua&ro re#is&ros de se#en&o +CS$ DS$ ES$ SS-. E! procesador usa es&as dos can&idades de > i&s para ca!cu!ar !a direcci,n rea! de ?; i&s$ se#'n !a si#uien&e 1,ru!a: Direcci,n rea! < > [ +direcci,n de! se#en&o- W o11se&

E! In&e! ;? +de >- 1ue e! prier paso "acia CPU *s r*pidas % po&en&es. E! ? era uc"o *s e1icien&e6 rea!i)aa uc"o *s &raao por cic!o de re!o /ue !os ode!os ; % ;. O&ra nue(a carac&er4s&ica 1ue e! odo pro&e#ido de @? i&s$ una

>@=?@


nue(a anera de &raaar /ue auen&aa en #ran edida e! rendiien&o de! procesador ao odo rea! +!os procesadores ;=; o!i#aan a !os pro#raas a 1uncionar en ese odo-: • Acceso a &oda !a eoria de! sis&ea inc!uso superando e! !4i&e de >M9 /ue sea ap!icaa a! odo rea!. • Acceso a u!&i&area$ !o /ue si#ni1ica /ue e! sis&ea opera&i(o puede eecu&ar (arios pro#raas a !a (e). • La posii!idad de eoria (ir&ua!$ es decir$ e! disco duro puede u&i!i)arse para eu!ar eoria RAM e3&ra$ cuando es necesario$ a &ra(8s de un arc"i(o de in&ercaio. • Acceso de @? i& a eoria RAM % con&ro!adores de @? i&s para disposi&i(os de E=S. E! odo pro&e#ido prepar, e! caino para e! caio de DOS a indos$ /ue no !!e#, "as&a !os no(en&a.

Micr#pr#ces!#r ;G;< 9us de da&os < > i&s 9us de direcciones < ? i&s Meoria direcciona!e < > M Meoria Fir&ua! direcciona!e < > G Fe!ocidad de re!o < $>; % >? M") N'ero de &ransis&ores < >@;;; +>$5 icrasAr/ui&ec&ura < CISC \ue#o de ins&rucciones eorado respec&o a! ; Dos odos de 1uncionaien&o$ pro&e#ido % no pro&e#ido. > 7ITS  EL ;G>;<  EL =;< E! In&e! ;@ 1ue !a priera CPU de @? i&s. E! @ &en4a re#is&ros de @? i&s de !on#i&ud % un us de da&os de @? i&s$ &an&o in&erno coo e3&erno. Sin ear#o$ para un PC &radiciona! asado en DOS$ no supuso una #ran re(o!uci,n. Un uen ? 1uncionaa casi &an r*pido coo !os prieros @$ por/ue DOS no sacaa pro(ec"o de !a ar/ui&ec&ura de @? i&s. E! ;@SX se con(ir&i, en e! c"ip *s popu!ar6 era una edici,n *s ara&a de! @DX. E! SX &en4a un us de da&os e3&ernos de > i&s +en oposici,n a! us de @? i&s de! DX-$ % eso posii!i&, !a creaci,n de PC *s ara&os.

>=?@


Micr#pr#ces!#r ;G>;< 9us de da&os < @? i&s 9us de direcciones < @? i&s Meoria direcciona!e <  G Meoria Fir&ua! direcciona!e <  Tera9%&es Fe!ocidad de re!o < >$?;$?5 % @@ M") N'ero de &ransis&ores < ?J5;;; +> icraAr/ui&ec&ura < CISC Se u&i!i)a por priera (e) !a ,u"titre LA CUARTA ENERACIÓN La cuar&a #eneraci,n de CPU de In&e! se !!aaa ;. Presen&aa una eor ip!een&aci,n de !as ins&rucciones 3$ /ue se eecu&aan *s r*pido$ de odo *s parecido a !as RISC. E!  &ai8n era !a priera CPU /ue incorporaa una eoria cac"8 L!. E! resu!&ado 1ue /ue e! procesador  &raaaa unas dos (eces *s r*pido /ue su predecesor con !a isa 1recuencia de re!o. Con e! ; se inc!u%, una PU incorporada. En&onces$ In&e! rea!i), un &ruco de are&in# /ue se "ar4an podido a"orrar6 para coercia!i)ar una edici,n *s ara&a de! $ se !es ocurri, !a idea de des"ai!i&ar !a 1unci,n de PU en a!#unos de !os c"ips. En&onces$ 8s&os se (end4an ao e! nore de ;SX. Era a!#o rid4cu!o6 !os procesadores &en4an una PU incorporada$ pero !a "a4an apa#ado para poder se#en&ar e! ercado.

Dos  de dos 1arican&es di1eren&es. Sin ear#o$ e!  era un uen procesador$ % dur, uc"o &iepo con DOS$ indos @.>> % indos 5. Sa!ieron a! ercado nue(as ediciones con 1recuencias de re!o *s e!e(adas$ %a /ue &u(ieron !a idea de do!ar !a 1recuencia de re!o in&erna en re!aci,n a !a e3&erna. Es&os procesadores con do!e re!o se denoinaron ;DX?. Un ode!o u% conocido de es&a serie &en4a una 1recuencia de re!o de @@ M7) +en re!aci,n a !a eoria RAM-$ ien&ras /ue a ni(e! in&erno &raaaa a M7). Es&e principio +do!e re!o- se "a u&i!i)ado de un odo u o&ro en &odas !as #eneraciones pos&eriores de CPU. AMD$ I9M$ Te3as Ins&ruen&s % C%ri3 &ai8n produeron un cier&o n'ero de CPU copa&i!es con e! ;. Micr#pr#ces!#r ;G=;< 9us de da&os < @? i&s 9us de direcciones < @? i&s Meoria direcciona!e <  G Meoria Fir&ua! direcciona!e <  Tera9%&es Fe!ocidad de re!o < ?5$@@ % 5; M") N'ero de &ransis&ores < >.?;;.;;; +> icra=;$ icra>5=?@


Ar/ui&ec&ura < CISC Meoria cac"e ni(e! >:  den&ro de! icroprocesador

EL PENTIUM En >@ !!e#, e! #ran caio "acia una nue(a ar/ui&ec&ura. E! Pen&iu de In&e! 1ue !a priera CPU de !a /uin&a #eneraci,n. I#ua! /ue suced4a en !os prieros sa!&os a !a #eneraci,n si#uien&e$ !as prieras (ersiones no eran especia!en&e r*pidas. Es&o era par&icu!aren&e cier&o en e! prier Pen&iu ; M)$ /ue 1uncionaa con 5 (o!&ios. A!can)aa &epera&uras u% e!e(adas6 se dec4a /ue se pod4a 1re4r un "ue(o encia. Sin ear#o$ e! Pen&iu se ene1ici, r*pidaen&e de !a nue(a &ecno!o#4a de proceso$ % a! u&i!i)ar e! do!e re!o$ !as 1recuencias de re!o pron&o se dispararon. 9*sicaen&e$ !a a%or inno(aci,n 1ue una ar/ui&ec&ura superesca!ar. Es&o si#ni1icaa /ue e! Pen&iu pod4a procesar (arias ins&rucciones a !a (e) +u&i!i)ando (arios conduc&os-. Asiiso$ e! anc"o de us de !a eoria RAM se increen&, de @? a  i&s.

En !a d8cada de !os no(en&a$ AMD acapar, !a a&enci,n con sus procesadores 5 % $ /ue eran$ *sicaen&e$ copias ara&as de! Pen&iu +% as&an&e pores-. No 1ue "as&a e! ? +/ue inc!u4a !as e3i&osas e3&ensiones @DNoV-$ /ue AMD os&r, se0a!es de independencia /ue desde en&onces "an !!e(ado a !a creaci,n de e3ce!en&es procesadores coo e! A&"!on XP. En >J sa!i, a! ercado e! Pen&iu MMX +con e! nore de ode!o P55-$ /ue in&roduo !as ins&rucciones MMX %a encionadas. A! iso &iepo$ se do!, !a eoria cac"8 L! % se increen&, !a 1recuencia de re!o. Pentiu, 9us de da&os <  i&s 9us de direcciones < @? i&s Meoria direcciona!e <  G Meoria Fir&ua! direcciona!e <  Tera9%&es Fe!ocidad de re!o < a par&ir de ; M") N'ero de &ransis&ores < @.>;;.;;; +;$ icrasAr/ui&ec&ura RISC Fe!ocidad de! 9us de sis&ea < >;; M") Incorpora !a &ecno!o#4a PCI Es&e icroprocesador se presen&, e! ?? de ar)o de >@ con (e!ocidades inicia!es de ; %  M7) +>>? i!!ones de ins&rucciones por se#undo en e! '!&io caso-$ @.>;;.;;; &ransis&ores +1aricado con e! proceso 9ICMOS +9ipo!arCMOS- de ;$ icrones-$ cac"8 in&erno de  9 para da&os %  9 para ins&rucciones$ (eri1icaci,n in&erna de paridad para ase#urar !a eecuci,n correc&a de !as ins&rucciones$ una

>=?@

TEMA 5: MICROPROCESADORES. ESTRUCTURA. TIPOS. COMUNICACIÓN CON EL EXTERIOR unidad de pun&o 1!o&an&e eorada$ us de da&os de  i& para una counicaci,n *s r*pida con !a eoria e3&erna %$ !o *s ipor&an&e$ peri&e !a eecuci,n de dos ins&rucciones siu!&*neaen&e.

EL PENTIUM II CON NUE%A MEMORIA CAC Despu8s de! Pen&iu !!e#, e! Pen&iu II. Sin ear#o$ In&e! %a "a4a sacado a! ercado e! Pen&iu Pro en >5$ /ue era !a priera CPU de !a se3&a #eneraci,n. E! Pen&iu Pro se u&i!i)aa *sicaen&e en ser(idores$ pero su ar/ui&ec&ura se reu&i!i), en !os conocidos ode!os Pen&iu II$ Ce!eron % Pen&iu III en&re >J % ?;;>. E! Pen&iu II represen&, inicia!en&e un paso "acia a&r*s en !o /ue se re1iere a &ecno!o#4a. E! Pen&iu Pro u&i!i)aa una eoria cac"8 L? in&e#rada$ a!#o u% a(an)ado por a/ue! en&onces$ pero In&e! e!i#i, co!ocar !a eoria en e! e3&erior de! c"ip de! Pen&iu II para reaar e! cos&e de !a producci,n.

La eoria cac"8 L? se co!oc, un&o a !a CPU en una p!aca de circui&o$ un ,du!o SEC. E! ,du!o se ins&a!, en un !ar#o ),ca!o &ipo S!o& > en !a p!aca ase.

Fig. Módulo del Pentium II montado en el zócalo tipo lot1 de la placa base !1""#$ 1""8%.

E! pro!ea de es&e sis&ea era /ue !a eoria cac"8 L? era uc"o *s !en&a de !o /ue "uiera sido si se "uiera in&e#rado en !a CPU. La eoria cac"8 L? sue!e 1uncionar a !a i&ad de !a 1recuencia de re!o de !a CPU. AMD u&i!i), e! iso sis&ea en sus prieros A&"!on$ en 8s&os$ e! ),ca!o se !!aaa S!o& A.

>J=?@


En un oen&o de&erinado$ In&e! decidi, sacar a! ercado una edici,n *s econ,ica de! Pen&iu II$ e! procesador Ce!eron. En !as prieras (ersiones$ !a eoria cac"8 L? sip!een&e se e3&rao de! ,du!o. Es&o a1ec&, a! rendiien&o$ /ue era enor pero proporcion, una opor&unidad para rea!i)ar e! !!aado Yo(erc!ocin#Z +soreace!eraci,n-. La &8cnica de! o(erc!ocin# consis&e en 1or)ar a !a CPU para /ue 1uncione a una 1recuencia superior a !a es&* dise0ada para &raaar. ue un depor&e u% popu!ar$ especia!en&e en sus inicios$ % !os resu!&ados 1ueron u% uenos. Uno de !os incon(enien&es de ap!icar e! o(erc!ocin# a un Pen&iu II era /ue !os c"ips de !a eoria cac"8 no pod4an 1uncionar con (e!ocida!es &an r*pidas. Deido a /ue e! Ce!eron no &en4a eoria cac"8 L?$ su (e!ocidad pod4a auen&ar considera!een&e +con !a re1ri#eraci,n adecuada-. Pos&erioren&e$ In&e! decidi, in&e#rar !a eoria cac"8 L? en e! procesador. Es&o sucedi, en una nue(a edici,n de! Ce!eron en > % en una nue(a edici,n de! Pen&iu III en >. E! dise0o de! ),ca!o &ai8n se cai, de odo /ue !os procesadores pod4an on&arse direc&aen&e en !a p!aca ase$ en un ),ca!o denoinado soce& @J;. De anera parecida$ AMD in&roduo su soce& A$ /ue con&in'a u&i!i)*ndose en &odos !os procesadores A&"!on % Duron. Pentiu, II 9us de da&os <  i&s 9us de direcciones < @? i&s Meoria direcciona!e <  Tera9%&es Meoria Fir&ua! direcciona!e <  Tera9%&es Fe!ocidad de re!o < ?@@$?$@;;M") N'ero de &ransis&ores < J.5 i!!ones +;$@5 icrasAr/ui&ec&ura CISCRISC Tecno!o#4a DI9 Tecno!o#4a MMX Eecuci,n din*ica Puer&o US9 Puer&o AGP

Pentiu, III 9us de da&os <  i&s 9us de direcciones < @? i&s Meoria direcciona!e <  Tera9%&es Meoria Fir&ua! direcciona!e <  Tera9%&es Fe!ocidad de re!o < ;;$ 5;; M") Fe!ocidad de us de! sis&ea < >;; M") a par&ir de 5;;M")+cpu- >@@ M") N'ero de &ransis&ores < desde .5 i!!ones +;$?5 icras>=?@


Ins&rucciones NI +MMX?7as&a  ins&rucciones por cic!o de re!o Mu!&ip!es pipe!ines o cana!es de eecuci,n Inc!u%e predicci,n de i1urcaci,n '!&ip!e$ an*!isis de 1!uo de da&os % eecuci,n especu!a&i(a. Ins&rucciones SIMD +SSEFersiones con: eoria Do!eSdra % RDRAM odo AGP 3 +(e!ocidad de &rans1erencia *3ia de >G=se# peni&u III a > G"3 con ;$> icras

EL LARO CONDUCTO DEL PENTIUM = En rea!idad$ e! Pen&iu III s,!o era o&ra edici,n de! Pen&iu II$ /ue a su (e) era una nue(a (ersi,n de! Pen&iu Pro. Los &res procesadores se crearon en ase a !a isa ar/ui&ec&ura de! n'c!eo +In&e! P-. No 1ue "as&a !a aparici,n de! Pen&iu  /ue &u(ios un procesador de In&e! cop!e&aen&e nue(o. Su n'c!eo +PJ- &iene un dise0o cop!e&aen&e dis&in&o: • La eoria cac"8 L! con&iene ins&rucciones decodi1icadas. • E! conduc&o se "a do!ado a ?; e&apas. • A !as unidades de c*!cu!o de n'eros en&eros +ALU- se !es ap!ic, e! do!e re!o$ por !o /ue pueden rea!i)ar dos c*!cu!os por cada cic!o de re!o. • Ade*s$ e! us !a&era! 1ron&a!$ /ue conec&a !a eoria RAM a! puen&e nor&e$ se "a cuadrup!icado$ de odo /ue &rans1iere cua&ro pa/ue&es de da&os por pu!so +o &ic- de re!o. Es&o e/ui(a!e a  3 >;; M7) en !as prieras (ersiones de! Pen&iu $ % a  3 >@@ M7) en (ersiones pos&eriores. De es&os apar&ados !o /ue dee en&ender es /ue e! Pen&iu  represen&a una ar/ui&ec&ura de procesador cop!e&aen&e nue(a.

Pentiu, I% Fe!ocidad de re!o < >.@$ >. M") Fe!ocidad de us de! sis&ea < ;; M") N'ero de &ransis&ores < desde .5 i!!ones +;$> icras> nue(as ins&rucciones SIMD II +SSE?-$ /ue se a0aden a !as SIMD +SSEUnidades !,#icas ari&8&icas /ue se eecu&an a! do!e de 1recuencia /ue n'c!eo Nue(o ue#o de ins&rucciones u!&iedia !!aado PNI Eecuci,n especu!a&i(a eorada

>=?@


EL PENTIUM = DE CARA AL FUTURO La an&i#ua ar/ui&ec&ura P se coercia!i), en >5. Se espera /ue dee de producirse en e! ?;;@. Duran&e !os a0os ?;;? % ?;;@$ e! Ce!eron % e! Pen&iu III si#uieron (endi8ndose un&o con e! Pen&iu . Eso si#ni1ica$ en !a pr*c&ica$ /ue !a se3&a #eneraci,n de CPU de In&e! "ar* durado  a0os. De! iso odo$ deer4aos esperar /ue !a s8p&ia #eneraci,n +de !a /ue s,!o conoceos e! Pen&iu  en es&os oen&os- doine e! ercado duran&e unos cuan&os a0os. Una de !as prieras odi1icaciones consis&ir* en sacar a! ercado una (ersi,n con una &ecno!o#4a de proceso de ;$; icra$ con 1recuencias de re!o *s e!e(adas$ pero &ai8n inc!uir* o&ras eoras. O&ro desarro!!o in&eresan&e es !a !!aada Tecno!o#4a 7%perT"readin#. Es una es&ruc&ura u% in&eresan&e$ /ue se puede resuir de! si#uien&e odo: para e3p!o&ar e! po&en&e conduc&o de! Pen&iu $ se pueden procesar dos "i!os a! iso &iepo. Los "i!os +de! in#!8s &"reads- son series de ins&rucciones de so1&are. Los procesadores nora!es s,!o pueden procesar un "i!o cada (e). E! '!&io desarro!!o es /ue e! Pen&iu  +inicia!en&e s,!o en !a (ersi,n Xeonse puede copor&ar coo dos procesadores en re!aci,n a !os pro#raas. E! n'c!eo de! procesador +con sus !ar#os conduc&os- es &an po&en&e /ue puede reep!a)ar$ en uc"os casos$ dos procesadores. Es coo si una persona pudiera an&ener dos con(ersaciones independien&es a! iso &iepo.

En e! oen&o de escriir es&e cuaderno$ In&e! "a anunciado /ue !a &ecno!o#4a 7%perT"readin# s,!o es&ar* disponi!e en !as (ersiones Xeon *s caras de! Pen&iu . Sin ear#o$ dado /ue !a &ecno!o#4a es&* incorporada en &odas !as (ersiones de! Pen&iu $ no es di14ci! ia#inar /ue se ac&i(ar* para u&i!i)arse de anera *s #enera! en a!#'n oen&o.

EL ATLON Los '!&ios procesadores de !os /ue (o% a "a!ar son !os de !a popu!ar serie A&"!on +o J$ coo se !!a, en un principio-. Si#ni1ic, un #ran es1uer)o por par&e de! 1arican&e AMD$ re!a&i(aen&e pe/ue0o$ cuando desa1iaron a! #i#an&e In&e! con un dise0o cop!e&aen&e nue(o. Los prieros ode!os sa!ieron a! ercado en >$ cuando In&e! era e! suinis&rador doinan&e de PC. AMD aspiraa a uc"o6 /uer4an crear un procesador eor /ue e! Pen&iu II$ % a !a (e) *s ara&o. 7uo un encarni)ada a&a!!a en&re AMD e In&e! en&re > % ?;;>$ % AMD deer4a reconocerse coo e! #anador$ sin duda$ roaron #ran par&e de! ercado a In&e!. E! A&"!on es&aa u% ien e/uipado con conduc&os % unidades de copu&aci,n: • Tres decodi1icadores de ins&rucciones /ue con(ier&en ins&rucciones CISC en ins&rucciones RISC +ROP-$ *s e1icien&es$  de !as cua!es pueden eecu&arse siu!&*neaen&e. ?;=?@


Puede &raaar con J? ins&rucciones +ROP 1uera de ser(icio- a! iso &iepo +e! Pen&iu III puede &raaar con ;$ % e! ? s,!o con ?-. • Una PU de a!&o rendiien&o$ con &res ins&rucciones siu!&*neas. En #enera!$ e! A&"!on per&enec4a a una c!ase superior a !os Pen&iu II % III. Por !o &an&o$ e! n'c!eo de! J en rea!idad se uica en&re !a se3&a % !a s8p&ia #eneraci,n$ en coparaci,n con !os procesadores de In&e!. Los procesadores A&"!on &u(ieron uc"4sio 83i&o #racias a sus cope&i&i(os precios. Tai8n sa!i, a! ercado !a !4nea Duron$ coo "o,!o#o a! Ce!eron de In&e!$ /ue &u(o un #ran 83i&o. •

ATLON XP FRENTE A PENTIUM = Sa!ieron a! ercado di1eren&es (ersiones de! procesador A&"!on. Epe), coo un ,du!o de &ipo S!o& A. En&onces se cai, a! Soce& A$ cuando se in&e#r, !a eoria cac"8 L?. En ?;;>$ sa!i, a! ercado !a (ersi,n de! A&"!on XP$ /ue incorporaa es&as eoras: • Un nue(o dise0o con un consuo de ener#4a ?;K enor % una &ecno!o#4a de proceso de core de ;$> icrones • Ins&rucciones SSE. Una nue(a Unidad de pre's/ueda au&o*&ica de da&os de "ardare % un 9'1er de reconociien&o de &raducciones. • Un diodo &8rico /ue ad(ier&e en caso de soreca!en&aien&o$ % una 1aricaci,n asada en nue(os a&eria!es or#*nicos con una eor disipaci,n &8rica. • recuencias de re!o de >@@@ a >J M7). • Un nue(o sis&ea de noraien&o asado en una 1ora de c!asi1icaci,n de! Pen&iu. E! A&"!on XP es uc"o enos a(an)ado /ue e! Pen&iu $ pero si#ue siendo as&an&e superior a 1recuencias de re!o in1eriores a ?;;; M7). En consecuencia$ !a (ersi,n de! A&"!on XP de >J M7) se (ende ao e! iso nore de ode!o$ Y?;;;WZ. E! nore indica /ue e! procesador es$ coo 4nio$ &an r*pido coo un Pen&iu  1uncionando a ?;;; M7).

%ISIÓN ISTÓRICA

?>=?@


7a% cien&os de procesadores dis&in&os6 a/u4 se ues&ra una se!ecci,n$ di(idida en #eneraciones. Pero$ cu*! es !a CPU *s po&en&e de! undo E! Poer de I9M dee de ser un uen aspiran&e. Es un ons&ruo 1orado por  n'c!eos de procesador in&e#rados de  i&s. Se &iene /ue ins&a!ar en un ),ca!o de 5.?;; c!a(ias$ u&i!i)a 5;; (a&ios de e!ec&ricidad +con&iene ; i!!ones de &ransis&ores-$ % se conec&a a una eoria cac"8 L@ de @? M9$ /ue se au&ocon&ro!a. Adi,s a! Pen&iu.

&ista de Precios de Febrero de '(('

Micr#pr#ces!#r Merce! Ordenador rea!i)ado por In&e! % 7p. Ar/ui&ec&ura superesca!ar RISC Tecno!o#4a ;$> icras Tecno!o#4a EPIC +E3p!ici&!% Para!!e! Ins&ruc&ion Copu&in#- de  i&s AMD 1A!:nce! Micr# De:ices4' c#,peti!#r !e inte". ??=?@


Micr#pr#ces!#r < >Dn#?@ Fe!ocidad de re!o < ?$ @;;$ @@@$ @5;$ ;;$ 5;; M") Fe!ocidad de us de! sis&ea < $ 5$ >;; M") N'ero de &ransis&ores < .@ i!!ones +;$?5 icrasDos cac"es ni(e! > % ni(e! ? Puer&o AGP Tecno!o#4a @DNoV Ar/ui&ec&ura superesca!ar Tecno!o#4a MMX Eecuci,n Dua! Eecuci,n de "as&a @ ins&rucciones ]D por cic!o de re!o Ins&rucciones SIMD:  c*!cu!os de coa 1!o&an&e por cic!o de re!o Micr#pr#ces!#r <III Fe!ocidad de re!o < @5;$ ;;$ 5; M") Fe!ocidad de us de! sis&ea < >;; M") N'ero de &ransis&ores < ?>.@ i!!ones +5 capas de ;$?5 icrasTres ni(e!es de cac"8 Capa) de eecu&ar  ins&rucciones por cic!o de re!o Puer&o AGP Tecno!o#4a @DNoV Ar/ui&ec&ura superesca!ar Sopor&a puer&o AGP Micr#pr#ces!#r 9 ATLON Dos ni(e!es de cac"8 &raaando a !a isa (e!ocidad de! procesador Fe!ocidad de re!o < 5;;$ 55;$ ;; M") Fe!ocidad de us de! sis&ea < ?;; M") a ;; M") Tecno!o#4a de ;$?5 icras e(o!ucionando a ;$> icras N'ero de &ransis&ores de ?? i!!ones Ar/ui&ec&ura superesca!ar con:  !ineas de eecuci,n Tecno!o#4a @DNoV ^ MMX Sopor&a AGP

?@=?@

TEMA 5 informática estado

Recommend Documents