CIRCUITOS DIGITALES
Diseñar, minimizar e implementar circuitos lógicos aplicando los teoremas del Algebra de Boole y el método de simplificación de los Mapas de Karnaugh. Simular y comprobar la equivalencia de algunos circuitos lógico con el apoyo del simulador PROTEUS ISIS.
Implementar en el Proteus Isis, el circuito lógico de la siguiente figura.
CIRCUITOS DIGITALES
Para la simulación, manipular los controles de estado lógico correspondientes a las variables binarias (X, Y, Z) y anotar en la tabla, el estado lógico de las funciones lógicas y , representados por los probadores lógicos.
0
0
0
0
0
0
0
1
0
1
X’+Y’+Z ’ X’+Y’+Z
X’+Y’+Z’
0
1
0
0
1
X’+Y+Z’
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
X+Y’+Z
XY’Z
1
1
0
1
0
X+Y+Z’
XYZ’
1
1
1
1
1
X’Y’Z X’YZ’
X’+Y+Z
X’YZ
X+Y’+Z’
XY’Z’
XYZ
XYZ
Complete la tabla, con los términos algebraicos que corresponde, tal que permita representar las funciones y mediante las siguientes formas canónicas: y .
CIRCUITOS DIGITALES
CIRCUITOS DIGITALES
CIRCUITOS DIGITALES
CIRCUITOS DIGITALES
Represente algebraicamente las funciones y
tal como se requiere:
C(x,y,z) = ∑( 3,6 , 7 , 5) C(x,y,z) = ∏(0 , 1 ,2 , 4) S(x,y,z) = ∑( 1, 2 ,4 ,7 ) S(x,y,z) = ∏(0 , 3 ,5 , 6)
Partiendo de la forma canónica “Suma de productos”, minimizar cada una de las expresiones haciendo uso de los teoremas de Algebra de Boole.
Expresión final de S(x,y,z) = x’y+xz+zy’ Expresión final de C(x,y,z) = xy+xz+zy
Con los datos de la tabla desarrollada, represente las funciones Karnaugh. Para la función : XY
00
Para la función
01
11
10
Z
XY
y
en el mapa de
:
00
01
11
10
Z 0
0
1
0
1
0
0
0
1
0
1
1
0
1
0
1
0
1
1
1
Partiendo del mapa de Karnaugh, determine las expresiones algebraicas minimizadas. PRODUCTO DE SUMAS
CIRCUITOS DIGITALES
Expresión final de S(x,y,z) = ( X’+Y)(Y+Z’)(Y’+Z) Expresión final de C(x,y,z) =. (X’+ Y) (X+Y’) (Z+Y’)
En el recuadro siguiente, dibuje el circuito lógico que representa la solución a las funciones lógicas y mejor optimizadas.
CIRCUITOS DIGITALES
Para la simulación, manipular los controles de estado lógico correspondientes a las variables binarias (X, Y, Z) y anotar en la tabla, el estado lógico de las funciones lógicas y , representados por los probadores lógicos.
Implementar en el Proteus Isis, el circuito lógico de la siguiente figura.
X’+Y’+Z’
X’+Y’+Z’
0
0
0
0
0
0
0
1
1
0
X’Y’Z
X’+Y’+Z
0
1
0
1
0
X’YZ’
X’+Y+Z’
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
XY’Z
X+Y’+Z
1
1
0
0
1
XYZ’
X+Y+Z’
1
1
1
1
1
X’YZ
X’+Y+Z
XY’Z’
XYZ
X+Y’+Z’
XYZ
Complete la tabla, con los términos algebraicos que corresponde, tal que permita representar las funciones y mediante las siguientes formas canónicas: y
CIRCUITOS DIGITALES
CIRCUITOS DIGITALES
CIRCUITOS DIGITALES
Represente algebraicamente las funciones
y
tal como se requiere:
R(x,y,z) = ∑(3 ,6 , 7 ,5 ) R(x,y,z) = ∏(0 , 1 ,2 , 4) D(x,y,z) = ∑( 1,2 , 4 ,7 ) D(x,y,z) = ∏( 0, 3 , 5,6 ) Partiendo de la forma canónica “Producto de sumas”, minimizar cada una de las expresiones haciendo uso de los teoremas de Algebra de Boole.
Expresión final de R(x,y,z) = (X’+Y)(Y+Z’)(Y’+Z)
Expresión final de D(x,y,z) = (X’+Y) (X+Y’) (Z+Y’)
Con los datos de la tabla desarrollada, represente las funciones Karnaugh. Para la función YZ
00
:
Para la función
01
11
10
X
YZ
y
en el mapa de
:
00
01
11
10
X 0
0
1
0
1
0
0
0
1
0
1
1
0
1
0
1
0
1
1
1
Partiendo del mapa de Karnaugh, determine las expresiones algebraicas minimizadas.
CIRCUITOS DIGITALES
Expresión final de R(x,y,z) = X’Y+XZ+ZY’ Expresión final de D(x,y,z) = XY+XZ+ZY
En el recuadro siguiente, dibuje el circuito lógico que representa la solución a las funciones lógicas y mejor optimizadas.
CIRCUITOS DIGITALES
Gracias al Algebra de Boole y el método de los Mapas de Karnaugh ,podemos reducir nuestros circuitos lógicos a circuitos lógicos más pequeños, facilitándonos el análisis de estos circuitos .
RONALD TOCCI; Sistemas digitales.
http://buscador.hispavista.es/logica--algebra-de-boole
http://www.ncc.up.pt/~zp/aulas/9899/me/trabalhos/ alunos/circuitos_logicos/algboole.html
Ubicación de componentes en la ventana “Pick Devices” Dispositivo Librería Sub-categoría
Categoría
AND, OR, NOT
ACTIVE
Gates
Simulator Primitives
NAND; NOR, XOR
ACTIVE
Gates
Simulator Primitives
74LS11
74LS
Gates & Inverters
TTL 74LS series
LOGICSTATE
ACTIVE
Logic Stimuli
Debugging Tools
LOGICPROBE (BIG)
ACTIVE
Logic Probes
Debugging Tools
