ESCU ESCUELA ELA POLI POLIT T CNICA CNICA NACIO NACIONA NAL L LABORATORIO DE SISTEMAS DIGITALES
PREPARATORIO
Práctica Nº: 8
Tema: DISEÑO DE FLIP FLOPS
Fecha de realización:
2012/ 11/ 09
Realizado por: Alumno(s):
César Meléndrez
Grupo:
GR-11
(Espacio Reservado) Fecha entrega:
/
/
f. __________________________ __________________________ Recibido por:
Sanción: ___________________________________________________ ___________________________________________________
Periodo:
X
Oct - Mar Mar – Ago
DISEÑO DE FLIP - FLOPS OBJETIVO:
Entender el diseño y funcionamiento de multivibradores biestables, más conocidos como flip – flops, así como su utilidad práctica.
TRABAJO PREPARATORIO: 1. En un manual de CI-TTL, consultar la distribución de pines y la tabla de funcionamiento de los circuitos integrados: 7476, 74107, 74109, 74112. Esta información servirá para elaborar el circuito para ésta práctica.
CIRCUITO INTEGRADO 7476
El circuito integrado 7476 son dos Flip-Flops tipo JK, funcionan por pulso de reloj, y tienen también entradas directas de set y clear, este circuito integrado esta diseñado de manera que para cuando venga un pulso positivo de reloj, las entradas estén habilitadas y la información sea aceptada
CIRCUITO INTEGRADO 74107
El circuito integrado 74107 es un Flip-Flop dual con entradas individuales JK, clear y pulsos de reloj, los cambios iniciales a la salida están dados por la transición High-Low del reloj, una señal Low en la entrada CD anula el resto de entradas y hace que la salida Q sea LOW.
CIRCUITO INTEGRADO 74109
El circuito integrado 74109 consiste de dos Flip -Flops de transición de reloj de alta velocidad completamente independientes, la operación de reloj es independiente de subidas o bajadas de la forma de onda del reloj, el diseño de éste JK permite operar como un Flip-Flop tipo D, conectando simplemente los pines J K.
CIRCUITO INTEGRADO 74112
El circuito integrado 74112 contiene dos Flip-Flops de alta velocidad independientes con entradas directas de set y clear, los cambios de estados sincrónicos son inicializados por flanco negativo del reloj, las entradas JK deben estar en el estado deseado antes de que el reloj de el flanco negativo y los valores alteren, una señal Low en SD o CD hace que Q y Q(negado) se coloquen en High respectivamente, y si las entradas SD y CD se colocan simultáneamente en Low éstas forzarán a que Q y Q(negado) se coloquen ambas en High.
2. Diseñar, utilizando solamente compuertas NOR, un flip flop S-R asíncrono.
S
R
Q
Q
̅
0
0
0
0
1
0
0
1
1
0
0
1
0
1
0
0
1
1
1
0
1
0
0
0
1
1
0
1
0
1
1
1
0
0
0
1
1
1
0
0
3. Diseñar, utilizando solamente compuertas NAND, flip flop S-R síncrono activado con señal reloj CLK en estado alto y que tenga Preset y Clear
PRESET
CLEAR
CLK
S
R
Q
Q
̅
0
0
x
x
x
x
1
1
0
1
x
x
x
x
1
0
1
0
x
x
x
x
0
1
1
1
0
x
x
x
Q
̅
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
1
1
1
0
1
0
0
1
1
1
1
0
1
1
0
1
1
1
1
1
0
0
1
0
1
1
1
1
0
1
1
0
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
4. Con el circuito Integrado 7476, o algún equvalente, diseñar un flipflop tipo D y tipo T. FLIP FLOP TIPO D
Variables
Entrada
Estado
Estado
Actual
Actual
Siguiente
D
Q(t)
Q(t+1)
J
K
0
0
0
0
X
0
1
0
X
1
1
0
1
1
X
1
1
1
X
0
de Control
FLIP FLOP TIPO T
Entrada
Estado
Estado
Variables
Actual
Actual
Siguiente
de Control
T
Q(t)
Q(t+1)
J
K
0
0
0
0
x
0
1
1
x
0
1
0
1
1
x
1
1
0
x
1
5. Con el circuito Integrado 7476, o algún equivalente, en configuración de flip_flop tipo J-K diseñar un contador asincrónico modulo 10 ascendente. Incluya el circuito de borrado manual.
BIBLIOGRAFÍA
http://www.esi.uclm.es/www/isanchez/teco/pr6.doc
SISTEMAS DIGITALES, Novillo Carlos. Libro Manual TEXAS INSTRUMENTS, “Pocket Data Book”. Fast and LS TTL data , manual TTL de “MOTOROLA”
