Practica II Combinacionales

B e n e m é r i t a U n i v e r s i d a d Au A u t ó n o m a d e Pu Pu e b l a F a c u l t a d d e C i e n c i a s d e l a Co Co m p u t a c i ó n M a t e r i a : S i st s t e m a s D i g it it a l e s Profesor: MC. Edna Iliana T am ariz Flores Práctic a 2. Combinacionales P e r i o d o : Ot Ot o ñ o 2 0 1 0

I. Objetivo Realizar la implementación de circuitos lógicos combinacionales empleando la simplificación con ayuda de álgebra booleana y mapas K. II. Material A) Circuitos integrados de las compuertas AND, OR, NAND, NOR y NOT B) Circuitos Integrado 74lS283, 74ls47, 74ls48 C) LED’S D) Tarjeta de prueba E) Caimanes III.

Equipo A) Fuente de DC B) Multímetro C) Minilab

IV. Marco Teórico Las computadoras digitales efectúan diversas tareas de procesamiento de información. Entre estas funciones están las operaciones aritméticas. La operación aritmética más básica es la suma de dos dígitos binarios. El bit más significativo del resultado se denomina acarreo. Cuando ambos sumandos contienen más dígitos significativos, el acarreo obtenido de la suma de dos bits se suma al siguiente par más alto de bits significativos. Un circuito combinacional que realiza la suma de dos bits se denomina semisumador; uno que realiza la suma de tres bits es un sumador completo. La siguiente tabla de verdad muestra el comportamiento de un sumador de un bit con un bit de acarreo de entrada, proporciona dos salidas, la suma (S) y el acarreo de salida (Ci). Empleando esta tabla encuentre la función y el Circuito de la suma (S) y del acarreo de salida (Co).

Entradas

Ci

Salidas

A

B

S

Co

0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

1

1

0

1

1

0

0

1

0

1

0

1

0

1

1

1

0

0

1

1

1

1

1

1

Los circuitos obtenidos, se utilizaran para el diseño e implementación de un sumador de dos números de tres bits.

A2 A1

A0

+ B2 B1

B0

S3

S2

S1

S0

Las salidas del sumador son S3, S2, S1, S0 donde S3 es el bit más significativo.

S0

Ci

S1

Σ A0

B0

Ci

A1

B1

Ci=S3

ΣΣ

Σ Ci

S2

Ci

A2

B2

Ci

Figura 1. Diagrama a bloques de un sumador de tres bits. La multiplicación de números binarios se efectúa igual que la de números decimales. El multiplicando se multiplica por cada bit del multiplicador, comenzando por el bit menos significativo. Cada una de estas multiplicaciones forma un producto parcial. Los productos parciales sucesivos se desplazan una posición a la izquierda. El producto final se obtiene sumando los productos parciales.

V. Desarrollo Parte 1 a)

Un circuito comparador de 3 bits recibe dos números de 3bits, P=P2P1P0 y Q=Q2Q1Q0. Diseñe un circuito de suma de productos mínimo que produzca una salida 1 si y sólo si P > Q.

Parte 2 Diseñar e implementar un circuito combinacional sumador de 4 bits con acarreo inicial, empleando únicamente compuertas lógicas. La representación física de las salidas de este sumador deberán ser con led’s.

a)

Parte 3 a)

Diseñar e implementar un circuito combinacional multiplicador de 3 bits. En esta parte de la práctica se podrá emplear el circuito integrado

74lS283

que es un sumador de 4 bits. El

resultado de la multiplicación debe mostrarse en dos displays de 7 segmentos, también se permitirá el uso de los siguientes CI

74ls47

y

74ls48

que son decodificadores de BCD a 7

segmentos para ánodo o cátodo común respectivamente.

VI. Resultados Deberán mostrar el procedimiento del diseño con su diagrama lógico de los circuitos a implementar con sus simulaciones.

VII. Conclusiones Conclusiones personales con nombre de cada integrante.

VIII. Bibliografía 

Wakerly, John F. Diseño digital: principios y prácticas, tercera edición, Pearson Educación, México, 2001, 976 págs.

***Agregar las hojas de especificaciones de las compuertas y circuitos integrados en formato pdf que utilicen en cada práctica