Makalah JFET (Junction Field Effect Transistor)
Disusun oleh : Henrikus Krispiandito K.
1310141038
Mata Kuliah
:
Bahan dan Piranti
Dosen Pengaku
:
Ainur Roi!
1 D4 ELEKTRO ID!"TRI # $OLITEKIK ELEKTROIK% E&ERI "!R%#%'% KOT% "!R%#%' "!R% #%'% % T%! T%! *14 * 14
Junction &ate Field Effect Transistor (JFET) Teori Dasar
"#$% adalah tipe dari transistor &enis #$%. Dan transistor &enis #$% '%ransistor eek( )edan* adalahsalah satu &enis transistor )enggunakan )edan listrik untuk )engendalikan konduktiitas suatu kanaldari &enis pe)+a,a )uatan tunggal dala) +ahan se)ikonduktor. #$% kadang-kadang dise+ut se+agaitransistor ekakutu+ untuk )e)+edakan operasi pe)+a,a )uatan tunggal ang dilakukanna denganoperasi dua pe)+a,a )uatan pada transistor d,ikutu+ 'B"%*
TRANSISTOR JFET /a)+ar di+a,ah )enun&ukkan struktur transistor "#$% kanal n dan kanal p. Kanal n di+uat dari +ahan se)ikonduktor tipe n dan kanal p di+uat dari se)ikonduktor tipe p. &ung atas dina)akan Drain dan u&ung +a,ah dina)akan "ource . Pada kedua sisi kiri dan kanan terdapat i)plant se)ikonduktor ang +er+eda tipe. %er)inal kedua sisi i)plant ini terhu+ung satu dengan lainna seara internal dan dina)akan &ate.
Struktur JFET (a) kanal-n (b) kanal-p 2stilah field efect (efek +edan listrik) sendiri +erasal dari prinsip ker&a transistor ini ang +erkenaan dengan la,isan de,lesi (depletion layer ). apisan ini ter+entuk antara se)ikonduktor tipe n dan tipe p karena +erga+ungna elektron dan hole di sekitar daerah per+atasan. 5a)a seperti )edan listrik lapisan deplesi ini +isa )e)+esar atau )engeil tergantung dari tegangan antara gate dengan soure. Pada ga)+ar di atas lapisan deplesi ditun&ukkan dengan ,arna kuning di sisi kiri dan kanan.
JFET kanal-n
ntuk )en&elaskan prinsip ker&a transistor "#$% le+ih &auh akan ditin&au transistor "#$% kanal-n. Drain dan 5oure transistor ini di+uat dengan se)ikonduktor tipe n dan /ate dengan tipe p. /a)+ar +erikut )enun&ukkan +agai)ana transistor ini di +eri tegangan +ias. %egangan +ias antara gate dan soure adalah tegangan reverse bias atau dise+ut +ias negati. %egangan +ias negati +erarti tegangan gate le+ih negati terhadap soure. Perlu atatan Kedua gate terhu+ung satu dengan lainna 'tidak ta)pak dala) ga)+ar*.
Lapisan deplesi jika gate-source biberi bias negatif Dari ga)+ar di atas elektron ang )engalir dari soure )enu&u drain harus )ele,ati lapisan deplesi. Di sini lapisan deplesi +erungsi se)aan keran air. Banakna elektron ang )engalir dari soure )enu&u drain tergantung dari kete+alan lapisan deplesi. apisan deplesi +isa )ene)pit )ele+ar atau )e)+uka tergantung dari tegangan gate terhadap soure. "ika gate se)akin negati terhadap soure )aka lapisan deplesi akan se)akin )ene+al. apisan deplesi +isa sa&a )enutup seluruh kanal transistor +ahkan dapat )enentuh drain dan soure. Ketika keadaan ini ter&adi tidak ada arus ang dapat )engalir atau sangat keil sekali. "adi &ika tegangan gate se)akin negati terhadap soure )aka se)akin keil arus ang +isa )ele,ati kanal drain dan soure.
Lapisan deplesi pada saat tegangan gate-source = 0 volt
"ika )isalna tegangan gate dari nilai negati perlahan-lahan dinaikkan sa)pai sa)a dengan tegangan 5oure. %ernata lapisan deplesi )engeil hingga sa)pai suatu saat terdapat elah se)pit. Arus elektron )ulai )engalir )elalui elah se)pit ini dan ter&adilah konduksi Drain dan 5oure. Arus ang ter&adi pada keadaan ini adalah arus )aksi)u) ang dapat )engalir +erapapun tegangan drain terhadap soure. Hal ini karena elah lapisan deplesi sudah )aksi)u) tidak +isa le+ih le+ar lagi. %egangan gate tidak +isa dinaikkan )en&adi positi karena kalau nilaina positi )aka gate-soure tidak lain hana se+agai dioda. Karena tegangan +ias ang negati )aka arus gate ang dise+ut I& akan sangat keil sekali. Dapat di)engerti resistansi in,ut (input impedance) gate akan sangat +esar. 2)pedansi input transistor #$% u)u)na +isa )enapai satuan M6h). 5e+uah transistor "#$% diketahui arus gate 7 nA pada saat tegangan reverse gate 4 )aka dari huku) 6h) dapat dihitung resistansi input transistor ini adalah : R in 9 47nA 9 7000 Moh) "i+.ol JFET
ntuk )enga)+arkan "#$% pada ske)a rangkaian elektronika +isa dipakai si)+ol seperti pada ga)+ar di +a,ah +erikut.
Sibol koponen (a)JFET-n (b)JFET-p Karena struktur ang sa)a ter)inal drain dan soure untuk aplikasi rekuensi rendah dapat di+olak +alik. ;a)un +iasana tidak de)ikian untuk aplikasi rekuensi tinggi. )u)na "#$% untuk aplikasi rekuensi tinggi )e)perhitungkan kapasitansi +ahan antara gate dengan drain dan &uga antara gate dengan soure. Dala) pe)+uatan "#$% u)u)na ada per+edaan kapasitansi gate terhadap drain dan antara gate dengan soure. JFET kanal-,
%ransistor "#$% kanal-p )e)iliki prinsip ang sa)a dengan "#$% kanal-n hana sa&a kanal ang digunakan adalah se)ikonduktor tipe p. Dengan de)ikian polaritas tegangan dan arah arus +erla,anan &ika di+andingkan dengan transistor "#$% kanal-n. 5i)+ol rangkaian untuk tipe p &uga sa)a hana sa&a dengan arah panah ang +er+eda.
Kur/a Drain
/a)+ar +erikut adalah +agai)ana transitor "#$% di+eri +ias. Kali ini diga)+ar dengan )enggunakan si)+ol "#$%. /a)+ar 'a* adalah &ika di+eri +ias negati dan ga)+ar '+* &ika gate dan soure dihu+ung singkat.
Tegangan bias transistor JFET-n "ika gate dan soure dihu+ung singkat )aka akan diperoleh arus drain )aksi)u). 2ngat &ika 0&"* lapisan deplesi kiri dan kanan pada posisi ang ha)pir )e)+uka. Perhatikan ontoh kur
kurva drain " #S ter!adap $ #S "#$% +erlaku se+agai su)+er arus konstan sa)pai pada tengangan tertentu ang dise+ut D5')a=*. %egangan )aksi)u) ini dise+ut breakdown voltage di)ana arus ti+a-ti+a )en&adi tidak terhingga. %entu transistor tidaklah di)aksudkan untuk +eker&a sa)pai daerah +reakdo,n. Daerah antara P dan D5')a=* dise+ut daerah acti/e (active region). 5edangkan 0
Pada tegangan D5 antara 0
Te2an2an cutoff 2ate
Dari ontoh kur
source cutoff voltage) ang ditulis se+agai 0&"(off). Pada saat ini lapisan deplesi sudah +ersingungan satu sa)a lain sehingga arus ang +isa )ele,ati keil sekali atau ha)pir nol.
Bukan suatu ke+etulan +ah,a kenataanna +ah,a /5'o*9-4 dan P94. %ernata )e)ang pada saat de)ikian lapisan deplesi +ersentuhan atau ha)pir +ersentuhan. Maka di datasheet +iasana hana ada satu +esaran ang tertera /5'o* atau P. 6leh karena sudah diketahui hu+ungan persa)aan : /5'o* 9 -P
$a.rikasi JFET
Kalau se+elu)na sudah di&elaskan +agai)ana struktur "#$% seara teoritis )aka ga)+ar +erikut adalah +agai)ana se+enarna transistor "#$%-n di+uat.
Struktur
penapang JFET-n
%ransistor "#$%-n di+uat di atas satu le)pengan se)ikonduktor tipe-p se+agai su.trat (subtrate) atau dasar 'base*. ntuk )e)+uat kanal n di atas su+trat di-i)plant se)ikonduktor tipe n aitu dengan )e)+erikan doping elektron. Kanal-n ini akan )en&adi drain dan soure. Ke)udian di atas kanal-n di+uat i)plant tipe-p arana adalah dengan )e)+eri doping p ' !ole*. 2)plant tipe p ini ang )en&adi gate. /ate dan su+trat disa)+ungkan seara internal.
%,likasi $en22unaan JFET
Be+erapa rangkaian ang )e)anaatkan karakteristik ang )enguntungkan dari "#$% antara lain adalah: (
Penguat Penangga ' %uffer &plifier *
(
Penguat Derau Rendah ' Lo'-noise &plifier *
(
Resistensi ang tergantung pada %egangan '$oltage-variable esistance*
(
Pengendali Penguat Auto)atis ' &utoatic ain *ontrol *
(
Penguat Kaskade
(
Pe)+atas Arus
Keuntun2an $en22unaan JFET keuntungan penggunaan JFET pada rangkaian elektronika adalah: - Disipasi daya yang rendah -Impedansi gerbang yang tinggi, dan - Resistansi (tahanan) !D yang rendah
$en2o,erasian Transistor Efek Medan $ersa+.un2an (JFET)
Pada prinsipna terdapat 7 'dua* hal penting ang se+aikna diketahui untuk )engoperasikan se+uah "#$% aitu: 1. /ate selalu +erkondisi prategangan +alik 're
Perhatikan JFET saluran-N (N-channel) pada gambar 8.4 di atas. Pada prinsipnya JFET berperasi saat !"# maupun !$# berubah. %. ! "# & ' lt dan ! $# ' lt Pada prinsipnya nilai arus drain $ adalah bernilai ' saat ! lt "# ' lt dan ! $# & ' lt . Nilai !$# yang 'lt tersebut menyebabkan daerah keksngan (depletin regin) mengelilingi persambungan PN (PN *unctin). +uas dari daerah keksngan tersebut adalah sama dan simetris antara satu dan lainnya seperti yang terlihat pada gambar 8.4(a).
Parameter Transistor Efek Medan (FET) Pada prinsipnya ada , (sembilan) parameter pada FET yang sebaiknya diketahui untuk mengperasikan FET tersebut yaitu %. /rus drain 0 prategangan ksng (drain current 1r 2er bias) 3. /rus balik gate (gate reerse current). . /rus putus drain (drain cut 5 current). 4. Tegangan breakd6n gate-surce (gate-surce breakd6n ltage). 7. Tegangan petik gate-surce (gate-surce pinch 5 ltage) . Transknduktansi ma*u sinyal kecil (small-signal 1r6ard transcnductance). 9. Tahanan drain-surce dc (dc drain-surce resistance). 8. :apasitansi masukan (input capacitance). ,. :apasitansi hantar balik (reerse trans1er capacitance).
Arus Drain – Prategangan osong (Drain !urrent For "ero #ias) Pada dasarnya arus drain 0 prategangan ksng atau yang disebut *uga dengan drain current 1r 2er bias merupakan arus drain yang mengalir ketika gate dihubung singkat (shrt circuited) ke surce !"# & ' . #ecara matematis arus drain 0 prategangan ksng (drain current 1r 2er bias) disimblkan dengan $## .
Arus #a$ik %ate (%ate Re&erse !urrent) Pada dasarnya arus balik gate atau yang disebut *uga dengan gate reerse current merupakan arus bcr (leakage current) yang mengalir di antara gate dan surce saat terminal surce dan gate sedang berkndisi prategangan balik (reerse bias). #ecara matematis arus balik gate (gate reerse current) disimblkan dengan "## .
Arus Putus Drain (Drain !uto' !urrent) Pada dasarnya arus putus drain atau yang disebut *uga dengan drain cut5 current merupakan arus drain yang mengalir ketika JFET dibuat berkndisi prategangan (biased) pada kndisi putusnya (5). #ecara matematis arus putus drain (drain cut5 current) disimblkan dengan 5 $.
Tegangan erusakan Soure%ate(%ateSoure #reakdo*n +o$tage) Pada dasarnya tegangan kerusakan surce-gate atau yang disebut *uga dengan gate-surce breakd6n ltage merupakan tegangan balik maksimum yang dapat diberikan untuk melintasi terminal gate dan surce tanpa merusak JFET. #ecara matematis tegangan kerusakan surce-gate (gate-surce breakd6n ltage) disimblkan ;!"## .
Tegangan Petik Soure%ate (%ateSoure Pin, o' +o$tage) Pada dasarnya tegangan petik surce-gate atau yang disebut *uga dengan gate-surce pinch 5 ltage merupakan tegangan gate ke surce yang menyebabkan nilai $## berkurang sebesar ±<% dari nilai maksimum saat JFET diberikan tegangan drain-surce. #ecara matematis tegangan petik surce-gate (gate-surce pinch 5 ltage) disimblkan dengan !P.
Transkonduktansi Transondutane)
Ma-u
Sin.a$
ei$(Sma$$Signa$
For*ard
Pada dasarnya transknduktansi ma*u sinyal kecil atau yang disebut *uga dengan small-signal 1r6ard transcnductance merupakan perbandingan dari sebuah perubahan kecil pada arus drain terhadap sebuah perubahan kecil pada tegangan gate-surce pada hubungan surce bersama (cmmn surce). #ecara matematis tarnsknduktansi ma*u sinyal kecil (small-signal 1r6ard transcnductance) disimblkan dengan g 1s parameter tersebut merupakan sebuah petun*uk dari penguatan JFET.
Ta,anan SoureDrain D! (D! DrainSoure Resistane) Pada dasarnya tahanan surce-drain dc atau yang disebut *uga dengan dc drain-surce resistance merupakan perbandingan dari tegangan dc drain-surce terhadap arus dc drain. Tahanan surce-drain dc (dc drain-surce resistance) tersebut umumnya diukur saat lt "# & ' !dan disimblkan dengan r$# .
a/asitansi Masukan (In/ut !a/aitane) Pada dasarnya kapasitansi masukan atau yang disebut *uga dengan input capacitance merupakan kapasitansi masukan sinyal kecil pada JFET di dalam hubungan surce bersama (cmmn surce) saat lt $# & '! . #ecara matematiskapasitansi masukan (input capacitance) tersebut disimblkan dengan =iss .
a/asitansi 0antar #a$ik (Re&erse Transfer !a/aitane) Pada dasarnya kapasitansi hantar balik atau yang disebut *uga dengan reersetrans1er capacitance merupakan kapasitansi diantara drain dan gate pada JFETdidalam hubungan surce bersama (cmmn surce) saat lt $# &' ! . #ecaramatematis kapasitansi hantar balik (reerse trans1er capacitance) tersebut disimblkan dengan =rss .
Rangkaian Transistor Efek Medan (JFET) Pada dasarnya JFET banyak diman1aatkan pada berbagai aplikasi. ;erikut ini adalah analisa dari beberapa rangkaian yang menggunakan JFET.
Rangkaian Dasar Transistor Efek Medan (#ase #ias) Pada prinsipnya rangkaian dasar dari sebuah JFET merupakan sebuah rangkaian sel1-bias. >angkaian sel1-bias seperti yang terlihat pada gambar 8.7 (a) dan (b) tersebut adalah *enis rangkaian prategangan JFET yang umum digunakan leh JFET tersebut. >angkaian sel1-bias tersebut disusun bersama dengan (tiga) buah resistr >" ># dan >$ serta diperasikan dengan membuat kndisi persambungan gate-surce (gate-surce *unctin) berkndisi prategangan balik (reerse bias). :ndisi prategangn balik (reerse bias) pada rangkaian sel1-bias pada JFET tersebut membutuhkan sebuah -!"# untuk sebuah JFET saluran-N (N channel) seperti yang terlihat pada gambar 8.7(a) dan sebuah ±!"# untuk sebuah JFET saluran-P (P channel) seperti yang terlihat pada gambar 8.7(b).
Pada rangkaian tersebut terlihat bah6a >" tidak menyebabkan prategangan (bias) pada JFET karena tidak ada tegangan yang melintasi >" tersebut. Pada rangkaian sel1-bias untuk JFET saluran-N (N channel) tersebut terlihat bah6a # menghasilkan sebuah tegangan *atuh yang melintasi >. Tegangan *atuh yang melintasi > tersebut menyebabkan surce men*adi psiti1 terhadap grund. Pada rangkaian tersebut nilai arus surce adalah sama dengan arus drai n # &$ dan tegangan gate adalah '(! "&' '!lt) maka tegangan gate-surce pada rangkaian tersebut adalah
Rangkaian Dengan Pem1agi Tegangan
Pada umumnya sebuah JFET digunakan dengan sebuah pembagi tegangan atau yang disebut *uga dengan ltage diider. JFET yang disusun bersama dengan pembagi tegangan (ltage diider) tersebut harus memiliki tegangan surce yang bernilai lebih psiti1 daripada tegangan pada gate. Tegangan surce yang bernilai psiti1 dari tegangan gate tersebut akan menyebabkan JFET men*adi berkndisi prategangan balik (reerse bias). Perhatikan rangkaian JFET dengan pembagi tegangan (ltage diider) seperti yang terlihat pada gambar 8. di atas ini. Pada rangkaian JFET dengan pembagi tegangan tersebut nilai tegangan surce adalah
Pada gate terlintas tegangan pembagi yang diatur leh >% sebesar
dan >3 yaitu
