DISEÑO DE UN AMPLIFICADOR DE VOLTAJE, DRENAJE COMÚN CON TRANSISTOR JFET ELECTRONICA II GRUPO D.2 WILLIAM IDELFONSO CONTRERAS CARRILLO CÓD: 1090385
[email protected] SILVIA XIMENA NAVARRO AMADO CÓD: 1090383
[email protected]
RESUMEN:
En el siguiente informe se presentará de manera clara y especifica el diseño y la implementación de un amplificador, compuesto de una etapa, con su correspondiente configuración de drenaje común y seguidamente realizar los cálculos respectivos para poder encontrar la recta de carga en AC y DC.
1.
INTRODUCCIÓN
simulación del circuito y la posterior comparación de los datos teóricos y experimentales. 3. EQUIPO NECESARIO Computador con últimas especificaciones. Herramienta PSPICE.
de
simulación
Con la implementación del amplificador drenaje común, diseñado bajo parámetros de ganancia de voltaje, resistencia de entrada, Vp e IDss, se realizaron los debidos cálculos y observaciones para la construcción de la recta de carga en DC y AC. Llevándonos así, a contrastar los cálculos teóricos con los resultados obtenidos de la práctica encontrando un margen de error que no supera el 5%.
Multímetro Digital.
2. OBJETIVOS
Pinzas, pelacables, cables.
ORCAD
Protoboard. Fuente de voltaje Regulada. Generador de señal con su respectiva punta de prueba. Osciloscopio con sus respectivas puntas de prueba.
OBJETIVO GENERAL:
Diseñar e implementar un amplificador monoetapa con transistor JFET de unión npn que permita comprobar la técnica de diseño por divisor de tención o auto polarización. OBJETIVOS ESPECIFICOS:
Desarrollar en el estudiante una metodología para el diseño de amplificadores JFET utilizando una sola fuente de polarización. Comprobar de manera analítica los parámetros principales de operación del amplificador en DC y AC para comparar con los obtenidos en el laboratorio experimentalmente y los obtenidos con la herramienta Orcad. Cumplir con los requerimientos importantes del diseño como ganancia de voltaje Av. Zo, Zi, y la excursión máxima de la señal de salida. Ampliar en el conocimiento del uso de la herramienta ORCAD PSPICE para la
4. COMPONENTES NECESARIOS Resistencias (calculadas en el diseño). Capacitores (implementados en el diseño). Transistor JFET k161. 5. ECUACIONES BASICAS
7.
PARÁMETROS DEL TRANSISTOR
Estos parámetros fueron obtenidos a partir de la caracterización del transistor, y son los siguientes:
8.
DESARROLLO DEL DISEÑO
Tabla 1. Ecuaciones para el diseño
VOFF = 0 VAMPL = 100mV FREQ = 10Khz V2 AC = 1
C1 0.1u
RD 8.08k
C2 100u
J1
V
VDD
J105
⁄
20Vdc RL 10.04k R1 100.6k
RS2 74.6
RS1 118.4
C3 100u
0
Figura 1. Configuración fuente común (sc)
9. 6.
PARAMETROS DEL DISEÑO
El diseño debe cumplir con los siguientes parámetros: IAVI = 15 Rin = 100kΩ RL = 10kΩ VDD = 20v Los resultados del diseño no deben superar un margen de error de ± 5%.
PROCEDIMIENTO DE LABORATORIO
9.1. Análisis en DC Monte el circuito fuente común de la Fig. 2a, 2b en el Proto-board según sea el caso de su diseño, y con los parámetros del transistor obtenidos en la práctica anterior. Suprima todos los capacitores del circuito y desconecte el generador de señales. Ubique el Multímetro digital en la resistencia RD y mida la caída de tensión sobre la resistencia. Con la ley de ohm calcule la corriente ID del circuito.
De igual manera ubique el Multímetro en los puntos (D, S) de circuito y mida el voltaje VDS de polarización.
9.1.2.
Márgenes de error
Tabla 3. Margen error para el Análisis en DC V. teórico Vs V. teórico Vs variable V. simulado V. experimentado (%) (%)
Vp IDss IDQ VDSQ VGSQ
0 0 1.01 2.9 1.74
0 0 1.86 2.8 0
RD 8.08k
J1
Figura 2. Configuración para análisis en DC
I
VDD
J105
20Vdc R1 RS
100.6k
193
variable
Tabla 2. Análisis en DC V. V. V. teórico simulado experimentado
Vp IDss IDQ VDSQ VGSQ
-0.769v 2.37mA 1.185mA 10v -0.23
9.1.1.
-0.769v 2.37mA 1.173mA 10.29v -0.226
-0.769v 2.37mA 1.163mA 10.28v -0.23
V1 30Vdc
0
Figura 3. Configuración para orcad, recta DC
Expresiones matemáticas
Figura 4. Recta DC, obtenida en Orcad
9.2. ANÁLISIS EN AC Fundamentándose en el modelo de pequeña señal del transistor JFET, y los procedimientos vistos en la práctica anterior
para obtener cada uno de los parámetros de la Tabla Nº 4, utilice el osciloscopio en el modo X-Y para encontrar el valor de ganancia de voltaje como muestra la Fig. 1.
EVAL = 100mV
Encuentre los valores de Máxima excursión de la señal con el osciloscopio.
C2 100u
C1 0.1u
Utilizando el puente de WHEASTONE encuentre el valor de Ri del circuito. Para calcular Ro utilice el método de la practica N°3.
RD 8.08k
PARAMETERS:
J1
VDD 20Vdc
I
J105 VOFF = 0 VAMPL = {EVAL} FREQ = 10k AC = 1
RL 10.04k Vin
R1 100.6k
RS2 74.6
0
Figura 5. Configuración para Orcad, recta AC
9.2.1.
Datos obtenidos en esta parte de la práctica 4.0mA
variable
Ri Ro Av
Tabla 4. Análisis en AV V. V. V. teórico simulado experimentado
100kΩ 8.2kΩ -15
100.6kΩ 8.08kΩ -14.55
101 kΩ 8214Ω -14.5
4.9
5.05
5.04
3.0mA
2.0mA
1.0mA
9.2.1.1. Expresiones matemáticas 0A 0V
6V
8V
10V
12V
14V
16V
CONCLUSIONES
9.2.1.2. Márgenes De Error Tabla 5. Margen error para el Análisis en AC V. teórico Vs V. teórico Vs variable V. simulado V. experimentado (%) (%)
Ri Ro Av
4V
Figura 6. Recta AC, obtenida en Orcad
2V
0.6 1.46 3
1 0.17 3.33
3.1
2.86
Se lograron comprobar y alcanzar los requerimientos de ganancia, impedancias de entrada y salida, del diseño del amplificador Jfet de fuente común. Luego del desarrollo del diseño y de la posterior comparación entre la información obtenida, se pudo sintetizar que para lograr un margen de error mínimo entre los datos, teóricos, simulados y los experimentales; se hace necesario tener una excelente caracterización del transistor, ya que es la base fundamental del diseño en sí. Para la realización del diseño se hace necesario la conceptualización clara, del comportamiento y de las características del amplificador jfet.
El diseño de este amplificador y sus parámetros, fueron desarrollados en una sola etapa, esto debido a la estabilidad del mismo transistor, ya que la ganancia era de tan solo -15 y esta se encuentra dentro del rango de permanencia del dispositivo. Una vez más la herramienta Orcad nos permitió comparar y evidenciar parte de la realidad de nuestro diseño, una vez que este ya sea calculado, y de esta manera lograr reducir los errores que superen el requerimiento (5%). El uso de los valores de las resistencias también se encuentran dentro del margen de error máximo del diseño (5%), ayudando esto a que el diseño en lo experimental no esté muy lejos de lo teórico.
BIBLIOGRAFÍA NEAMEN, Donald A. Análisis y Diseño de Circuitos Electrónicos, Tomo I. México D.F. Mc Graw-Hill, 1999. GULLO, J. Diseño Electrónico: Circuitos y Sistemas. Argentina. Editorial Addison - Wesley Iberoamérica, S.A, 1992. BOYLESTAD, Robert L. Electrónica: Teoría de Circuitos. México D.F. Editorial Prentice Hall Hispanoamericana, S.A. 1997. MALVINO, Albert Paul. Principios de Electrónica. Sexta Edición. España. Editorial McGraw-Hill/Interamericana de España S.A., 2000.
6
