Dasar Elektronika
BAB VIII JFET
Setelah mempelajari bab ini, Anda diharapkan dapat:
Menjelaskan konstruksi dasar sebuah JFET dan menggambar diagram yang menunjukkan susunan pembiasan bersama.
Mengidentifikasi dan menjelaskan daerah signifikan dari kurva Drain JFET dan kurva transkonduktansi. transkonduktansi.
Menghitung tegangan pinchoff proprosional dan menentukan daerah tempat JFET beroperasi.
Menentukan transkonduktansi dan menggunakannya untuk menghitung penguatan pada penguat FET.
Menjelaskan beberapa aplikasi JFET termasuk saklar, hambatan variable dan pemotong.
Transistor bipolar dibentuk berdasarkan dua tipe muatan; elektron bebas dan hole (lubang). Inilah yang disebut dengan bipolar ; bi berarti dua. Bab ini membahas jenis lain dari transistor yang dinamakan dengan transistor efek medan (FET: Field Efect Transistor). Piranti ini bersifat unipolar karena beroperasi hanya berdasar pada sebuah tipe muatan, baik elektron bebas maupun hole (lubang).
Untuk kebanyakan aplikasi linier, transistor bipolar adalah piranti yang banyak digunakan. Tetapi terdapat beberapa aplikasi linier yang lebih baik menggunakan FET karena impedansi input yang tinggi dan sifat lainnya. FET adalah piranti yang banyak digunakan untuk aplikasi saklar, karena tidak adanya pembawa minor dalam FET. Akibatnya FET dapat mati (off) lebih cepat karena tidak ada muatan tersimpan yang harus dipindahkan pada daerah sambungan.
8.1. Ide Dasar Ada dua jenis transistor unipolar : -
JFET (Junction Field Effect Transistor)
-
MOSFET (Metal Oxide Semiconductor FET)
1 JFET
Dasar Elektronika
Pada bagian ini akan dibahas tentang JFET. Gambar (8.1a) menunjukkan sebuah semikonduktor kanal n sedang gambar (8.1a) menunjukkan sebuah semikonduktor kanal p.
Ujung bagian bawah disebut source (sumber) dan ujung bagian atas disebut penguras drain (saluran/penguras). Tegangan catu daya V DD memaksa elektro bebas untuk mengalir dari source ke drain. Untuk menghasilkan JFET, pabrik meletakkan dua semikonduktor tipe p ke dalam semikonduktor tipe n, seperti pada gambar 8.1b. Daerah tipe p ini berkaitan secara internal untuk memperoleh gate (gerbang) lead eksternal tunggal.
Gambar 8.1a. Bagian JFET kanal n b) JFET Gate Tunggal
8.1.1. Efek Bidang Pada gambar 8.2 menunjukkan tegangan bias normal untuk JFET. Tegagan catu daya drain adalah positif dan tegangan catu daya gate adalah negatif. Istilah efek bidang berkaitan dengan lapisan deplesi di seluruh tiap daerah tipe p. Kombinasi ulang elektron bebas dan hole menciptakan lapisan depleksi seperti ditunjukkan oleh bidang yang diarsir.
Gambar 8.2. Pembiasan JFET normal 2 JFET
Dasar Elektronika
8.1.2. Bias Pembalik Gate Pada gambar (8.1a), gate tipe p dan sumber tipe n berasal dari dioda souce-gate. Pada JFET, dioda source-gate selalu dibias balik. Karena bias balik arus gate IG kira-kira nol, dengan kata lain bahwa JFET memiliki resistensi input yang hampir tak terbatas. Inilah sebabnya JFET yang terbaik dalam aplikasi yang memerlukan impedansi input tinggi. Salah satu aplikasi penting JFET adalah pengikut source sebuah rangkaian yang serupa dengan pengikut emitter, kecuali impedansi inputnya yang besarnya dalam ratusan megaohm untuk frekuensi rendah.
8.1.3. Penguatan Tegangan Mengendalikan Arus Drain Pada gambar 8.2, elektron mengalir dari source ke drain harus melalui saluran sempit diantara lapisan depleksi. Ketika tegangan gate menjadi lebih negative, lapisan depleksi meluas dan saluran yang menjadi sempit. Semakin negative tegangan gate, semakin kecil arus antara source dan drain.
JFET adalah piranti yang dikendalikan oleh tegangan karena tegangan input mengendalikan arus output. Dalam suatu JFET, tegangan gate ke source V CS menentukan besarnya aliran arus antara source dan drain. Ketiga V GS menjadi nol, aliran arus drain I D maksimum menuju JFET. Disisi lain lain, jika V GS menjadi cukup negatif, karena sentuhan lapisan depleksi arus drain I D akan berkurang.
8.1.4. Simbol JFET pada gambar (8.1a) adalah adalah JFET kanal n karena saluran/kanal antara source dan drain adalah semikonduktor tipe n. JFET pada gambar (8.1b) adalah adalah JFET kanal p karena saluran/kanal antara source dan drain adalah semikonduktor tipe p. Gambar 8.3 menunjukkan symbol skematik untuk sebuah
Gambar 8.3. Simbol JFET 3 JFET
Dasar Elektronika
Contoh: JFET tipe MPF102 mempunyai arus gate 2 nA. Ketika tegangan gate balik adalah 15 V. berapakah tahanan input dari JFET?
Jawab:
Rin =
V GG I G
=
15V 2 nA
= 7500 M Ω
8.2. Kurva Drain Gambar 8.4a menunjukkan sebuah JFET dengan tegangan bias normal. Dalam rangkaian ini, tegangan gate-source V GS sama dengan tegangan catu gate V GG, dan tegangan drain-source V DS sama dengan tegangan catu drain V DD.
Gambar 8.4a. Bias Normal b) Tegangan Gate Nol c) Arus Gate Drain Dihubung Singkat
8.2.1. Arus Drain Maksimum Jika kita menghubung singkatkan gate ke sumber, seperti gambar (8.4b), akan diperoleh arau drain maksimum karena V GS = 0. Gambar (8.4c) menunjukkan grafik arus drain I D terhadap sumber tegangan drain V DS untuk kondisi gate terhubung singkat.
Perhatikan bagaimana arus drain naik secara cepat dan kemudian hampir menjadi horizontal ketika V DS lebih besar dari pada V P.
Ketika VDS naik, lapisan depleksi akan mengembang. Ketika V DS = VP, lapisan depleksi hampir saling menyentuh.. Kanal penghubung yang sempit akan memutuskan atau mencegah kenaikan arus, sehingga arus konstan. Inilah sebabnya mengapa arus memiliki batas atas I DSS.
4 JFET
Dasar Elektronika
Gambar 8.4c. Arus Gate Drain Dihubung Singkat
Daerah aktif sebuah JFET adalah antara V P dan VDS(max). tegangan minimum V P disebut dengan tegangan pinchoff dan tegangan maksimum V D(max) disebut dengan tegangan breakdown. Diantara tegangan pinchoff dan breakdown, JFET bertindak seperti sebuah sumber arus yang besarnya mendekati I DSS ketika VGS = 0.
IDSS menunjukkan arus drain ke source dengan gate yang dihubung singkatkan. Ini adalah arus drain maksimum yang dapat dihasilkan sebuah JFET. Data sheet (lembar data) untuj JFET akan memberikan nilai I DSS. Hal ini merupakan salah satu kuantitas JFET yang penting, dan kita harus selalu melihatnya pertama kali, karena itu salah satu batas atas dari arus JFET.
8.2.2. Daerah Ohmic Pada gambar (8-5) tegangan pinchoff memisahkan dua daerah operasi utama JFET. Daerah yang hampir horizontal adalah daerah aktif. Bagian yang hampir vertical pada kurva drain dibawah pinchoff dinamakan daerah ohmic.
Gambar 8.5. Kurva Drain
5 JFET
Dasar Elektronika
Ketika beroperasi pada daerah ohmic, sebuah JFET akan ekuivalen dengan sebuah tahanan dengan sebuah nilai yang mendekati :
R DS =
V P I DSS
(8-1)
RDS disebut dengan tahanan ohmic JFET. Pada gambar (8-5), V P = 4 V dan IDSS = 10 mA. Oleh sebab itu, tahanan ohmicnya adalah:
R DS =
V P I DSS
=
4V 10 mA
= 400 Ω
Jika JFET beroperasi dimanapun didaerah ohmic, JFET akan memiliki tahanan ohmic sebesar 400 Ω.
8.2.3. Tegangan Cutoff Gate Gambar (8-5) menunjukkan kurva drain untuk sebuah JFET dengan I DSS sebesar 10 mA. Kurva paling atas selalu untuk V GS = 0, yaitu kondisi gate terhubung singkat. Dalam contoh ini, tegangan pinchoff adalah 4 V dan tegangan breakdown adalah 30 V. Kurva berikutnya adalah untuk V GS = -1 V dan berikutnya untuk V GS = -2 V dan seterusnya. Semakin negatif tegangan gate-source, maka semakin kecil arus drain.
Kurva bagian dasar adalah kurva yang penting. Perhatikan bahwa V GS = -4 V akan mengurangi arus drain sampai pendekatan nol. Tegangan ini dinamakan dengan tegangan cut-off gate-source dan dilambangkan dengan V GS(off) pada data sheet.. Pada tegangan cut-off lapisan depleksi akan tercapai. Sebagai akibatnya, kanal penghubung akan hilang. Inlah sebabnya mengapa arus drain mendekati nol.
Pada gambar (8-5), perhatikan bahwa : VGS(off) = -4 V dan VP = 4 V
Hal ini bukanlah kebetulan. Kedua tegangan akan memiliki besar yang sama karena kedua nilai tersebut adalah nilai ketika lapisan depleksi tercapai atau hampir tercapai. Dalam bentuk rumus : VGS(off) = -VP
(8-2)
6 JFET
Dasar Elektronika
Contoh:
JFET tipe MPF4857 V P = 6 V dan IDSS = 100 mA. Berapakah hambatan ohmic, tegangan cut-off gate-source?
Jawab:
Hambatan ohmic adalah: R DS =
V P I DSS
=
6V 10 mA
= 600 Ω
Karena tegangan pinchoff adalah 6 V, maka tegangan cutoff gate-source adalah: VGS(off) = -6 V
8.3. Kurva Transkonduktansi Kurva transkonduktansi sebuah JFET adalah sebuah grafik I D terhadap VGS. Dengan membaca nilai I D dan VGS dari tiap kurva drain pada gambar (8-5), kita dapat menggambarkan kurva pada gabar (8-6a). Perhatikan bahwa kurva tersebut tidak linier karena arus meningkat lebih cepat saat V GS mencapai nol.
(a)
(b) Gambar 8-6. Kurva Transkunduktansi
Beberapa JFET memiliki kurva transkonduktansi seperti gambar (8-6b). Titik akhir kurva adalah VGS(off) dan IDSS. Persamaan untuk grafik ini adalah: 2
V GS I D = I DSS 1 − V GS ( off )
(8-3)
Karena adanya kuadrat pada persamaan tersebut, maka JFET sering dinamakan peranti hukum-kuadrat. Pengkuadratan tersebut menghasilkan kurva nonlinier pada gambar(8-6b).
7 JFET
Dasar Elektronika
Contoh:
Lembar data 2N5951 mencantumkan nilai-nilai : I DSS = 10 mA dan V GS(off) = -3,5 V. Hitunglah arus drain untuk V GS = -1 V, VGS = -2 V, VGS = -3 V.
Gambar (8-6c) menunjukkan sebuah kurva transkonduktansi yang ternormalisasi. Ternormalisasi berarti bahwa kita menggambarkan rasio seperti
I D I DSS
dan
V GS V GS ( off )
.
(c) Gambar 8-6. Kurva Transkunduktansi
Pada gambar (8-6c), titik setengah cut-off : V GS V GS ( off )
=
1 2
Menghasilkan arus ternormalisasi sebesar : I D I DSS
=
1 4
Dengan kata-kata : ketika tegangan gate adalah setengah dari tegangan cut-off, maka arus drain adalah seperempat dari nilai maksimum.
Contoh:
Sebuah JFET 2N5668 memiliki V GS(off) = -4 V dan IDSS = 5 mA. Berapakah tegangan gate dan arus drain pada titik cuf-off setengah?
Contoh:
Sebuah JFET 2N5459 memiliki V GS(off) = -8 V dan I DSS = 16 mA. Berapakah arus drain pada titik cuf-off setengah?
8 JFET
Dasar Elektronika
8.4. Pembiasan Dalam Daerah Ohmic JFET dapat dibiaskan pada daerah ohmic ataupun pada daerah aktif. Ketika dibiaskan pada daerah ohmic, JFET akan ekuivalen dengan tahanan. Ketika dibiaskan pada daerah aktif, JFET ekuivalen dengan sebuah sumber arus. Dalam bagian ini, akan dibahas bias gate, metode yang digunakan untuk memberi bias JFET pada daerah ohmic.
8.4.1. Bias Gate Gambar (8-7a) menunjukkan bias gate. Tegangan gate negatif (-V GG) diberikan ke gate melalui tahanan pembias R G. Tegangan gate mengatur arus drain sehingga lebih kecil dari pada I DSS. Ketika arus drain melalui R D, akan mengatur tegangan drain sebesar : VD = VDD – IDRD
(8-4)
Gambar (8-7. a) Bias Gate b) Titik Q Tak Stabil Didaerah Aktif
Bias gate adalah cara terburuk untuk membias JFET pada daerah aktif sebab titik Q menjadi sangat tidak stabil.
Contoh: Sebuah JFET 2N5459 mempunyai kisaran maksimum dan minimum sebagai berikut : -
IDSS bervariasi dari 4 mA s/d 16 mA
- VGS(off) bervariasi dari -2 V
s/d -8 V -
Bila VGS = -1 V maka arus drain untuk Q 1 adalah :
-
−1V V GS = 1 2,3 mA = 16 mA1 − I D = I DSS 1 − V − 8 V GS ( off )
2
2
9 JFET
Dasar Elektronika
-
Arus drain untuk Q 2 adalah : 2
− 1V V GS = 1 mA = 4 mA1 − I D = I DSS 1 − V − 2 V GS ( off )
-
2
Gambar (8-7b) menunjukkan kurva transkonduktansi maksimum dan minimum. Jika sebuah bias gate sebesar -1 V digunakan pada JFET jenis ini, akan diperoleh titik Q maksimum dan minimum seperti yang ditunjukkan Q. Q 1 memiliki arus drain 12,3 mA dan Q 2 memiliki arus drain hanya 1 mA.
8.4.2. Hard Saturation Meski tidak sesuai untuk pembiasan pada daerah aktif , bias gate sangat bagus untuk pembiasan pada daerah ohmic karena kestabilan titik Q tidak menjadi masalah.
Gambar (8-7. c) Dibiaskan Di Daerah Ohmic d) JFET Ekuivalen Dengan Tahanan
Gambar (8-7c) menunjukkan bagaimana untuk memberi bias JFET pada daerah ohmic. Ujung atas pada garis beban dc memiliki arus jenuh drain sebesar:
I D ( sat ) =
V DD R D
Untuk memastikan bahwa JFET dibias pada daerah ohmic, semua yang diperlukan adalah menggunakan V GS = 0 dan : ID(sat) << IDSS
(8-5)
Persamaan ini menyatakan bahwa arus jenuh drain harus jauh lebih kecil dari pada arus drain maksimum.
Contoh:
Jika sebuah JFET memiliki I DSS = 10 mA, maka hard saturation akan muncul jika V GS = 0 dan ID(sat) = 1mA 10 JFET
Dasar Elektronika
Jawab:
Ketika sebuah JFET dibiaskan pada daerah ohmic, dapat diganti dengan sebuah tahanan R
DS
seperti ditunjukkan gambar (8-7e). Dengan rangkaian ekuivalen ini, dapat dihitung tegangan drain. Ketika RDS << RD tegangan drain akan mendekati nol.
Contoh:
Berapa Tegangan drain pada gambar dibawah:
Gambar 8.8 Contoh
8.5. Pembiasan Dalam Daerah Aktif Penguat JFET perlu memiliki titik Q pada daerah aktif. Karena penyebaran parameter JFET yang besar, bias gate tidak dapat digunakan. Oleh sebab itu perlu menggunakan metode pembiasan yang mirip dengan yang digunakan pada transistor bipolar.
8.5.1. Bias Pembagi Tegangan Gambar (8-9a) menunjukkan bias pembagi tegangan.
Gambar 8.9a. Bias Pembagi Tegangan
Pembagi tegangan menghasilkan tegangan gate yang merupakan bagian dari tegangan catu daya. Dengan mengurangi tegangan gate-source, akan diperoleh tegangan yang melalui tahanan source: 11 JFET
Dasar Elektronika
VS = VG – VGS
(8-6)
Jika VGS adalah negatif, tegangan source akan sedikit lebih besar dari pada tegangan gate. Ketika membagi tegangan source ini dengan tahanan source, akan diperoleh arus drain: I D =
V G − V GS R S
=
V G RS
(8-7)
Ketika tegangan gate besar, tegangan gate itu dapat memberikan variasi V GS dari suatu JFET terhadap lainnya. Idealnya, arus drain sama dengan tegangan gate dibagi tahanan source. Hasilnya arus drain hampir sama konstan untuk JFET apapun, seperti ditunjukkan pada gambar (8-9b).
Gambar 8.9b. Arus Drain Konstan
Gambar (8-9c) menunjukkan garis beban dc. Untuk sebuah penguat, titik Q harus berada pada daerah aktif. Hal ini berarti bahwa V DS harus lebih besar dari[ada ID.RDS (daerah ohmic) dan lebih kecil dari V DD(cutoff) . Ketika tegangan catu daya yang besar tersedia, bias pembagi tegangan dapat mengatur titik Q yang stabil.
Gambar 8.9c. Garis Beban dc
12 JFET
Dasar Elektronika
Contoh:
Gambarkan garis beban dc dan titik Q pada gambar (8-10a). V DD
30V
RD R1
2MΩ Q1
R2
1MΩ
1kΩ
2N5484
RS 2kΩ
Gambar 8.10a. Contoh Bias Pembagi Tegangan
8.5.2. Bias Surce Dua Catu Daya Gambar (8-11) Menunjukkan bias source dua catu daya. Arus drain diberikan oleh:
I D =
V SS − V GS RS
≈
V SS RS
(8-8)
Gambar 8.11 Bias Source Dua Catu Daya
Idenya adalah untuk mengasilkan variasi V GS dengan membuat VSS >> VGS. Idealnya arus drain sama dengan tegangan catu daya source dibagi dengan tahanan source. Dalam kasus ini, arus drain hampir konstan dalam pergantian JFET dan perubahan suhu. Contoh:
Berapa arus drain dan tegangan antara drain dan ground pada gambar (8-12),.
13 JFET
Dasar Elektronika
Gambar 8.12. Contoh Bias Source Dua Catu Daya
8.5.3. Bias Arus Source Ketika tegangan catu daya drain tidak besar, maka tegangan gate tidak cukup untuk menghasilkan variasi V GS. Dalam kasus ini, seorang perancang dapat menggunakan bias arus source seperti pada gambar (8-13a). Dalam rangkaian ini, transistor bipolar mendorong arus yang tetap ke JFET. Arus drain diberikan oleh:
I D =
V EE − V BE R E
(8-9)
Gambar 8.13a Bias Arus Source b) Titik Q Mempunyai Arus Yang Sama
Gambar (8-13b) mengilustrasikan bagaimana efektifnya bias arus-source. Kedua titik Q memiliki arus yang sama. Meskipun V GS berbeda untuk tiap titik Q, V GS tidak memberikan efek lebih lanjut pada nilai arus drain. Contoh:
Berapa arus drain dan tegangan drain pada gambar (8-14)
14 JFET
Dasar Elektronika
Gambar 8.14. Contoh Bias Arus source
8.5.4. Bias Sendiri Gambar (8-15a) menunjukkan bias-sendiri. Karena arus drain mengalir melalui tahanan source RS, tegangan yang muncul antara source dan ground dirumuskan dengan: VS = ID.RS
(8-10)
Jika VG adalah nol: VGS = -ID.RS
(8-11)
Gambar 8.15. a) Bias Sendiri b) Efek Dari Tahanan Source Yang Berbeda
Hal tersebut mengatakan bahwa tegangan source-gate sama dengah negatif dari tegangan yang melalui tahanan source. Pada dasarnya, rangkaian akan membuat bias sendiri dengan menggunakan tegangan yang melalui R S ke gate bias-balik.
Gambar (8-15b) menunjukkan efek dari tahanan source yang berbeda. Terdapat sebuah nilai tengah dari RS yaitu tegangan gate-source adalah setengah dari tegangan cut-off. Sebuah pendekatan untuk tahanan medium ini adalah: RS = RDS
(8-12)
Persamaan ini mengatakan bahwa tahanan source harus sama dengan tahanan 15 JFET
Dasar Elektronika
ohmic dari JFET. Ketika kondisi ini dipenuhi, V GS(off) secara kasarnya adalah setengah dari tegangan cut-off dan arus drain secara kasarnya adalah seperempat dari IDSS.
Titik Q dengan bias-sendiri tidak se-stabil dengan bias pembagi tegangan, biassource, atau bias arus-source. Oleh sebab itu, bias-sendiri digunakan hanya dengan penguat sinyal kecil. Inilah sebabnya mengapa anda dapat melihat rangkaian JFET yang berbias-sendiri berada diujung penerima komunikasi ketika sinyalnya kecil.
Analisis eksak JFET adalah membosankan dan memakan waktu lama karena adanya sifat hokum kuadrat dan parameter dengan jangkauan yang luas. Dalam kebanyakan rangkaian berbias di daerah aktif, V GS biasnya 1 V sampai 2 V. Hal ini dapat diabaikan dalam analisis awal dan troubleshooting pembiasan rangkaian.
Kecuali hal lain diindikasikan, kita akan menggunakan analisis ideal untuk menghitung titik Q pada penguat JFET. Hal ini berarti bahwa kita mengabaikan VGS ketika menganalisis rangkaian yang dibahas pada bagian ini. Biasanya, jawaban ideal yang kita peroleh akan memiliki kesalahan kurang dari 10 %. Jika anda merancang rangkaian JFET atau membutuhkan akurasi yang lebih tinggi, anda harus menggunakan sebuah simulator rangkaian seperti Electronics Workbench (EWB).
Contoh:
Rangkaian pada gambar (8-16a) berapa tahanan source medium dengan menggunakan hukum yang telah dibahas sebelumnya dan perkirakan tegangan drain dengan tahanan source tersebut.
Gambar 8.16a. Contoh Bias Sendiri
16 JFET
Dasar Elektronika
8.6. Transkonduktansi Untuk menganalisa penguat JFET, perlu didiskusikan tentang transkonduktansi, yang dilambangkan dengan g m dan didefinisikan sebagai:
gm =
id v gs
(8-13)
Hakl ini menyatakan bahwa transkonduktansi sama dengan arus drain ac dibagi dengan tegangan gate-source ac. Taranskonduktansi memberitahukan kita bagaimana efektifnya tegangan gate-source dalam mengendalikan arus drain transkonduktansi yang lebih tinggi, akan lebih mengendalikan tegangan gate yang melewati arus drain.
Contoh: Jika arus drain ac 0,2 mA pp ketika tegangan gate-source ac 0,1 Vpp, maka : gm =
id v gs
0,2 mA
=
0,1V
= 2.10 −3 mho = 2000 µ mho
Contoh: Jika arus drain ac 1 mA pp ketika tegangan gate-source ac 0,1 Vpp, maka : gm =
id v gs
=
1mA 0,1V
= 10.10 −3 mho = 10.000 µ mho
Pada contoh kedua, transkonduktansi yang lebih tinggi berarti bahwa gate lebih efektif dalam mengendalikan arus drain
8.6.1. Siemen Unit mho adalah rasio arus terhadap tegangan. Unit ekuivalen dan lebih modern untuk mho disebut siemen (S), sehingga jawaban selanjutnya dapat ditulis sebagai 2000 µS dan 10.000 µS.Pada lembar data (data sheet) kedua besaran (mho dan siemen) dapat digunakan. Data sheet juga menggunakan symbol g fs untuk menggantikan gm.
Contoh: Sebuah JFET 2N5451 mencantumkan daftar g fs sebesar 2000 µS untuk arus drain sebesar 1 mA. Ini identik dengan pernyataan bahwa 2N5451 memiliki g m sebesar 17 JFET
Dasar Elektronika
2000 µmho untuk arus drain sebesar 1 mA.
8.6.2. Kemiringan Kurva Transkonduktansi Gambar
(8-17a)
memberikan
arti
dari
gm
dalam
bentuk
kurva
transkonduktansi.Diantara titik A dan B perubahan V GS menghasilkan perubahan ID. Perubahan ID dibagi dengan perubahan V GS adalah nilai gm antara A dan B. jika kita memilih titik pasangan lain pada kurva yaitu C dan D, kita memperileh perubahan ID yang lebih besar untuk perubahan yang sama pada V GS. Oleh sebab itu gm mempunyai nilai yang lebih besar pada kurva yang lebih tinggi. Dinyatakan dengan cara lain, gm adalah kemiringan dari kurva transkonduktansi. Semakin curam kurva pada titik Q, semakin tinggi transkonduktansi.
Gambar 8.17. a) Transkonduktansi b) Rangkaian ekuivalen
Gambar (8-17b) menunjukkan rangkaian ekuivalen ac untuk sebuah JFET. Tahanan yang sangat besar RGS adalah antara gate dan source. Drain sebuah JFET bertindak seperti sumber arus dengan nilai g mvgs. Jika diberikan g m dan vgs, maka arus drain ac dapat dihitung. 8.6.3. Transkonduktansi Dan Tegangan Cut-off Gate-Source Kuantitas VGS(off) sulit untuk diukur secara akurat. Disisi lain, I DS dan gm0 mudah diukur dengan akurasi yang tinggi. Untuk itulah, V GS(off) sering dihitung dengan persamaan: V GS ( off ) =
− 2 I DSS g m0
(8-14)
Dalam persamaan ini, g m0 adalah nilai transkonduktansi ketika V GS = 0. Biasanya, pabrik
akan
menggunakan
persamaan
berikut
untuk
menghitung
nilai
VGS(off),(untuk digunakan pada data sheet ). Besarnya gm0 adalah nilai maksimum dari gm untuk JFET karena akan muncul saat V GS = 0. Ketika VGS menjadi negatif, 18 JFET
Dasar Elektronika
gm akan turun. Berikut adalah persamaan untuk menghitung g m untuk setiap nilai VGS:
V GS g m = g m0 1 − V GS ( off )
(8-15)
Perhatikan bahwa g m turun secara linier ketika V GS menjadi lebih negatif, seperti ditunjukkan pada gambar (8-17c). Perubahan nilai g m berguna dalam pengendalian penguatan otomatis, yang akan dibahas kemudian.
Gambar 8.17c. Variasi dari g m
19 JFET
