LABORATORIO 4 DE SISTEMAS DIGITALES
I.
INTRODUCCIÓN
En el presente laboratorio, se desarrolla el análisis funcional de los circuitos secuenciales desarrollados con los biestables (Latch y Flip Flops); que permiten obtener secuencias de estados binarios que al ser decodificados nos permiten obtener una sucesión de estados ascendente, descendente y/o desordenado (escalador) pero periódico, estableciendo el módulo del contador, permitiendo además establecer funciones de almacenamiento de pulsos recibidos por el sistema digital (proceso de conteo) y relacionar con la temporización de eventos del sistema digital de lógica cableada.
II.
OBJETIVOS Analizar e Implementar diversos circuitos secuenciales asíncronos y sincronos, relacionados con la generación de estados ascendentes, descendentes y/o escaladores; implementados con los Flips Flops. La visualización del funcionamiento de cada una de los circuitos de contadores son implementados utilizando dispositivos display y/o diodos leds en las salidas. Implementar circuitos básicos con IC TTL y CMOS. Adquirir destreza para el montaje y cableado de circuitos digitales en el prothoboard.y/o en circuito impreso. Que el estudiante aprenda utilizar los principios básicos para el análisis de circuitos digitales secuenciales mediante simuladores y que tenga la capacidad de realizar la detección de fallos, corregirlos y comprobar su buen funcionamiento.
III.
MATERIALES
Circuitos Integrados IC 555, TTL : 74LS76, 74LS74, 74LS00, 74LS02, 74LS04. Prothoboard y pulsador. Cables de conexión. Manuales técnicos. Resistencias de diversos valores (100Kohm, 120 Kohm) Diodos LED´s. Condensadores de diversos valores: 0.1 uF, 4.7uF, 10uF.
IV.
IMPLEMENTACIÓN 1. Implementar el contador asíncrono “UP” modulo 16 mostrado en la Figura 1. Analice su funcionamiento, desarrolle la Tabla de estados y construir el diagrama de tiempo; (Sugerencia Usar IC 74LS76)
Figura 1 Contador asíncrono “UP” módulo 16 Funcionamiento con IC 74LS76: Este contador se encuentra constituido por flip-flop JK en modo de conmutación al mantener presente en las entradas J y K un 1 lógico y conectados entre si de forma asíncrona, es decir, que la salida del flip-flop 1 está conectada de forma directa a la entrada de reloj del siguiente flip-flop 2 . Los indicadores de salida dan una señal binaria, donde el indicador Q1 es el LSB (Bit Menos Significativo), el indicador (Q4) es el MSB (Bit Más Significativo). El circulito en la entrada de reloj (CLK) de los fip-flops(IC 74LS76), nos indica que trabajan o conmutan con lógica negativa, es decir, que se activan en la transición de ALTA a BAJA (flanco posterior) del pulso de reloj y la salida del flip-flop 1 (Q1) va del nivel BAJO al ALTO dando como resultado la cuenta binaria 0001. En el pulso 2, en la transcicion del nivel ALTO a BAJO, flip-flop 1 se desactiva pasando su salida del nivel ALTO a BAJO, activando el flip-flop 2, conmutando la salida del nivel BAJO a ALTO generando la cuenta 0010, en el pulso 3 del reloj se activa flip-flop 1 generando la salida 0011, porque flip-flop 2
se encuentra en
mantenimiento teniendo su salida (Q2) activada, en el siguiente pulso se incrementa la cuenta a 0100, según se observa en el diagrama de tiempo de la figura 3. Estados
Q4
Q3
Q2
Q1
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1
10
1
0
1
0
11
1
0
1
1
12
1
1
0
0
13
1
1
0
1
14
1
1
1
0
15
1
1 1 Figura 2 Tabla de estados
1
Figura 3 Diagrama de tiempo
2. Al circuito contador asíncrono “UP” modulo 16 de la Figura 1, modificar para que pueda realizar la función de: a) Contador “UP” modulo 13 b) Contador “UP” modulo 10 c) Contador “UP” modulo 7
Usamos compuertas lógicas, para cada uno de los casos, las salidas de estos iran a las entradas del multiplexor. Para seleccionar cada caso, utilizamos un Multiplexor, la salida de este, ira a una compuerta junto con la carga del condensador, estos habilitaran el Clr, para que vuelva a contar dependiendo en que caso se encuentre. Selector de posición del multiplexor
B 0 0 1 1
A
S
0 1 0 1
0 Mod 13 Mod 10 Mod 7
SIMULACION EN PROTEUS
3. Al circuito contador asíncrono “UP” de la Figura 1, configurar para que realice la función de divisor de frecuencia entre: a) Divisor entre 15 b) Divisor entre 12 c) Divisor entre 10 El contaje de pulsos se encuentra asociado directamente a la división de la frecuencia de los mismos: los biestables de un contador «completo» (módulo n potencia entera de 2) proporcionan en sus salidas ondas digitales cuyas frecuencias son, respectivamente, la mitad (1/2), la cuarta parte (1/4), la octava parte (1/8),… (1/2i)…, de la frecuencia de los pulsos de entrada. En el caso de un contador «parcial» (módulo n, siendo n un número cualquiera), tomando como salida la de su biestable de valor más significativo, se obtiene la división por n de la frecuencia de los pulsos que recibe, es decir, produce un pulso en su salida por cada n pulsos en su entrada. En el siguiente circuito se a confi gurado la figura 1 para obtener divisores de frecuencias de 10, 12 y 15 según se seleccione en el DIP-SWITCH.
4. Implementar el circuito contador sincrono, cuyo diagrama se muestra en la Figura 2, analice su funcionamiento, desarrolle su tabla de estados y graficar el diagrama de tiempos de Qn, Q2n, Q3n y Q4n . (Considere Qn: LSB Q4n: MSB) Para su implementación utilice IC 74LS76.
Figura 2. Circuito contador sincrono. De la figura podemos encontrar las relaciones entre las salidas Q presentes y las entradas J y K de cada uno de los FF usados: J1=2 4 + 4 ⊕ 3
;
K1=Q4 + 2 ⊕ 3
J2=1 (4 + 3)
;
K2=1(Q4+Q3)
J3=Q1+ 2 ⊕ 4
;
K3=Q2+ 1 Q3
J4= 2 + 1 (3)
;
K4=3 + 2
Tabla de estados: Estados
Q4
Q3
Q2
Q1
0
0
0
0
0
15
1
1
1
1
10
1
0
1
0
5
0
1
0
1
13
1
1
0
1
4
0
1
0
0
11
1
0
1
1
6
0
1
1
0
1
0
0
0
1
12
1
1
0
0
0
0
0 0 0 Tiene 10 estados y se trata de un contador escalador
5. Implementar un circuito contador sincrono UP/DOWN modulo 10, utilizando el diseño del informe previo del presente laboratorio. Utilice Flip Flops JK.
6. Implementar el circuito de un contador sincrono, descrito por las funciones Lógicas de los Flip Flops; analice su funcionamiento, desarrolle su tabla de estados y su diagrama de tiempos. (Para su implementación. Sugerencia Utilice IC 74LS76). Considere Q4n : MSB Qn : LSB.
J4 = ̅ + 2 K4 = + 2 + 3 ̅ J3 = K3 =̅4 ̅ ) + ( ̅ )34 J2 =(3 ̅ ) + 3 K2 =( ̅ )4 J1 =(2 ̅ ) + (2 ̅ )(4 ̅ ) K1 = 2(3 Primero debemos saber cuántos estados genera el flip-flops, para ello debemos hacer su tabla lógica de estados.
Est 0 11 7 9 3 10 4 8 13 5 0
Q4 Q3 0 0 1 1 0 1 1 0 0 0 1 0 0 1 1 0 1 1 0 1 0 0
Q2 0 0 1 0 1 1 0 0 0 0 0
Q1 0 0 1 1 1 0 0 0 1 1 0
J4
K4
J3
K3
J2
K2
J1
K1
1 1 1 0 1 1 1 1 0 0
0 1 1 1 1 1 1 0 1 1
1 1 0 0 0 1 1 1 0 0
1 0 1 0 1 0 1 0 0 1
0 1 0 1 1 0 0 0 0 0
1 1 1 0 0 1 1 1 1 1
0 1 0 1 0 0 0 1 1 0
1 0 0 0 1 1 1 0 0 1
10 Estados: 0,11,7,9,3,10,4,8,13,5,0…. ESTADOS GENERADOS DE LOS F-F JK: Simulacion Proteus Primer estado: 0
Segundo Estado: 11
Tercer Estado: 7
Cuarto Estado: 9
Quinto Estado:3
Sexto Estado: 10
Septimo Estado: 4
Octavo Estado: 8
Noveno Estado: 13
Decimo Estado: 5
V.
OBSERVACIONES Y CONCLUSIONES 1.
Las tablas de verdad han sido utilizadas como herramientas para obtener conclusiones respecto al funcionamiento u operación de los circuitos realizados .
2. Los sistemas digitales en la actualidad son muy empleados y para aplicaciones específicas es necesario realizar el diseño de estos circuitos, el procedimiento de diseño de los circuitos contadores son muy parecidos y empleando la misma lógica se puede extender a contadores de cualquier c antidad de bits. 3. Debemos de tener mucho cuidado al momento de la implementación en el protoboard.
VI.
BIBLIOGRAFÍA 1. Alan Marcovitz B. Diseño Digital. 2ª edicion Editorial Mc Graw Hill. 2. Enrique Mandado. Sistemas Electrónicos Digitales. 7ª Edición. Biblioteca UDB. 3. Morris Mano. Diseño Digital. 1ª Edición. Editorial Prentice Hal l. Biblioteca UDB. 4. John F. Wakerly. Diseño Digital, principios y prácticas. Editorial Prentice Hall. 5. Louis Nashelsky. Fundamentos de tecnología digital. 1ª Edición. Noriega Editores,Limusa. 6. Ronald J. Tocci. Sistemas digitales, principios y aplicaciones. Biblioteca UDB.
