Informe PED a-E-2 034

SEGUNDA ACTIVIDAD EVALUABLE 1: Asignatura:

2:

FUNDAMENTOS de SISTEMAS DIGITALES Diseño, Implementación y Simulación de un Circuito en Lógica Secuencial

Título de la Actividad :

3: Datos

personales:

- Nombre y Apellidos: Jesús Mellado Ibáñez - DNI: DNI: 34866034N - Centro asociado: UNED asociado: UNED ALMERIA 4:

Código de la actividad que le ha correspondido realizar : A-E-2-034

5: Enunciado.

Enunciado A-E-2-034 Esta actividad consiste en el diseño e implementación en el un circuito secuencial que consta de tres bloque funcionales que realizan funciones claramente diferentes. El primer bloque consiste en construir un reloj con el circuito de tiempo 555 funcionando como astable. El segundo bloque consiste en obtener, a partir de este reloj, una onda cuadrada de mayor periodo y, por ultimo, el tercer bloque consiste en construir un autómata finito controlado por el tren de pulsos anterior y que actúe de una forma u otra en función de si este pulso está en alta o en baja. Por tanto, el esquema a nivel de diagrama de bloques del circuito a diseñar y simular es el de la siguiente figura:

Reloj 555

Reloj

t1 t 2

Generador de la señal de control, x

x

Circuito secuencial de 2 bits

Q1

Q0

T

Reloj X

tm = 4T

tm = 4T

Diseñe el sistema lógico secuencial de la figura para que el circuito secuencial de 2 bits realice las siguientes funciones: - Si x=1 no cambia de estado. Es decir, permanece en el mismo estado con independencia del estado en el que se encuentre. - Si x=0 y está en el estado 01 ó en el estado 00 pasa al estado 10 y si está en el estado 10 ó en el estado 11 pasa al estado 00.

Apellidos, nombre: Mellado Ibáñez, Jesús

1/10

Fundamentos de Sistemas Digitales

BLOQUE 1: Circuito de Tiempo 555 como astable. Los componentes externos que conforman la red de temporización determinando la frecuencia de oscilación son dos resistencias (R1, R2) y condensador (C2). Las expresiones de los tiempos (de alta, t 1, de baja, t 2, y periodo, T ) del tren de pulsos generado a la salida del circuito 555 funcionando como astable son: t 1=0,69 (R 1 + R 2 ) C2 t 2= 0,69 R 2 C2 T= t 1+ t 2 = 0,69 (R 1 + 2R 2 ) C2 El ciclo de uso es: !!

!

!! !

!! ! !!

!! ! !!

!

! ! ! !! !

Si se quiere que la onda sea cuadrada, es decir, una onda en la que t 1=t 2, el ciclo de uso deberá ser: !!

!

! !

!

Es decir, el tiempo en alta debe ser la mitad del periodo. Para que el proceso de carga y descarga del condensador en este circuito realizara dicha operación, sería conveniente que C2 se cargará a través de R 1 y se descargara a través de R B ya que entonces bastaría con hacer R 1 = R 2. Para llevar a cabo esta operación añadimos un diodo (D1) en paralelo con la resistencia R 2. El funcionamiento de este diodo es asimétrico, tiene la propiedad que en polarización directa (tensión del ánodo mayor que el cátodo) conduce y presenta una resistencia muy baja. En cambio si se polariza a la inversa (ánodo menor que cátodo), presenta una resistencia muy alta y no conduce. Cuando el condensador esta descargado y empieza a cargarse hacia Vcc, D1 esta polarizado de forma directa, la corriente pasa casi toda por la resistencia mas pequeña (D1). Sin embargo si el diodo esta polarizado a la inversa, cuando el condensador esta cargado y empieza a descargarse, ocurre lo contrario, la casi toda la corriente pasa por R2 El tiempo t1 viene definido por la carga del condensador a través de R1 en serie con R2 pero, durante ese tiempo, el diodo está polarizado en directa por lo que se obtiene: t1=0,69 (R1 + R2) C2 ! 0,69 (RA + D1) C2 Además como RA es bastante mayor que D1, se puede despreciar D1 frente a RA y resulta: t1 ! 0,69 RA C2 El tiempo t2 viene definido por la descarga del condensador a través de R2, pero al estar el C2 cargado, el diodo está polarizado en inversa y presenta muy alta impedancia (se puede aproximar por un circuito abierto, el diodo no conduce) resultando:

Apellidos, nombre: Mellado Ibáñez Jesús

2/10


t2! 0,69 R2 C2 Ahora, el periodo de la señal y el ciclo de uso son: T= t 1+ t 2 = 0,69 (R 1 + R 2 ) C2

!!

!

!

!! !!!!!

!

!! !!!!!

De forma que, si se hace R1 = R2 se obtiene una onda cuadrada ya que ahora el ciclo de uso tomará el valor de 1/2.

El diseño del circuito es el siguiente:

El cronograma de simulación de este circuito es el siguiente:

Los tiempos para t1 y t2 en este circuito son:

t1!0,69 10k"

10nF! 69 µSeg.




3/10


t2!0,69 10k"

10nF! 69 µSeg.



Con lo cual usando estos valores podemos decir que tenemos casi un ciclo de trabajo del 50%.

Bloque 2: Generador de la señal de control. Para la realización de este generador de control, utilizamos un contador modelo SN74393, este dispositivo puede ser desde un divisor por 2 hasta 16, pero nosotros solo necesitamos un divisor por 8. El circuito diseñado es el siguiente:

Como se pude apreciar la salida esta conectada a la salida QC, esta es la que nos va a dar un pulso de alta o de baja, cada 8 pulsos de entrada, la primera salida QA contaría hasta 2 pulsos antes de dar uno de alta o de baja y la segunda QB contaría hasta 4 pulsos, siendo la QD 16 pulsos. El cronograma viendo el funcionamiento es el siguiente:

Bloque 3: Circuito secuencial de 2 bits.


4/10


En primer lugar vamos a ver cuantos Flip-Flop necesitamos para este circuito de 2 bits. Como nos indica la guía que usemos Flip-flop del tipo D para un circuito de 2 bits 22 = 4 necesitaremos dos flip-flops, con lo cual tendremos cuatro estados. Según el enunciado el autómata que nos sale es el siguiente:

Decidimos que los estados son los siguientes: q0=00 q1=01 q2=10 q3=11

Nos damos cuenta de que los dos estados q1 (01) y q3 (11) están aislados y no tienen ninguna transición de llegada, con lo que deducimos que el autómata solo cambiará entre dos estados q0 (00) y q2 (10) cuando X=0. Los biestables a usar son del tipo D. Pasamos a realizar la tabla de verdad del circuito:

Control

Estado Actual

Estado futuro

X

Q1

Q0

Q1

Q0

Q1=D1

Q0=D0

0

0

0

1

0

1

0

1

0

0

0

0

0

0

0

0

1

1

0

1

0

1

0

1

0

1

0

1

0

1

0

0

0

0

0

1

1

0

1

0

1

0


Salida

5/10


0

1

1

0

0

0

0

1

1

1

1

1

1

1

Realizamos a las dos salidas D1 y D0 tablas de Karnaugh para encontrar la función mas simplificada para cada una de las funciones de salida. D1

D0 Q1/Q0

x

00

01

11

10

0

1

1

0

0

1

0

0

1

1

Q1/Q0 x

00

01

11

10

0

0

0

0

0

1

0

1

1

0

La funciones se quedan ya reducidas son: D1= ! ! !! ! ! ! !!

•

!

!

! !!

D0= ! ! !"

•

El circuito diseñado para este bloque es el siguiente:

Con los biestables configurados para que comiencen por cero, los relojes están configurados para que cada cuatro ciclos de reloj (4 de bajada, 4 de subida), cambie un ciclo del reloj en X, como tendría que estar si lo conectáramos a los otros bloques. Los preset y clear de cada flip-flop están configurados con dos HI, como se activan en baja así están desactivados, además no podemos dejarlos al aire, sino darían error. El cronograma es el siguiente:


6/10


Observamos como hemos comentando anteriormente que empezamos en el estado Q1=0 Q0=0 (q0) y de ahí vamos cambiando al estado Q1=1 Q0=0 (q2) mientras la X=0, sin embargo cuando la X=1 el cambio de reloj se queda en el estado Q1=0 Q0=0 (q0), hasta que vuelve a cambiar la X a 0 que sigue marcando el mismo patrón anterior. Como comentamos anteriormente los estados Q1=0 Q0=1 (q1) y el Q1=1 Q0=1 (q3) no son alcanzados en el circuito. Para poder comprobar que todo el diseño esta bien, ponemos los flipflops a 1, partiendo del estado q3 (Q1=1 Q0=1), para ver si de ahí pasa al estado q0 (Q1=0 Q0=0) cuando x tiene el valor 0 y de este al q2 (Q1=1 Q0=0), también cuando la x vale 0, marcando ya siempre este patrón. El cronograma con lo descrito anteriormente es el siguiente:

Efectivamente podemos comprobar como empezando los flipflops en el estado q3, realiza bien los cambios a los distintos estados, esto quiere decir que nuestro diseño responde a lo descrito en el enunciado de la práctica. Apellidos, nombre: Mellado Ibáñez Jesús

7/10


También podríamos comenzar en el estado q1 (Q1=0 Q0=1), manipulando a través de los preset y los clear de cada uno de los biestables, solo partiríamos de ese estado y se mantendría luego entre los estados q0 y q2 como hemos visto anteriormente.

Bloque 4: Circuito completo. A continuación mostramos el circuito completo con los tres bloques conectados y su cronograma


8/10


La siguiente tabla describe los cambios entre estados de Q1 y Q0 desde 0s hasta 1.7us.

Periodo

X

Q1

Q0

Función del Biestable

Entre 0 y 0.2us

0

0

0

X=0, pasa al siguiente estado (S2-10)

Entre 0.2 y 0.4us

0

1

0


Entre 0.4 y 0.6

0

0

0


Entre 0.4 y 0.9

1

0

0

X=1, se queda en el mismo estado

Entre 0.9 y 1.7

1

0

0

X=0, se cambia al estado (S2-10)

Al principio comenzamos desde el estado S0-00, durante el periodo que la X es igual a cero solo se cambia entre los estados S2-10 y S00-00, quedándose en este último durante el periodo que la X es igual a uno.

Los componentes utilizados son: •

•

•

Para el primer bloque: Un reloj 555D, 3 resistencias dos de 10 k" y una de 100k", 2 condensadores de 1nF y 10nF, un diodo (D1N4148), una alimentación de 5V(que para este tipo de reloj puede oscilar entre los 5 y 15V) y 3 tomas de tierra. Para el segundo bloque: utilizamos el contador SN74393, una señal en baja para iniciar el contador y un reloj. Para el tercer bloque: 2 biestables D (7474), una puerta lógica XOR (7480), dos NOT (7404) y OR (7432), una señal en alta y relojes ajustados a diferentes pulsos.

Dificultades encontradas: La mayor dificultad reside en el uso del programa de simulación Pspice, ya que no se explica bien la configuración de dicho programa dentro de la asignatura. Para poder simular bien los tiempos de reloj y configuraciones de los preset y los clear en los biestables he tenido que recurrir a internet y a las pruebas de ensayo y error, llevándose mucho tiempo en la realización de la práctica

*********


9/10


6:Realización del diseño y explicación de los pasos seguidos para la realización del diseño de los distintos bloques funcionales. 7:

Esquemas capturados del simulador, primero presente los esquemas de cada uno de los bloques funcionales por separado y después presente el del circuito completo.

8:

Descripción de los parámetros de los componentes utilizados.

9:

Cronograma de todas las señales (entrada, control y salida).

10:

Explicación del funcionamiento y verificación de que el circuito funciona de acuerdo con las especificaciones del diseño.

11:

Explicación de los problemas/dificultades encontrados y explicación de la forma y el medio por el que se han resuelto.


10/10

Informe PED a-E-2 034

Recommend Documents