UNIVERSIDAD CATÓLICA DE SANTA MARÍA
PROGRAMA PROFESIONAL DE INGENIERÍA DE SISTEMAS GUÍA DE LABORATORIO N° 03
CÓDIGO: 7106316 ASIGNATURA: ARQUITECTURA ARQUITECTURA DEL COMPUTADOR
1/9
PRIMERA FASE: LÓGICA DIGITAL COMBINACIONAL
TÍTULO: CODIFICADORES Y DECODIFICADORES DECODIFICADORES
Docente(s): Ing. Mario Urrutia Espinoza Ing. Diana Valdivieso Herrera Fecha: 2014.09.15.
1. OBJETIVOS:
Conocer y comprender el funcionamiento de los decodificadores Conocer y comprender el funcionamiento de los codificadores
2. MARCO TEÓRICO: 2.1 Decodificador binario Un decodificador es un circuito lógico cuya función es indicar la presencia de cierto código en sus líneas de entrada con un nivel predeterminado a la salida. El procedimiento consiste en interpretar el código de n n líneas de entrada con el fin de activar un máximo de 2 líneas a la salida. Si el código de entrada tiene n combinaciones no usadas o de no importa, la salida tendrá menos de 2 salidas. La característica predominante en los decodificadores es un mayor número de salidas con respecto al número de entradas.
Figura 1: Diagrama de bloques de un decodificador binario
Decodificador de 3 a 8 líneas (3 bits) El decodificador de 3 a 8 líneas activa una sola de las 8 líneas de salida de acuerdo con el código binario presente en las 3 líneas de entrada. Las salidas son mutuamente exclusivas ya que solamente una de las salidas es igual a 1 en cualquier momento. Las entradas del decodificador son x, y, z y las salidas van de y 0 a y 7 (activas bajas). La tabla de verdad se muestra a continuación Entradas
Salidas
X
Y
Z
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0
0
0
1
0
0
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
1
0
0
0
1
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
1
0
0
0
0
0
1
0
0
1
1
0
0
0
0
0
0
0
1
0
1
1
1
0
0
0
0
0
0
0
1
Tabla 1: Tabla de verdad para el Decodificador de 3 a 8 líneas.
Decodificador BCD a 7 segmentos El decodificador de BCD a siete segmentos es un circuito combinacional que permite un código BCD en sus entradas y en sus salidas activa un display de 7 segmentos para indicar un dígito decimal.
Figura 2: Diagrama de bloques de un decodificador BCD a siete segmentos
Suponiendo que el visualizador es un display de cátodo común, se obtiene una tabla cuyas entradas en código BCD corresponden a A, B, C y D y unas salidas correspondientes a los leds que se encenderían en cada caso para indicar el dígito decimal. La tabla 1 muestra el caso de ejemplo. Entradas
Salidas
Valor decimal
A B C D a b c d e f
g
0
0
0
0
0
1
1
1
1
1
1
0
1
0
0
0
1
0
1
1
0
0
0
0
2
0
0
1
0
1
1
0
1
1
0
1
3
0
0
1
1
1
1
1
1
0
0
1
4
0
1
0
0
0
1
1
0
0
1
1
5
0
1
0
1
1
0
1
1
0
1
1
6
0
1
1
0
1
0
1
1
1
1
1
7
0
1
1
1
1
1
1
0
0
0
0
8
1
0
0
0
1
1
1
1
1
1
1
9
1
0
0
1
1
1
1
0
0
1
1
10
1
0
1
0
X
X
X
X
X
X
X
...
..
..
..
..
X
X
X
X
X
X
X
15
1
1
1
1
X
X
X
X
X
X
X
Tabla 2: Tabla de verdad del decodificador BCD a siete segmentos.
Los valores binarios 1010 a 1111 en BCD nunca se presentan, entonces las salidas se tratan como condiciones de no importa.
2.2 Codificador binario n
El codificador binario tiene 2 entradas y n salidas. Sólo, una sola de las entradas puede estar activada. La salida suministra el valor binario correspondiente a la entrada activada.
2
Codificador de 8 a 3.
El codificador 8 a 3 tiene 8 entradas (I0 a I7 ), una para cada uno de los ocho dígitos y 3 salidas que conforman el número binario equivalente (A0 a A2 ). A continuación su diagrama y tabla de verdad:
Figura 3: Codificador de 8 a 3
Entradas
Salidas
I 0 I 1 I 2 I 3 I 4 I 5 I 6 I 7 A2 A1 A0 1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
1
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
0
0
0
0
1
0
1
1
0
0
0
0
0
0
0
0
1
1
1
1
Tabla 3: Tabla de verdad de codificador de 8 a 3.
Codificador Decimal - BCD El codificador decimal a BCD posee diez entradas, correspondientes cada una a un dígito decimal y cuatro salidas en código BCD. La figura muestra la disposición de entradas y salidas del codificador.
Figura 4: Diagrama de Bloques del codificador Decimal a BCD.
3
En la tabla siguiente se muestra el código BCD correspondiente a cada dígito decimal.
Dígito Decimal
BCD A3 A2 A1 A0
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1
Tabla 4: Código Decimal –BCD.
El bit A3 es el más significativo del código BCD y es 1 para los decimales 8 ó 9.
Codificador sin prioridad Los circuitos codificadores pueden ser diseñados con prioridad o sin ella. En los codificadores sin prioridad con entradas activas altas, la activación de más de una entrada simultáneamente con valor 1, genera un código erróneo en la salida, de acuerdo al número de entradas excitadas con el respectivo valor. La solución de este conveniente se logra empleando codific adores de prioridad.
Codificador de prioridad Los codificadores de prioridad seleccionan la entrada de mayor prioridad cuando se presentan varias entradas activas simultáneamente. En la tabla 3.5.2. se muestra la lógica de entrada y de salida de un decodificador.
3. MATERIALES Y EQUIPOS EQUIPO
Computadoras
Software Multisim 12
4. DESARROLLO DE LA PRÁCTICA 4.1 Decodificador binario 3x8: Este circuito integrado contiene un decodificador 3 a 8 que también puede funcionar como demultiplexor 1:8. La relación de pines de este integrado es la siguiente:
A, B y C: entradas de selección activas a nivel alto (5V).
G1: entrada de validación o de dato activa a nivel alto (5V).
G2A y G2B: entradas de validación activas a nivel bajo (0V).
Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7: salidas del decodificador/demultiplexor activas a nivel bajo (0V).
Para que el circuito funcione como decodificador, las variables de validación deben ser G2A=G2B=0 y G1=1. Para que el circuito trabaje como demultiplexor, la entrada G1 tiene que estar a 1 y una de las otras dos (G2A o G2B) a 0. Si G2A=0 el dato se introduce por G2B y si G2B=0 el dato se introduce por G2A. En ambos casos el dato es activo a nivel bajo al igual que las salidas. Construya el circuito de la figura y complete su tabla de la verdad. 4
Figura 5: Decodificador binario 3x8
ENTRADAS ENABLE
SALIDAS
SELECT
̅
̅
C
B
A
1
X
X
X
X
X
X
1
X
X
X
X
X
X
0
X
X
X
0
0
1
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
0
0
1
0
1
1
0
0
1
1
0
0
0
0
1
1
0
1
0
0
1
1
1
0
0
0
1
1
1
1
̅
̅
̅
̅
Tabla 5: Tabla de verdad del decodificador binario 3x8
5
̅
̅
̅
̅
4.2 Decodificador BCD-7 segmentos: Los circuitos TTL 7446, 7447 y 7448 con cuatro entradas (A, B, C y D) en código binario BCD producen siete salidas activas a nivel bajo (0V) capaces de suministrar corriente a los leds de un display de 7 segmentos. El 7446 tiene sus salidas en colector abierto (30V), el 7447 también tiene sus salidas en colector abierto (15V) y el 7448 con salida de potencia y resistencia interna de 2 k Ω. Tienen además las siguientes entradas de control:
RBI = entrada de propagación de borrado activa a nivel bajo (0V): a nivel bajo (0V) apaga el display, siempre que LT esté a nivel alto (5V) y todas las entradas A, B, C y D estén a nivel bajo (0V). Además, pone la salida RBO a nivel bajo (0 V) para que se pueda propagar el borrado. LT = prueba de lámpara: a nivel bajo (0V) todos los segmentos de salida se encienden (salidas a nivel bajo 0V), siempre que BI esté a nivel alto (5V). BI/RBO = borrado prioritario a nivel bajo (0V): con BI a nivel bajo (0V) apaga el display, independientemente de las demás entradas. Actúa también como salida indicadora de apagado del display.
Construya el circuito de la figura y complete su tabla de la verdad. Considere que el display de 7 segmentos es “ánodo común”:
Figura 6: Decodificador BCD – 7 segmentos
6
ENTRADAS ENABLE
SALIDAS
SELECT
̅
̅
̅
D
C
B
A
X
0
X
X
X
X
X
X
1
0
X
X
X
X
1
1
1
0
0
0
0
1
1
1
0
0
0
1
1
1
1
0
0
1
0
1
1
1
0
0
1
1
1
1
1
0
1
0
0
1
1
1
0
1
0
1
1
1
1
0
1
1
0
1
1
1
0
1
1
1
1
1
1
1
0
0
0
1
1
1
1
0
0
1
1
1
1
1
0
1
0
1
1
1
1
0
1
1
1
1
1
1
1
0
0
1
1
1
1
1
0
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
̅
̅
̅
̅
̅
̅
̅
Display
Tabla 6: Tabla de verdad del decodificador BCD – 7 segmentos
Nota: Para determinar el estado de las salidas, utilice la Punta de Prueba mientras realice la simulación Y que está ubicada en la barra de instrumentos (
)
4.3 Codificador con prioridad 8x3: 3
El circuito integrado TTL 74148 es un codificador con prioridad ascendente que tiene 8 (2 ) líneas de entrada (0 a 7), y 3 líneas de salida. La relación de pines de este integrado es la siguiente:
D0, D1, D2, D33, D4, D5, D6, D7: entradas activas a nivel bajo (0V ).
EI: entrada de inhibición que debe estar a nivel bajo (0V) para que se realice la codificación.
A0, A1, A2: salidas, activas también a nivel bajo (0V). Muestran los datos codificados en binario de tres bits. E0: salida que, en nivel bajo, indica que ninguna de las entradas es activa (sirve para distinguir entre las situaciones de activación de la entrada 0 y ninguna entrada activa, ya que en ambos casos las salidas están a nivel alto). GS: salida que pasa a nivel bajo cuando alguna de las entradas es activa.
Construya el circuito de la figura y complete su tabla de la verdad. 7
Figura 7: Codificador prioritario 8x3
ENTRADAS ENABLE
SALIDAS
SELECT
̅
̅
̅
̅
̅
̅
̅
̅
̅
1
X
X
X
X
X
X
X
X
0
1
1
1
1
1
1
1
1
0
X
X
X
X
X
X
X
0
0
X
X
X
X
X
X
0
1
0
X
X
X
X
X
0
1
1
0
X
X
X
X
0
1
1
1
0
X
X
X
0
1
1
1
1
0
X
X
0
1
1
1
1
1
0
X
0
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
̅
̅
̅
Tabla 7: Tabla de verdad del codificador prioritario 8x3 8
Significado
̅
̅
4.3 Codificador prioritario decimal – BCD: Siguiendo un procedimiento similar a los anteriores y utilizando el circuito integrado 74147 elabore el circuito y su respectiva tabla de la verdad del codificador prioritario decimal – BCD
5
CONCLUSIONES.
6
BIBLIOGRAFIA.
9
