S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
Página 1
ARQUITECTURAS ESPECIALES
DECODIFICADOR S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
Página 2
•
•
•
Es un circuito combinacional, cuya función es la de convertir un código binario de entrada (natural, (natu ral, BCD, etc.) etc.) de de “N” bits de entrada entrada a “M” líneas de salida (N puede ser cualquier entero y M es un entero menor o igual a 2 N), tales que cada línea línea de de salida salida será será activ activada ada para para una sola sola de las combinaciones posibles de entrada. Estos circuitos, normalmente, se suelen encontrar como decodificador / demultiplexor. Esto es debid debido o a que un demu demultiple ltiplexor xor puede comportarse como un decodificador.
http://es.wikipedia.org/wiki/Decodificador
CODIFICADORES S E R O D A C I F I D O C E D
n
entradas
. . .
Codificador binario
. . .
m = 2n
salidas
EL - 33 3307 07 Diseño Lógico
Solo una salida puede estar activa en un mismo instante Página 3
Ejemplos de Decodificadores S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
Página 4
•
Decodificador de 1 a 2 líneas
A
D0 D1
D0 5 A 0
1
0
1
0
1
(a)
D1 5 A
A ( b)
Ejemplo de decodificadores S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
•
Decodificador de 2 a 4 líneas A 0 A 1 A 0
D0 D1 D2 D3
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
A 1 D0
D1
(a) D2
Note that the 2-4-line made up of 2 1-to-2-
D
Estructura de los decodificadores S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
•
Los decodificadores son circuitos lógico con dos niveles de compuertas, y una lógica de control.
– Un primer nivel donde se generan las señale de entrada, normalmente se compone de inversores, esto es compuertas NOT. – Un segundo nivel con compuertas del tipo AND o NAND, que generan los términos de salida. •
La lógica de control permite colocar
Estructura de los decodificadores Primer S nivel de E compuertas
R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
Lógica contr
Seg nive comp
Decodificador 74LS138 •
S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
•
• •
El 74LS138 es un decodificador de tres entradas que produce ocho salidas activas en nivel bajo, con tres entradas de contro Es un circuito integrado muy utilizado en la selección de dispositivos. La tabla de verdad se muestra a continuación Como se puede observar las funciones de salida solo depende un mintérmino, no de un conjunto de ellos.
Diagrama lógico del 74LS138 S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
Expansión del decodificador S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
•
•
•
•
¿Que sucede si queremos utilizar un decodificador de 16 líneas de salida si solo contamos con circuitos integrados 74LS138?. Lo primero es que las señales de entrada se incrementan en una variables. Se necesitan más de un decodificador 74LS13 por lo menos dos. Se deben utilizar las señales de control con el de seleccionar los diferentes circuitos integrad esto es una lógica para la selección de los diferentes decodificadores
Múltiples decodificadores S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
1 2 3
A B C D
1
2
6 4 5
1 2 3 6 4 5
A B C G1 G2A G2B
A B C G1 G2A G2B
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
15 14 13 12 11 10 9 7 15 14 13 12 11 10 9 7
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15
Múltiples decodificadores S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
•
•
•
Si se quiere diseñar un decodificador de 32 salidas utilizando varios 74LS138 Se debe agregar dos variables más, y utilizar por lo menos cuatro 74LS138.
Respecto a la lógica de control se puede utilizar otro 74LS138 con el fin de reduc la cantidad de componen componentes tes en el proce de selección de los decodificadores
Múltiples decodificadores VCC
S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
1 2 3
A B C
6 4 5 VCC
D E
1 2 3 6 4 5
A B C G1 G2A G2B
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
15 14 13 12 11 10 9 7
1 2 3 6 4 5
1 2 3 6 4 5
Lógica de selección
1 2 3
A B C G1 G2A G2B
A B C G1 G2A G2B
A B C G1 G2A G2B
A B C
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Y0 Y1 Y2
15 14 13 12 11 10 9 7 15 14 13 12 11 10 9 7
15 14 13 12 11 10 9 7 15 14 13 12
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15 Y16 Y17 Y18 Y19 Y20 Y21 Y22 Y23 Y24 Y25 Y26
S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
•
•
Decodificador de siete segmentos Este circuito descodifica la información de entrada en binario para producir las señales necesarias para encender LED colocados en un arreglo como el que se muestra. Normalmente Normalmen te este decodificador es el 7447 o 7448, depende de si el arre ar regl glo o de de los los LE LEDs Ds es
Decodificador de 7 segmentos 74LS S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
• •
•
Es un decodificador de BCD a 7 segmentos. Sus salidas son activas en nivel bajo, cero voltios. Normalmente se utiliza con una pantalla de sie segmentos en configuración de ánodo común.
Tabla de verdad del 74LS47 S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
Circuito interno del 74LS47 Entradas
S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
Minterminos
Compuertas OR d
7447 74 47 Mane Manejan jando do un un displ display ay de siete siete segmentos S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
Aplicación S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
•
Pantalla para cuatro dígitos decimales implementada implementad a con 4 dígitos de siete segmentos.
Implementación de funciones lógic S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
•
•
•
Normalmente las funciones lógicas expresadas en mintérminos mintér minos tienen dos dos niveles niveles de compuerta compuertas: s: un prim nivel de compuertas AND que corresponden a los mínterminos mínter minos present presentes es en la solució solución n de la función función de salida, y un nivel de compuertas OR que qu e corresponden a unión de de todos los los mintérminos mintérminos presen presentes tes en la función función salida. Como los decodificadores tienen una estructura de compuertas AND en la etapa de salida, correspondiente todos todo s los mintérminos mintérminos que genera el posible posible código, código, es se podrían utilizar para implementar cualquier función lógica que los necesite. Entonces los decodificadores con ayuda de compuertas lógicas externas, se pueden utilizar para implementar implemen tar configuraciones de funciones lógicas.
Ejemplo S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
•
•
Este ejemplo pretende mostrar la utilización de un decodificador en la generación de funciones booleanas
Consiste del diseño de un circuito comb co mbina inaci ciona onall con dos dos varia variable bles s de entrada activas en nivel alto que produc cuatro salidas activas en nivel alto.
A
Sistema lógico
S0 S1
Ejemplo S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
La siguiente tabla de verdad muest el comportamiento del sistema de dos variables de entrada y cuatro funciones de salida
•
ENTRA-
SALIDAS
DAS A
B
S3
S2
S1
S0
0
0
1
1
1
0
0
1
1
1
0
1
Ejemplo de funciones lógicas (Cont S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
•
Entonces tenemos los siguientes modelos lógicos para las salidas: S 3 = A B S 2
+ A B + A B
= A B + A B + AB
S 1 = A B
+ A B + AB S 0 = A B + A B + AB
Modelos lógicos S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
•
Entonces los modelos lógicos son: S 3 = S 2
∑ (0,1,2)
= ∑ (0,1,3)
∑ (0,2,3) S 0 = ∑ (1,2,3) S 1 =
CIRCUITO DEL DECODIFICADOR S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
S3
00 S2
01 10
S1
11 S0
Utilizando un decodificador S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
U2A 1 2 13
VCC U1 A B
1 2 3 6 4 5
A B C G1 G2A G2B
12 U2B
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
15 14 13 12 11 10 9 7
3 4 5
74LS1 6 U2C
9 10 11
74LS138
74LS1 8
74LS1 U3A 1 2 13
12
Ejemplo S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
•
Implementar f(Q,X,P f(Q,X,P)) =
(0,1,4,6,7) =
0 P X Q
A
1
B
2
C
3
(2,3,5)
0 P X
f(Q, X, P)
A
1
B
2
C
3
Q
4
4
5
5
6
6
7
7 (a)
f(Q,
(b)
Continuación S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
0 P X Q
A
1
B
2
C
3
0 P X
f(Q, X, P)
Q
A
1
B
2
C
3
4
4
5
5
6
6
7
7 (c)
f(Q, X, P)
(d)
Aplicaciones S E R O D A C I F I D O C E D
•
– Selección de diferentes bancos de memoria. •
Sistemas de entrada/salida del microprocesador – Selección de diferentes dispositivos
•
Decodificación de instrucciones en un microprocesador – Habilitar diferentes unidades funcionales
•
Chips de memoria – Habilita diferentes filas de memoria dependiendo de la
EL - 33 3307 07 Diseño Lógico
dirección. •
Página 29
La memoria de un Microprocesador
Otras aplicaciones
Aplicaciones S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
Página 30
•
•
•
Su función principal es la de direccionar espacios de memoria. Un descodificador de N en entra tradas das pued puede e direc direcci ciona onarr 2N espacios de memoria. Para pode poderr direc direccio cionar nar 1KB de memo memoria ria necesitaría 10 bits, ya que la cantidad de salidas seria 210, igual a 1024. De esta manera: Con 20 bits => 220 = 1Mb; Con 30 bits => 2 30 = 1Gb, etc.
BIBLIOGRAFIA S E R O D A C I F I D O C E D EL - 33 3307 07 Diseño Lógico
Página 31
•
•
•
http://es.wikipedia.org/wiki/Codificad or,, consultado el 16 de julio del or 2007 http://www.ti.com/ , consultado el 2 de se seti tiem embr bre e de dell 200 2007 7 Fletcher, Fletch er, Will William iam I. I. An En Engin gineer eerin ing g app ap proac ach h to di digi gita tall desi design gn,, Pren Prenti tin nce Hal all, l, Inc. Primera edición, USA, 1980
