RESUMEN Con este laboratorio se demuestra como es el funcionamiento de un decodificador o circuito combinacional combinacional que convierte un código binario de entrada de N bits de entrada y M líneas de salida (N puede ser cualquier entero y M es un entero menor o igual a 2N), tales que cada línea de salida ser activada para una sola de las combinaciones posibles posibles de entrada! "n este caso se configuró un decodificador de dos entradas con 2#$% salidas, la cual se activaban con un uno lógico, representadas por un led correspondiente a cada salida, y a cada entrada, conectados a la protoboard por medio de una compuerta N&' y una compuerta N N los cuales transforman las se*ales el+ctricas enviadas en salidas lógicas!
ABSTRACT 'is laboratory is so-n as is te operation of a decoder or combinational circuit tat converts a binary input code N input bits and M output output lines (N is any integer and M is less tan or equal to 2N integer) integer) , suc tat eac output line -ill be activated for only one of te possible input combinations ! .n tis case decoder -it t-o inputs outputs 2# $ % is set , -ic -ere activated -it a logic one , represented by a /" corresponding to eac output , and eac input connected to te breadboard troug a N&' gate and N gate -ic transform te electric signals sent on logic outputs ! Palabras Clave: compuerta, Clave: compuerta, decodificador, decodificador, configuración, salida, entrada, circuito, circuito, falso, verdadero Keywords: gate, decoder, e0clusive, configuration, output, input, circuit, false, true ___________________________________________________ _______________________ ______________________________________________________ _______________________________________________ _____________________
69 $ 7!8 1 I!"r I!"rod od#$ #$$% $%&! &! "l ob1etivo de este laboratorio es demostrar como a trav+s del dise*o de las compuertas lógicas bsicas como la compuerta N y la comp compue uert rta a N&' N&' se pued puede e conf config igur urar ar un deco decodi difi fica cado dorr de N bits bits de entr entrad ada, a, y M líneas de salida, en nuestro caso confi onfig guram uramos os un dec decodif odifiicado cadorr de 2# entradas obteniendo una salida de % líneas!
6eg:n el anterior anlisis del decodificador se obtiene un dise*o del circuito preliminar el cual cual est est compue compuesto sto por dos compue compuerta rtas s lógi lógica cas, s, una una N, N, y otra otra N&' N&'! Como Como se puede observar en la ;igura No_4!
"l dise*o que se debe implementar para la configuración de este sistema se basa en la siguiente tabla de verdad ' ( 3 3 3 4 4 3 4 4 'abla 'abla 4! 'abla 'abla de e la 'a 'abla 4! miniterminos
63 $ 7!8 64 $ 7!8 62 $ 7!8
S) S* 3 3 3 3 3 4 4 3 5erdad
S1 3 4 3 3
S+ 4 3 3 3
6e obtienen obtienen los siguient siguientes es
Figura No _1 Diseño Circuito Circuito Decodificador
/as /as sali salida das s 63, 64, 62, y 69 estarn repr repres esen enta tada das s por por % diod diodos os led, led, que que se encendern cada ve< que en las entradas 7 y 8, representadas tambi+n por dos diodos led, den por resultado un uno lógico, la cual ser manipulado a trav+s de un ip 6-itc de % interrupto interruptores, res, este a su ve< permitir permitir la entrada de corriente al circuito!
