1. FUNCIONES DE LA LOGICA COMBINACIONAL. 1.1 COMPARADORES.
FUNCIONAMIENTO DE LOS COMPARADORES.
La función básica de un comparador consiste en comparar las magnitudes de dos cantidades binarias para determinar su relación. En su forma más sencilla, un circuito comparador determina si dos números son iguales. Si analizamos la lógica interna de un comparador de magnitud que posee tanto salida de igualdad como desigualdad, tenemos los siguientes. Sabemos que la puerta OR-exclusiva se puede emplear como un comparador básico, ya que su salida es 1 si sus dos bits de entradas son diferentes y 0 si son iguales. En la figura figura #1, tenemos una compuerta OR-exclusiva utilizada como comparador de 2 bits.
FIG #1. FUNCIONAMIENTO FUNCIONAMIENTO BA SICO DE UN COMPA RADOR.
Para comparar números binarios de dos bits, se necesita una puerta OR-exclusiva adicional. Los dos bits menos significativos (LSB) de ambos números se comparan mediante la puerta G 1 y los dos más significativos (MSB) son comparados mediante la puerta G 2, Si los dos números son iguales, sus correspondientes bits también lo son, y la salida de cada puerta OR-exclusiva será 0. Si los correspondientes conjuntos de bits no son idénticos, la salida de la puerta ORexclusiva será un 1.
FIG#2 FIG#2 DIAGRA DIAGRA MA L OGICO OGICO DE LA COMPA RACION DE IGUAL IGUAL DAD DE DOS NUMEROS DE 2 B ITS.
Para obtener un único resultado de salida que indique la igualdad o desigualdad entre los dos números, se pueden usar dos inversores y una puerta AND, como muestra la Figura #2. La salida de cada puerta OR-exclusiva se invierte y se aplica a la entrada de la puerta AND. Cuando los bits de entrada de cada ORexclusiva son iguales, lo que quiere decir que los bits de ambos números son iguales, las entradas de la puerta AND son (1), por lo que el resultado a su salida también será (1). Cuando los dos números no son iguales, al menos uno o ambos conjuntos de bits será distinto, lo que da lugar a, al menos, un 0 en una de las entradas de la puerta AND, y el resultado a su salida será 0. Por tanto, la salida de la puerta AND indica la igualdad (1) o desigualdad (0) entre dos números’’ . ´´
DISEÑO DE COMPARADORES.
El comparador es un ejemplo típico de diseño extensible en su capacidad. Así, el diseño de un comparador de cuatro bits se basara en el de dos bits, y este a su vez en el de un bit. A continuación se redactara como se diseña un comparador de 1 bit y de 2 bits.
COMPARADOR DE 1 BIT.
Un comparador de 1 bit atiende a la siguiente tabla ta bla de la verdad (tabla #1), donde las líneas M0, m0 y I0 significan:
M0: Si se activa M0 significa significa que A es mayor que B. ( )
m0. Si se activa m0 significa que A es menor que B.
I0. Si se activa I0 significa que A es igual a B.
De la tabla de verdad (tabla #1) se obtienen las expresiones booleanas, y de estas el circuito lógico de la figura #3.
̅ ̅ ,
̅ ̅ ̅
TAB LA #1 COMPARADOR DE 1 BITS.
FIG#3 CIRCUITO DE UN COMPAR AD OR DE 1 BIT.
DISEÑO DE UN COMPARADOR DE 2 BITS.
Este comparador puede plantearse y resolverse como un combi nacional de cuatro entradas y tres salidas: tabla de verdad, diagramas V-K , etc. sin embargo también podemos acercarnos a la resolución recordando que comparar dos números de n dígitos es lo mismo que comparar n veces un digito , según el siguiente razonamiento.
A es mayor que B, si el bit de más peso de A lo es, o si siendo estos iguales, es mayor el de menor peso de A.
A es menor que B si el bit de menor peso de A lo es, o siendo estos iguales, es menor el de menor peso de A.
A es igual a B si son iguales los bits de más peso y los de menos peso.
Reunidas las ecuaciones anteriores e implementadas en su circuito lógico resultan las siguientes ecuaciones siguientes y la figura respectivamente.
;
FIG#4. CIRCUITO DE UN COMPA RAD OR DE 2 B ITS.
El diseño de un comparador de cuatro bits sigue las pautas anteriores. Partiendo de comparadores de 2 bits.
APLICACIONES DE LOS COMPARADORES.
Entre las múltiples aplicaciones de los comparadores se encuentran las medidas precisas del tiempo . Por ejemplo: supongamos que la tensión utilizada para la base de tiempos de un osciloscopio de rayos catódicos se lleve a un comparador, dando a la entrada una rampa Vs=at que empieza en el tiempo cero. Cuando at se ha igual a V R , la salida cambia bruscamente los estados. La diferenciación de la salida produce un pulso agudo en el instante V R/a. este pulso puede hacer las veces de marcador de tiempos. Puede gobernar el intervalo de tiempo de barrido, el cual se ajustara cambiando la tensión continua V R . Tenemos así un convertidor de la tensión en tiempo. Los sistemas de radar utilizan comparadores para este fin
2. DECODIFICADORES. Un decodificador es un circuito integrado por el que se introduce un número y se activa una y sólo una de las salidas, permaneciendo el resto desactivadas. La función básica de un decodificador es detectar la presencia de una determinada combinación de bits (código) en sus entradas y señalar la presencia de este código mediante un cierto nivel de salida. En su forma general, un decodificador posee n líneas de entrada para gestionar n bits y en una de las 2 n líneas de salida indica la presencia de una o más combinaciones de n bits. Además realiza la operación inversa al codificador, porque transforma una señal que expresa un contenido en código binario a otra que lo hace en código humano, del tipo 1 entre n. El funcionamiento de un decodificador binario básico, Supongamos que necesitamos determinar cuándo aparece el número binario 1001 en las entradas de un circuito digital. Se puede utilizar una puerta AND como elemento básico de decodificación, ya que produce una salida a nivel A L T O sólo cuando todas sus entradas están a nivel A L T O . Por tanto, debe asegurarse de que todas las entradas de la puerta AND estén a nivel A L T O cuando se introduce el número 1001, lo cual se puede conseguir invirtiendo los dos bits centrales (cuyos bits son 0). Esto se pude observar en la (figura #3).
FIG #5. LOG ICA DE DECODIFICACION DE UN C ODIGO BINA RIO.
Se debe comprobar que la salida es siempre 0 excepto cuando se aplican las entradas A0 = 1, A 1 = 0, A 2 = 0 y A 3 = 1. A 0 es el bit menos significativo y A 3 el más significativo. En el caso de un DECODIFICADOR DE 4 BITS, Para poder decodificar todas las posibles combinaciones de cuatro bits, se necesitan dieciséis puertas de decodificación (24=16). Este tipo de decodificador se denomina comúnmente decodificador de 4 líneas a 16 líneas, ya que existen cuatro entradas y dieciséis salidas, o también se le llama decodificador 1 de 16, ya que para cualquier código dado en las entradas, sólo se activa una de las dieciséis posibles salidas. Si se necesita una salida activa a nivel BAJO para cada número decodificado, el decodificador completo se puede implementar mediante puertas NAND e inversores. Para decodificar cada uno de los dieciséis códigos binarios se requieren dieciséis puertas NAND (las puertas AND se pueden usar para producir salidas activas a nivel ALTO).
FIG#6 SIMBOLO LOGICO DE UN DECODIFICADOR DE 4 LINEAS A 16- LINEAS.
DISEÑO DE LOS DECODIFICADORES.
En este caso analizaremos como se realiza el diseño de decodificadores 3:8, 4:16 o 4:10. Además también pueden diseñarse decodificadores donde para cada combinación de valores de la entrada se active más de una salida, estos se denominan decodificadores-excitadores. La siguiente tabla y ecuaciones, y el esquema posterior describen un decodificador de 3:8 con línea de ENABLE. En este caso no procede simplificar, y las ecuaciones que representan al decodificador son las propias formas normales. Gracias a esto podemos diseñar un decodificador 3:8. o o o o
̅ ̅ ) ; (̅ ̅ ) (̅ ̅ ) ; ( ̅ ̅) (̅ ̅ ̅ ) ; ( ̅ ) ( ̅ ) ; ( ) (
TABL A # 2 TAB LA DE VERDAD Y FUNCIONAL DE UN DECODIFICADOR 3:8.
FIG#7 DECODIFICADOR 3.8.
APLICACIONES DE LOS DECODIFICADORES.
Los decodificadores se utilizan en muchos tipos de aplicaciones, un ejemplo sencillo es el siguiente: Imaginemos que queremos realizar un circuito de control para un semáforo. El semáforo puede estar verde, amarillo, rojo o averiado. En el caso de estar averiado, se activará una luz interna “azul”, para que el técnico sepa que lo tiene
que reparar. A cada una de estas luces les vamos a asociar un número. Así el rojo será el 0, el amarillo el 1, el verde el 2 y el azul (averiado) el 3. Para controlar este semáforo podemos hacer un circuito que tenga 4 salidas, una para una de las luces. Cuando una de estas salidas esté a ’1’, la luz correspondiente estará
encendida. Sin embargo, ocurre que NO PUEDE HABER DOS O MAS LUCES ENCENDIDAS A LA VEZ. Por ejemplo, no puede estar la luz roja y la verde encendidas a la vez. Si utilizamos un decodificador de 2 a 4, conseguiremos controlar el semáforo asegurándonos que sólo estará activa una luz en cada momento Además, el circuito de control que diseñemos sólo tienen que tener 2 salidas. _
FIG#7. CIRCUITO DEL CONTROL DEL SEMAFORO USA NDO UN DECODIFICADOR DE 2 A 4.
Además del uso normal de los decodificadores, como parte de nuestros diseños, existen otras aplicaciones que veremos a continuación.
DECODIFICADORES COMO DEMULTIPLEXOR.
Si examinamos las tablas de verdad, observamos que realmente un decodificador con una entrada de validación se comporta como un de multiplexor. De hecho no existen circuitos integrados con demultiplexores, sino que se usan decodificadores.
Realización de mapas de memoria y de entrada/salidas en un computador. Realización de funciones booleanas. Visualización de resultados. Direccionamiento en una memoria RAM o ROM.
3. CODIFICADORES. Un codificador es un circuito lógico combi nacional que, esencialmente, realiza la función “inversa” del decodificador. Un codificador permite que se introduzca en una de sus entradas un nivel activo que representa un dígito, como puede ser un
dígito decimal u octal, y lo convierte en una salida codificada, como BCD o binario. Los codificadores se pueden diseñar también para codificar símbolos diversos y caracteres alfabéticos. El proceso de conversión de símbolos comunes o números a un formato codificado recibe el nombre de codificación. Un codificador es un circuito combi nacional de m entradas y n salidas. Cada una de las variables de entrada tiene asignado un número de orden de 0 a m-1. Cuando una de las entradas se activa a nivel lógico 1 (o 0, dependiendo del caso), y el resto de entradas permanecen en el estado contrario, en las n líneas de salida aparece una composición binaria que indica, en un determinado código, en número de orden de la línea de entrada activada. A esta combinación se le suele llamar también dirección de línea activada. Normalmente, los códigos utilizados en las líneas de salida son el binario natural (con m=2n) y el BCD (con m=10 y n=4).
FUNCIONAMIENTO DE LOS CODIFICADORES.
En este casa analizaremos el funcionamiento de un codificador decimal – BCD. Este tipo de codificador tiene diez entradas, una para cada dígito decimal, y cuatro salidas que corresponden al código BCD. Este es un codificador básico de 10líneas a 4-líneas. A partir de una tabla podemos determinar la relación entre cada bit BCD y los dígitos decimales, con el fin de analizar la lógica propuesta.
FIG #8 SIMBOLO L OGICO DE UN CODIFICADOR DECIMAL A BCD .
En la lógica propuesta en este caso podemos analizar, los siguientes ejemplos: ´´El bit más significativo del código BCD, A 3, es siempre un 1 para los dígitos decimales 8 o 9´´. La expresión OR para el bit A 3 en función de los dígitos decimales puede por tanto escribirse como: A3 = 8 + 9. ´´El bit A2 es siempre un 1 para los dígitos decimales 4, 5, 6 o 7 y puede expresarse como una función OR de la manera siguiente´´: A2 = 4 + 5 + 6 + 7 ´´El bit A1 es siempre un 1 para los dígitos decimales 2, 3, 6 o 7 y puede expresarse como´´: A1 = 2 + 3 + 6 + 7 ´´Finalmente, A0 es siempre un 1 para los dígitos 1, 3, 5, 7 o 9. La expresión para A0 es´´: A0 = 1 + 3 + 5 + 7 + 9 Ahora vamos a implementar el circuito lógico necesario para codificar en código BCD cada dígito decimal, utilizando las expresiones lógicas que se acaban de desarrollar. Consiste simplemente en aplicar la operación OR a los dígitos decimales de entrada apropiados, para así formar cada salida BCD.
FIG #9 DIAGRAMA L OGICO BA SICO DE UN CODIFICADOR DECIMAL -BCD.
El funcionamiento básico del circuito anterior es el siguiente: cuando aparece un nivel A L T O en una de las líneas de entrada correspondientes a los dígitos decimales, se generan los niveles apropiados en las cuatro líneas BCD de salida.
Por ejemplo, si la línea de entrada 9 está a nivel A L T O (suponiendo que todas las demás entradas están a nivel B A J O ) , esta condición producirá un nivel A L T O en las salidas A0 y A3, y un nivel B A J O en A 1 y A2, que es el código BCD (1001) del número decimal 9.
DISEÑO DE CODIFICADORES.
En este caso analizaremos el diseño de los codificadores de acuerdo a lo siguiente: los codificadores se dividen en dos tipos según atiendan a la simultaneidad en la activación de las líneas de entrada, estos tipos son:
Codificadores sin prioridad. Codificadores con prioridad.
CODIFICADORES SIN PRIORIDAD.
Este tipo de codificador está diseñado para atender solo una activación en las líneas de entrada simultáneamente, es decir solo se debe activar una línea de entrada en cada instante. O dicho de otra forma, si se activara más de una línea de entrada la salida obtenida no tendría por qué ser correcta, que no es lo mismo que ser errónea. a u n co dif icad or 4:2 En este caso se dis eñ en binario puro sin prioridad (mientras no se diga lo contrario el código siempre será el binario puro). En la tabla de verdad, la activación simultánea de más de una entrada no aparece en la tabla y es considerada imposible, y por tanto se le asocia una condición libre.
TAB LA #3 CODIFICADOR 4:2 SIN PRIORIDAD .
Las ecuaciones booleanas simplificadas que describen el comportamiento de un codificador 4:2 sin prioridad son las siguientes. Su implementación aparece en la figura del codificador construido.
o
o
A la vista del diseño anterior podemos destacar que la línea de entrada A0 no participa en el circuito, eso no quiere decir que sea despreciable, todo lo contrario: la salida asociada al codificador en reposo es la correspondiente a la entrada A0. Es decir, este circuito por defecto se comporta como si tuviera activada la entrada A0.
FIG#10. CODIFICADOR 4:2 SIN PRIORIDAD.
CODIFICADORES CON PRIORIDAD.
Este codificador contempla y da respuesta adecuada a la posible activación de varias entradas simultáneamente. En esta situación es necesario determinar el criterio que determine qué entrada tiene prioridad. El criterio más común es: se dará prioridad a la línea de más peso, aunque bien pudiera ser cualquier otro criterio. En este caso se diseña un codificador 4: 2 con prioridad. La tabla de verdad correspondiente es la siguiente, y en este caso se contemplan y resuelven las situaciones en las que se activa más de una entrada.
TAB LA # 4 CODIFICADOR 4:2 CON PRIORIDAD.
Las siguientes ecuaciones han sido simplificadas en los diagramas de V-K. Al añadir la línea EI, resultan las siguientes ecuaciones, y de ellas la figura del codificador 4.2 con prioridad. o o o
̅ ) ( ) ; ( ̅ ̅ ̅ ̅ ( )
En este caso si se activaran E 1 y E2, solo el efecto de E 2 pasaría a la salida pues:
FIG#11. CODIFICADOR 4:2 CON PRIORIDAD. o o o
( ) ( ) ̅ ) ( ) (
Justo lo correspondiente a , En cuanto a las expresiones, estas son algo más complicadas pero igualmente clara: para que E1 muestre su efecto en la salida es necesario que E3 y E2 estén inactivas, ̅ y ̅ , y así sucesivamente para todas las entradas.
APLICACIONES DE LOS CODIFICADORES.
El típico ejemplo de aplicación de los codificadores son los siguientes.
CODIFICADORES DE TECLADO: codifican el número decimal pulsado en el teclado a su correspondiente BCD. Por ejemplo: los diez dígitos decimales del teclado de una computadora tienen que codificarse para poder ser procesados por el circuito lógico. Cuando se pulsa una de las teclas, el dígito decimal se codifica a su correspondiente código BCD. Las Teclas se representan mediante diez pulsadores, conectados cada uno de ellos a una resistencia de pull-up (resistencia de conexión a la alimentación +V). Las resistencias de pull-up aseguran que la línea esté a nivel ALTO cuando no haya ninguna tecla pulsada. Cuando se pulsa una tecla, la línea se conecta a tierra y se aplica un nivel BAJO a la correspondiente entrada del codificador. La tecla cero no está conectada, ya que la salida BCD es cero cuando ninguna de las otras teclas está pulsada. La salida complementada BCD del codificador se conecta a un dispositivo de almacenamiento, de forma que los sucesivos códigos BCD se almacenan hasta que se haya introducido el número completo.
Interrupciones de la CPU a los periféricos.
4. MULTIPLEXORES. Un multiplexor tiene varias entradas disponibles, de todas ellas una y solo una pasa a la salida, es decir, el multiplexor ofrece en la salida el contenido sin modificación de la entrada seleccionada. Podemos observar un multiplexor como un distribuidor de las entradas hacia la única salida, o nombrando a algunas traducciones como un e n c a m i n a d o .
Un multiplexor 2 n:1 es un dispositivo con 2 n entradas y una salida. El contenido de una de las entradas pasa a la salida según el valor de la n líneas de control.
FUNCIONAMIENTO DE MULTIPLEXORES.
Sabemos que un multiplexor (MUX) es un dispositivo que permite dirigir la información digital procedente de diversas fuentes a una única línea para ser transmitida a través de dicha línea a un destino común. El multiplexor básico posee varias líneas de entrada de datos y una única línea de salida. También posee entradas de selección de datos, que permite conmutar los datos digitales proveniente de cualquier entrada hacia la línea de salidas. El símbolo lógico de un multiplexor (MUX) de cuatro entradas se muestra en la siguiente figura, (FIG#12). Observe que dispone de dos líneas de selección de datos, dado que con dos bits se puede seleccionar cualquiera de las cuatro líneas de entrada de datos.
FIG #12 SIMB OLO L OGICO DE UN SELECTOR /MULTIPLEXOR .
En este multiplexor de la anterior figura, un código binario de dos bits en las entradas de selección de datos (S) va a permitir que los datos de la entrada seleccionada pasen a la salida de datos. Si aplicamos un 0 binario (S 1 = 0 y S 0 = 0) a las líneas de selección de datos, los datos de la entrada D 0 aparecerán en la línea de datos de salida. Si aplicamos un 1 binario (S 1 = 0 y S 0 = 1), los datos de la entrada D1 aparecerán en la salida de datos. Si se aplica un 2 binario (S 1 = 1 y S 0 = 0), obtendremos en la salida los datos de D 2. Si aplicamos un 3 binario (S 1 = 1 y S0 = 1), los datos de D 3 serán conmutados a la línea de salida. Estas condiciones anteriormente planteadas, la podemos observar en la siguiente tabla.
TAB LA #5 SELECCIÓN DE DA TOS DE UN MUL TIPLEXOR DE 1 SA LIDA Y 4 ENTRADAS.
DISEÑO DE MULTIPLEXORES.
En el metodice diseño de los multiplexores. Se debe tener en cuenta que el multiplexor cuando esta como un conmutador con varias posiciones posibles que conecta, encamina o distribuye en cada caso una de las entradas –siempre una y solo una a la salida. De acuerdo a lo anterior y a la siguiente tabla de verdad (tabla#5) observamos que la entrada que se conecta a la salida es aquella cuyo valor decimal coincide con el valor binario de las líneas de control. Por ejemplo, para conectar la entrada E2 a la salida las líneas de control deben ser C1C0 =10.
TABLA #6, TABLA DE VERDAD Y TA BLA FUNCIONAL DE UN MULTIPLEXOR 4:1.
La siguiente ecuación booleana se obtiene directamente de la funcionalidad del multiplexor. Es muy importante tener en cuenta que esta ecuación se debe tener en cuenta en la presencia e importancia de la decodificación. ̅ ̅ ̅ ̅
FIG#13 CIRCUITO Y BL OQUE DE UN MUL TIPLEXOR 4:1.
Al igual que en otros elementos los multiplexores poseen una línea ENABLE generalmente activa por nivel bajo que si no se estuviera activa haría que la salida tomara el valor cero, independientemente de las líneas de entrada y control.
APLICACIÓN DE LOS MULTIPLEXORES.
Las principales aplicaciones que hoy en día tienen los multiplexores son:
Distribuidor de señales.
En la implementación de ALU’s.
Para el uso compartido de buses de datos. Implementación de funciones booleanas. Generador de funciones lógicas.
5. DEMULTIPLEXORES. Un demultiplexor tiene una entrada y varias salidas, de todas ellas una y solo una se conecta a la salida, es decir, el demultiplexor ofrece en la salida seleccionada el contenido sin modificar de la entrada. Un demultiplexor es el dispositivo complementario del multiplexor.
Un demultiplexor 1:2 n es un dispositivo con una entrada y 2 n salidas. El contenido de la entrada pasa a la salida seleccionada según el valor de la n líneas de control. En la siguiente figura (FIG #14, y FIG #15 ), nos muestran el demultiplexor como un conmutador, y el multiplexor conectado con un demultiplexor para obtener un sistema de comunicación basado en una única línea de transmisión.
FIG #14 EL DEMUL TIPLEXOR COMO UN INTERRUPTOR POSICIONA BL E.
FIG #15 CANAL DE TRA NSMISION MULTIPLEXOR /DEMULTIPLEXOR.
FUNCIONAMIENTO DE DEMULTIPLEXORES.
Un demultiplexor (DEMUX) básicamente realiza la función contraria a la del multiplexor. Toma datos de una línea y los distribuye a un determinado número de líneas de salida. Por este motivo, el demultiplexor se conoce también como distribuidor de datos. La siguiente figura (FIG #16), muestra un circuito demultiplexor (DEMUX) de 1línea a 4-líneas. La línea de entrada de datos está conectada a todas las puertas AND. Las dos líneas de selección de datos activan únicamente una puerta cada vez y los datos que aparecen en la línea de entrada de datos pasarán a través de la puerta seleccionada hasta la línea de salida de datos asociada.
FIG#16 DEMUL TIPLEXOR DE 1-LINEA A 4-LINEAS.
DISEÑO DE DEMULTIPLEXORES.
En este caso examinaremos el demultiplexore 1:4. De acuerdo al circuito lógico de la siguiente figura (FIG #17), la ecuación booleana, y la tabla de verdad observamos que la salida que se conecta a la entrada es aquella cuyo valor decimal coincide con el valor binario de las líneas de control. Por ejemplo, para conectar la salida 2 a la entrada, las líneas de control deben ser C1CO=10.
FIG #17 CIRCUITO Y BL OQUE DE UN DEMMU LTIPLEXO R 1:4.
TABL A # 7 ; TABLA DE VERDAD Y TABLA FUNCIONAL DE UN DEMUL TIPLEXOR 1:4.
De acuerdo a lo anterior obtenemos las siguientes ecuaciones booleanas. ̅ ̅) ( ̅ ) ( ̅ ) ( ) (
En realidad los demultiplexores no son fabricados y vendidos como tales, sino que su funcionalidad se identifica con la de un decodificador cuyas líneas de entrada son las de control, y en el que la línea de entrada de datos del demultiplexor es conectada al ENABLE del decodificador. Así, los circuitos 74154 y 74138 son vendidos como decodificadores /demultiplexores.
APLICACIÓN DE LOS DEMULTIPLEXORES.
Las aplicaciones principales que tienen los demultiplexores son: o
o
Una de las aplicaciones más características de los decodificadores era su transformación en los circuitos digitales denominados demultiplexores. Otra de las aplicaciones es la transferencia de datos desde un registro. Según el valor de la señal de control, se selecciona qué entrada pasa a la
salida del multiplexor. Cuando se aplique el pulso de transferencia al registro, dicha señal de salida pasa al registro.
LOCALIZACION DE AVERIEAS EN FUNCIONES DE LA LOGICA COMBINACIONAL.
En esta primera parte nos enfocamos en un problema de impulsos de muy corta duración llamados (glitches) que se presentan generalmente en los decodificadores . sabemos que´´ Un glitch es un pico de tensión o de corriente (impulso) no deseado de muy corta duración´´ . Los circuitos lógicos pueden interpretar estos impulsos como una señal valida, originando fallos en el funcionamiento del circuito. Una manera de eliminar este problema es aplicar impulsos de validación (strobing), lo que consiste en activar el decodificador mediante un impulso de validación (strobe) únicamente durante los intervalos de tiempo en que las señales no se encuentran en un estado de transición. Además de los glitches que son el resultado de los retardos de propagación, como hemos visto en el caso de un decodificador, existen otros tipos de impulsos de ruido no deseados que pueden constituir también un problema. Los impulsos de corriente y tensión en las líneas de masa y alimentación (VCC) son debidos a las señales de conmutación rápida en los circuitos digitales. Este problema se puede minimizar realizando un apropiado diseño de la placa de circuito impreso. Los impulsos de conmutación pueden ser absorbidos mediante el desacoplo de la tarjeta de circuito impreso con condensadores de 1 μF entre V CC y masa. También deberían distribuirse condensadores más pequeños de desacoplo (0,022 μF a 0,1 μF) en distintos puntos de la placa de circuito impreso entre VCC y masa.
El desacoplo debería realizarse muy próximo a los dispositivos que conmutan a altas velocidades o que excitan más cargas, como por ejemplo, osciladores, contadores, buffers y controladores de bus. Además es importante saber , que un porcentaje significativo del costo total de fabricación de circuitos digitales los constituyen el tiempo empleado para la verificación de la operación de los mismos. En la siguiente figura , se representa un método de verificación automatico que se puede emplear para la detección de fallas en un circuito bajo prueba. El método consiste en generar una secuencia de 1s y 0s como estímulo de entrada al ´´ circuito bajo prueba´´ para comparar su respuesta con la respuesta correcta y producir una señal de aprobación o rechazo
dependiendo de si el circuito esta bueno o defectuoso . a cada combinación de 1s y 0s de la secuencia se le llama vector de prueba.
FIG #18. SISTEMA S DE DETENCION DE FALL AS.
En la mayor parte de los sistemas automáticos de detección de fallas las respuestas correctas a cada uno de los vectores aplicados al circuito bajo prueba están almacenadas en una memoria. La comparación se efectúa recuperando de la memoria la respuesta correcta a cada vector de prueba aplicado y comparando la misma con la respuesta que da el circuito bajo verificación. Los tipos de fallas que pueden encontrarse en un circuito digital son muy variados. Los niveles de tensión del circuito pueden ser inadecuados, interconexiones abiertas o en cortocircuito, etc. En este sentido las fallas lógicas hacen que el circuito funcione como uno completamente diferente, produciendo en su salida una respuesta lógica incorrecta o no deseada. Por el contrario las fallas no lógicas incluyen todas aquellas fallas que provocan niveles en los parámetros del circuito diferentes a los especificados. Así por ejemplo el nivel de tensión que representa al 1 lógico puede ser inferior a lo especificado, la demora de propagación del circuito puede estar fuera de los límites establecidos, etc.
BIBLIOGRAFIA. 1. SISTEMAS DIGITALES PRINCIPIO Y APLICACIONES; AUTOR: Thomas L Floyd. octava edición. CAPITULO 6 FUNCIONES DE LA LOGICA COMBINACIONAL; SECCIONES 6.4 A LA 6.10; PAG 344-379 (COMPARADORES, DECODIFICADORES, CODIFICADORES, MULTIPLEXORES, DEMULTIPLEXORES). 2. SISTEMAS DIGITALES Y TECNOLOGIAS DE COMPUTADORES: AUTOR: José maría Angulo usategui, Javier García zubia. 2 a edición CAPITULO 4: ANALISIS Y DISEÑOS DE SISTEMAS; PAG 106. (COMPARADORES, DECODIFICADORES, CODIFICADORES, MULTIPLEXORES, DEMULTIPLEXORES).
LINKS DE LAS FIGURAS Y TABLAS UTILIZADAS.
FIG #1. Y FIG #2< SISTEMAS DIGITALES PRINCIPIO Y APLICACIONES; AUTOR: Thomas L Floyd. octava edición; CAPITULO 6; PAG: 344>.
TABLA #1 , FIG #3 , Y FIG#4. < SISTEMAS DIGITALES Y TECNOLOGIAS DE COMPUTADORES: AUTOR: José maría Angulo usategui, Javier García zubia. 2a edición CAPITULO 4: PAG 130, 131>.
FIG#5 Y FIG#6. < SISTEMAS DIGITALES PRINCIPIO Y APLICACIONES; AUTOR: Thomas L Floyd. octava edición; CAPITULO 6; PAG: 349-350>.
TABLA
# 2 FIG #7.
FIG #8 Y FIG #9. < SISTEMAS DIGITALES PRINCIPIO Y APLICACIONES; AUTOR: Thomas L Floyd. octava edición; CAPITULO 6; PAG: 359-360>.
TABLA #3, FIG #10 Y TABLA #4, FIG #11. < SISTEMAS DIGITALES Y TECNOLOGIAS DE COMPUTADORES: AUTOR: José maría Angulo usategui, Javier García zubia. 2 a edición CAPITULO 4: PAG 97, 101 >.
FIG #12. < SISTEMAS DIGITALES PRINCIPIO Y APLICACIONES; AUTOR: Thomas L Floyd. octava edición; CAPITULO 6 ; PAG: 368 >
TABLA #4, TABLA # 5, TABLA #6 , FIG #13, FIG#14 Y FIG #15. < SISTEMAS DIGITALES Y TECNOLOGIAS DE COMPUTADORES: AUTOR: José maría Angulo usategui, Javier García zubia. 2a edición CAPITULO 4: PAG 116, 220>.
FIG #16 < SISTEMAS DIGITALES PRINCIPIO Y APLICACIONES; AUTOR: Thomas L Floyd. octava edición; CAPITULO 6 ; PAG: 378 >
FIG #17 Y TABLA #7. < SISTEMAS DIGITALES Y TECNOLOGIAS DE COMPUTADORES: AUTOR: José maría Angulo usategui, Javier García zubia. 2a edición CAPITULO 4: PAG 125, 126> .
FIG #18. < http://www.usc.edu.co/laboratorios/files/DETECCION%20DE%20FALLAS.p df >.
