Curso EB220 Compuertas

®

DEGEM SYSTEMS

CURSO EB-220

Manual del del Estudiante Estudiante LE LECCIÓNES DE LABORATORIO

Copyright © 1996 propiedad I.T.E. Innovative Technologies in Education. Todos los derechos reservados. Este libro o cualquiera de sus partes no deben reproducirse de ninguna forma sin el permiso escrito previo de I.T. I.T.E. E. Esta Esta publ public icac ació ión n esta esta basa basada da en la meto metodo dolo logí gíaa excl exclus usiv ivaa de Degem Systems. Con el interés de mejorar sus productos, los circuitos, sus componentes y los los valo valores res de esto estoss pued pueden en modi modifi fica cars rsee en cual cualqu quie ierr mome moment nto o sin sin notificación previa.

Prim rimera edición en español impres resa en: Segunda edición en español impresa en: Tercera edición en español impresa en:

Cat. No. 9031322005 (SPN, DEGEM)

1996 2002 2005

Copyright © 1996 propiedad I.T.E. Innovative Technologies in Education. Todos los derechos reservados. Este libro o cualquiera de sus partes no deben reproducirse de ninguna forma sin el permiso escrito previo de I.T. I.T.E. E. Esta Esta publ public icac ació ión n esta esta basa basada da en la meto metodo dolo logí gíaa excl exclus usiv ivaa de Degem Systems. Con el interés de mejorar sus productos, los circuitos, sus componentes y los los valo valores res de esto estoss pued pueden en modi modifi fica cars rsee en cual cualqu quie ierr mome moment nto o sin sin notificación previa.

Prim rimera edición en español impres resa en: Segunda edición en español impresa en: Tercera edición en español impresa en:

Cat. No. 9031322005 (SPN, DEGEM)

1996 2002 2005

TABLA DE CONTENIDO

Lesión 1 – Compuertas Lógicas CMOS I

1-1

Lesión 2 – Compuertas Lógicas CMOS II

2-1

Lesión 3 – Compuertas Lógicas CMOS III

3-1

Lesión 4 – Compuertas DTL NAND I

4-1

Lesión 5 – Compuertas DTL NAND II

5-1

Lesión 6 – Compuerta Inversora TTL I

6-1

Lesión 7 – Compuerta Inversora TTL II

7-1

Lesión 8 – Compuerta ECL NOR

8-1

Lesión 9 – Combinación de Diferentes Familias

9-1

Lesión 10 – Diagnostico Preparación

10-1

Lesión 11 – Diagnostico Prueba

11-1

Lesión 12 – Maratón de Diagnostico

12-1

EB-220

1-1

LECCIÓN No. 1: COMPUERTAS LOGICAS CMOS - I OBJETIVOS Tras completar esta lección, estará capacitado para: 1. Sabe Saberr cómo cómo se cons constr truy uyen en las las comp compue uert rtas as inve inverso rsoras ras CMOS CMOS,, NAND NAND y NOR. 2. Conocer Conocer las caracte característic rísticas as de la famili familiaa lógica lógica CMOS. CMOS.

DISCUSION En esta lección aprenderá acerca de transistores y compuertas CMOS. Las Las prin princi cipa pale less vent ventaj ajas as que que ofre ofrece cen n los los disp dispos osit itiv ivos os CMOS CMOS resp respec ecto to de dispositivos bipolares comparables (DTL, LPS, TTL, ECL, HCL) son: 1. Menor Menor disip disipaci ación ón de pote potenci ncia. a.

2. Amplia Amplia gama gama de de tensio tensiones nes (3 (3 a 18 V). V). 3. Alta Alta imped impedanc ancia ia de de entra entrada. da. 4. Alta Alta inmu inmunid nidad ad al ruid ruido. o. Por Por otro otro lado lado,, debi debido do a su alta alta sens sensib ibil ilid idad ad a las las desc descar arga gass eléc eléctri trica cas, s, los los dispositivos CMOS requieren de mucho cuidado al manipularlos. Los circuitos CMOS son, por lo general, más lentos que los circuitos bipolares. Un resistor de 100W está conectado en serie con la línea VDD del circuito (en la plaqueta EB-220), permitiendo medir la corriente sin desconectar la fuente de alimentación.

EB-220

AUTOEXAMEN Estudie los dos siguientes circuitos:

¿Cuáles son las funciones lógicas de los circuitos mostrados en la pantalla anterior? 1: NAND, 2: NOT 1: NOT, 2: NAND 1: NOR, 2: NOT 1: NAND, 2: NOR Dibuje en su cuaderno las conexiones que deben efectuarse en la plaqueta para implementar las compuertas lógicas mostradas en las figuras.

1-2

EB-220

1-3

EQUIPO Para realizar este experimento se requiere el siguiente equipo: • • • • •

Bastidor EB-2000 Plaqueta EB-220 Juego de cordones de puenteo DL-20 Osciloscopio de doble trazo DMM (multímetro digital)

PROCEDIMIENTO 1. Conecte la plaqueta EB-220 en las guías del bastidor EB-2000 y verifique la conexión. 2. Estudie el diagrama circuital de la compuerta NOT.

3. Arme el circuito como se indica.

VIN

VOUT

0 1 Nota: puede usar las fichas de masa y de +5 V para generar los niveles lógicos. 4. Mida la salida para una entrada lógica 0. Lleve la entrada a 1 lógico, y anote los resultados en la siguiente tabla.

EB-220

1-4

VIN (V)

VOUT (V)

0 1 2 2.2 2.5

VIN (V)

VOUT(V)

2.8 3 4 5

5. Conecte un voltímetro a PS-1. Lleve la salida a 0 V. Conecte PS-1 a VIN del circuito lógico. Varíe continuamente la tensión de entrada entre 0 y 5 V. Mida y anote las tensiones de salida. 6. Dibuje su cuaderno la característica de transferencia estática (VOUT en función de VIN) del inversor. 7. Estudie el diagrama circuital de la compuerta NAND.

8. Conecte el circuito como se indica.

EB-220

1-5

9. Mida y anote los niveles lógicos de salida (no las tensiones) para todas las combinaciones posibles de las entradas. Nota: puede usar las fichas de masa y de +5 V para generar los niveles lógicos.

V1

V2

0 0 1 1

0 1 0 1

10. Estudie el diagrama de circuito de la compuerta NOR.

11. Arme el circuito de acuerdo al esquema.

VOUT

EB-220

1-6

12. Mida los niveles lógicos de salida (no tensiones) para todas las C combinaciones de las entradas.

VC

VB

VA

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

VOUT

13. Vuelva a conectar el circuito inversor.

14. Mida las tensiones drenaje-fuente y compuerta-fuente de ambos MOSFET’s, para entradas 0" y "1". Anote los resultados en la tabla.

INPUT

VDSn

VGSn

VGSP

VDSP

0 1

V mV

mV V

V mV

mV V

15. Intente medir la corriente consumida por el circuito inversor cuando la entrada está en 0 lógico o en 1 lógico. Calcúlela midiendo la caída de tensión en bornes del resistor R 11. ¿Es posible medir la tensión? Sí. No.

EB-220

1-7

16. Intente medir la corriente de entrada del circuito inversor que ha construido (conectando un miliamperímetro digital en serie con la entrada). Mida la corriente cuando la entrada está conectada a 0 y 1 lógicos. ¿Es posible medir corrientes? No. Sí.

EB-220

LECCIÓN No. 2: COMPUERTAS LOGICAS CMOS - II OBJETIVOS Tras completar estas actividades experimentales, Ud. estará capacitado para describir las características de la familia lógica CMOS.

EQUIPO Para realizar este experimento se requiere el siguiente equipo: Bastidor EB-2000 • Plaqueta EB-220 • Juego de cordones de puenteo DL-20 • Osciloscopio de doble trazo • DMM (multímetro digital) • Generador de señales con salida TTL •

PROCEDIMIENTO 1. Conecte la plaqueta EB-220 en las guías del bastidor EB-2000 y verifique la conexión. 2. Estudie el diagrama circuital.

2-1

EB-220

PRUEBA DE LA CARGA - Carga resistiva 3. Conecte el circuito inversor como se muestra en la figura:

4. Conecte la salida TTL/CMOS del generador de señales a la entrada del inversor. Lleve la frecuencia del generador de señales a 100 kHz. 5. Mida la tensión de CC en bornes del resistor R 11, y anote sus resultados. Tensión en bornes de R 11:___________ mV 6. Lleve la frecuencia del generador de señales a 50 kHz. 7. Mida y anote la tensión de CC en bornes del resistor R 11. Tensión en bornes de R 11:___________ mV 8. Lleve la frecuencia del generador de señales a 100 kHz y conecte un osciloscopio a la salida del inversor. Mida el tiempo de caída de la señal de salida e ingrese el valor obtenido. Tiempo de caída (salida del inversor): ________μseg

2-2

EB-220

2-3

9. Mida con el osciloscopio las tensiones de los niveles lógicos en la salida del inversor, cuando se aplican 0 y 5 Voltios a la entrada del inversor. TENSION "1" (V)

TENSION "0" V

CARGA

NINGUNA R 13 a TIERRA R 13 a 5V CMOS 10. Conecte el resistor R 13 entre la salida del inversor y tierra y vuelva a medir. 11. Conecte el resistor R 13 entre la salida del inversor y la fuente de alimentación de +5V y vuelva a medir. 12. Construya otro inversor con un segundo par de transistores CMOS. Conecte la salida del primer inversor a la entrada del segundo inversor. Use el osciloscopio para medir la tensión de salida del primer inversor.

EXPERIMENTO CON UNA COMPUERTA INVERSORA HCT 13. Estudie el diagrama del circuito HCT.

14. Conecte el circuito como se muestra en la figura.

EB-220

2-4

15. Conecte la salida TTL/CMOS del generador de señales en la entrada G 1, y ajuste su frecuencia a 100 kHz. 16. Mida con un osciloscopio el tiempo de caída de la señal de salida. ¿Es posible medir el tiempo de caída? Sí. No. 17. Mida las tensiones de 0 lógico y 1 lógico que aparecen en la salida OUT3 del inversor. NIVEL "1" (V)

NIVEL "0" (V)

CARGA NINGUNA R 13 a TIERRA R 13 to 5V

18. Conecte el resistor R 13 entre la salida OUT3 del inversor y tierra, y vuelva a medir. 19. Conecte el resistor R 13 entre la salida OUT3 del inversor y la tensión de alimentación de +5 V. Vuelva a medir.

EB-220

3-1

LECCIÓN No. 3: COMPUERTAS LOGICAS CMOS - III OBJETIVOS Esta lección contiene preguntas de repaso que examinarán sus conocimientos acerca de los temas tratados en las lecciones anteriores: Compuertas Lógicas CMOS (I + II).

PREGUNTAS de RESUMEN 1. ¿Cuándo es máxima la corriente consumida por el circuito CMOS? En el estado de "0" lógico. En el estado de "1" lógico. Durante las transiciones. 2. ¿Ha logrado Ud. medir la corriente de entrada a la compuerta CMOS? No. La corriente de entrada es demasiado alta para poder ser medida. No. La corriente de entrada es menor que la resolución del multímetro. Sí. La corriente es 0.2 A. Sí. La corriente es 20 mA. 3. ¿Cuáles son los puntos de trabajo (V DS e ID) del transistor NMOS del inversor, en ambos estados de salida? En "0": V DS = 0, En "0": V DS = 5V, En "0": V DS = 0, En "0": V DS = 5V,

ID = 0.En "1": V DS = 5V, ID » 0. ID=0.1AEn "1": V DS = 5V, ID » 0. ID = 0. En "1": V DS = 5V, ID=0.2A. ID»0.En "1": VDS = 0, ID=0.

4. ¿Cuáles son los puntos de trabajo (VDS e ID) del transistor PMOS del inversor, en ambos estados de salida? Note que la corriente consumida es muy baja en ambos estados del inversor. En "0": V DS = 0, En "0": V DS » 5V, En "0": V DS = 0, En "0": V DS = 5V,

ID = 0.En "1": V DS » 5V, ID » 0. ID=0.1AEn "1": V DS » 5V, ID » 0. ID = 0. En "1": V DS = 0, ID=0.2A. ID»0.En "1": VDS = 0, ID=0.

EB-220

LECCIÓN No. 4: COMPUERTAS DTL NAND - I OBJETIVOS Una vez completadas estas actividades de laboratorio, Ud. conocerá: 1. La operación de la compuerta NAND. 2. Las características de la Familia DTL.

DISCUSION En la familia DTL, los diodos de entrada implementan las funciones lógicas y el transistor controla el nivel de salida. El llamado fan-out es el número máximo de entradas que se pueden conectar a la salida de la compuerta. La familia DTL no se usa más. La hemos mencionado para mostrar cómo trabaja una etapa de salida con una resistencia de elevación, y también para presentar un circuito de dos entradas. DTL es la base de muchas otras familias lógicas.

AUTOEXAMEN Estudie el siguiente circuito:

En los siguientes cálculos suponga que: VICE sat = 0.2 V, VI BE sat = 0.7 V VIBE (umbral de conducción) = 0.5 V β típico = 70, Vt diodo = 0.6 V, Vd encendido = 0.7 V

4-1

EB-220

4-2

Calcule la tensión de salida OUT 1 para todas las cuatro combinaciones posibles de las entradas IN 1 e IN2, y demuestre que el circuito implementa la función lógica NAND.

IN1

IN2

0 0 1 1

0 1 0 1

Tensión de Salida

Nivel Lógico

Si desea ejecutar un ejercicio que trata acerca de los niveles lógicos bajo distintas condiciones de operación, oprima el icono de Aplicación en la esquina inferior derecha de la pantalla. La salida de una compuerta DTL se halla en "0". El transistor de salida debe ser capaz de drenar hasta 1.05 mA de cada compuerta conectada en etapa siguiente. Cuando el transistor de salida entra en saturación, Ic = 42 mA. Dados estos valores, calcule el fan-out N de la compuerta DTL (suponga β = 70). N = 12 N = 38 N = 63 N = 22


Bastidor EB-2000 Plaqueta de circuito impreso EB-220 Juego de cordones de puenteo DL-20 Osciloscopio de doble trazo DMM (multímetro digital)

PROCEDIMIENTO 1. Conecte la plaqueta EB-220 en las guías del bastidor EB-2000 y verifique la conexión.

EB-220 2. Estudie el diagrama del circuito de la compuerta DTL NAND.

3. Conecte el circuito DTL como se muestra en la figura:

4. Fije los valores lógicos en las entradas IN 1 e IN2 conectándolos a masa o a +5 V, según se requiera. 5. Mida la tensión de salida para las cuatro posibles combinaciones de IN1 e IN2, y anote los resultados en la tabla.

4-3

EB-220

4-4

IN1

IN2

0 0 1 1

0 1 0 1

Tensión de Salida

Nivel Lógico

6. Desconecte la entrada IN 2 y mida la corriente que circula a través de D1, para IN1 = 0 e IN1 = 1. Para entrada "0", I = ________mA Para entrada "1", I = ________mA 7. Mida la tensión VCE para 0 y para 1 en la salida (R 3 desconectado). Para salida "0" V CE = ________ mV Para salida "1", V CE = ________ V 8. Conecte IN1 a la tensión de entrada de lógica 1, e IN 2 a la tensión de entrada de onda cuadrada de 100 kHz (use la salida TTL/CMOS del generador de señales). Conecte OUT 1 al osciloscopio y mida el tiempo de subida. Con R 3 desconectado, el tiempo de subida es: = ________ μseg Con R 3 conectado el tiempo de subida es: = ___________ μseg Conecte R 3 en paralelo con R 4 y verifique el cambio en la señal de salida. 9. Conecte la salida OUT 1 al circuito de carga DTL/TTL LOAD (la entrada del circuito de carga está en el cátodo de D 5). NOTA: En este estado operamos el circuito con una carga similar a una etapa DTL.

EB-220

4-5

10. Mida la corriente entre OUT 1 y el circuito de carga cuando OU 1 = 0 y OUT 1 = 1. Si la entrada vale "1", la corriente es: = ________ mA Para una entrada "0", la corriente es: = ________ mA 11. Conecte una onda cuadrada a IN 2, como en el paso 8. Compare la tensión de salida con la obtenida en ausencia de carga. 12. Conecte R 6 en paralelo con R 5.

EB-220 13. Mida la corriente de salida, y anótela. Compare el efecto de esta carga sobre la señal de salida. NOTA: Cuando R 6 está conectado en paralelo con R 5, la carga del circuito equivale a 14 entradas DTL. Para entrada "1", la corriente es: = ________ mA Para entrada "0", la corriente es: = ________ mA

4-6

EB-220

5-1

LECCIÓN No. 5: COMPUERTAS DTL NAND - II OBJETIVOS Esta lección contiene preguntas de repaso que examinarán sus conocimientos sobre los temas tratados en la lección anterior: Compuertas DTL NAND I.

PREGUNTAS de RESUMEN 1. El resistor conectado entre el colector de Q 1 y Vcc es denominado resistor elevador (o de "pull-up"). En nuestro circuito, el resistor elevador es implementado tanto por R 4 como por R 3||R 4. Al disminuir R 3, ____________ el tiempo de subida y ___________ la corriente consumida desde la fuente de alimentación. Aumenta, Aumenta. Aumenta, Disminuye. Disminuye, Aumenta. Disminuye, Disminuye. 2. ¿Cómo afectará el capacitor C 1 al tiempo de subida de la señal de salida? C1 desacelera el tiempo de subida de la señal de salida. C1 acelera el tiempo de subida de la señal de salida. C1 no afecta el tiempo de subida de la señal de salida.

3. ¿Continuará el circuito operando correctamente después de conectar en la salida una carga equivalente a 14 circuitos de entrada (R 16)? No, el circuito no opera normalmente. Sí, el circuito opera normalmente.

EB-220

LECCIÓN No. 6: COMPUERTA INVERSORA TTL - I OBJETIVOS Una vez completadas estas actividades de laboratorio, Ud. estará capacitado para saber: 1. Cómo trabaja un circuito inversor. 2. Las características de la familia lógica TTL.

DISCUSION La familia TTL (Lógica Transistor-Transistor) es una familia lógica muy popular. Es la base de muchas otras familias lógicas (LSTTL, ALSTTL, F etc.). Las modernas familias lógicas CMOS, tales como HC y HCT, fueron inspiradas por desarrollos de la familia TTL. En este circuito tenemos un circuito de actuación que incluye un componente activo. Esta etapa de salida es denominada tótem.

AUTOEXAMEN Estudie el circuito que se muestra a continuación:

Calcule la corriente suministrada al circuito por la fuente de alimentación, en ambos estados, si se conecta una etapa idéntica a la salida. Oprima el icono de Sugerencia para obtener más datos. Para la salida "0" la corriente es: = ________ mA Para salida "1" la corriente es: = ________ mA

6-1

EB-220


Bastidor EB-2000 Plaqueta de circuito impreso EB-220 Juego de cordones de puenteo DL-20 Osciloscopio de doble trazo DMM (multímetro digital)

PROCEDIMIENTO 1. Conecte la plaqueta EB-220 en las guías del bastidor EB-2000 y verifique la conexión. 2. Estudie el diagrama del circuito.

3. Conecte el circuito TTL como se muestra en la figura para cargar la salida de la compuerta:

6-2

EB-220

6-3

4. Conecte IN3 a las fichas de masa y de +5V de la plaqueta EB-220, y anote el valor de V OUT2 en ambos estados lógicos. VOUT2 Nivel de Entrada

Tension V

Nivel Logico

0 1 5. Mida el consumo de corriente del circuito, la corriente de entrada en IN 3, y la corriente de carga de salida en ambos estados lógicos. Anote los resultados en la tabla (¡preste atención al signo de la corriente!). Nivel de Entrada

Corriente alim. Corriente entrada mA mA

Corriente salida mA

6. Mida los parámetros de trabajo de Q 2 y las tensiones de salida para las entradas 0 y 1.

EB-220

6-4 ENTRADA "0" ENTRADA "1"

Ic Vce Ic Vce

TRANSISTOR Q2 lin = mA mV lin = mA V

Vout

≈

V

≈

mV

Mida los parámetros de trabajo de Q 3 y las tensiones de salida para las entradas 0 y 1. ENTRADA "0" ENTRADA "1"

Ic Vce Ic Vce

TRANSISTOR Q3 IR8 = mA mV IR8 = mA V

Vout

≈

V

≈

mV

7. Conecte R 6 en paralelo con R 5 y mida las tensiones para los dos niveles lógicos de la salida. Para "1" V = ________ mV Para "0" V = ________

V

8. Conecte una señal de onda cuadrada de 100 kHz desde la salida del generador de señales TTL/CMOS a IN 3. 9. Mida y anote el tiempo de subida de la señal de salida. T(subida) de la salida = ________

μseg

EB-220

6-5

10. Desconecte R 6 desde la carga, y verifique su efecto sobre los niveles de tensión de salida. El nivel lógico "0" es reducido en: = ________ V 11. Conecte la salida al resistor R 13 (1KΩ), en vez del circuito de carga. Conecte el segundo terminal de R 13 a masa. ¿Cómo afecta esta carga a la señal de salida? El nivel lógico "1" es reducido en: = ________

V

EB-220

7-1

LECCIÓN No. 7: COMPUERTA INVERSORA TTL - II OBJETIVOS Esta lección incluye preguntas de repaso que examinarán sus conocimientos de los temas tratados en la lección anterior: Compuertas Inversoras TTL - I.

PREGUNTAS de RESUMEN Compare el consumo de corriente medido con el consumo de corriente calculado en la lección anterior. Si la diferencia es significativa, intente determinar la causa. Similar (dentro del ±20%). Diferente (fuera del ±20%). Según nuestros cálculos, la corriente en el estado "0" vale 3.3 mA, y la corriente en el estado "0" es 1.05 mA. Sus mediciones no deberían diferir en más del 10% de estos valores. 1. Calcule el consumo de corriente del circuito, suponiendo que la mitad del tiempo la entrada está en estado "1" y la otra mitad del tiempo en estado "0". 4.4 mA. 3.3 mA. 12 mA. 2.18 mA. 2. ¿Por qué aumentó la tensión de salida correspondiente al nivel lógico 0, cuando se conectaron en paralelo las 14 etapas de salida? Aumenta la corriente de la fuente de alimentación. El transistor de salida consume más corriente y el transistor se satura menos. El transistor de salida consume menos corriente y el transistor se satura más. Aumenta la resistencia del transistor de salida.

EB-220

8-1

LECCIÓN No. 8: COMPUERTA ECL NOR OBJETIVOS En esta lección, Ud. se familiarizará con las características de la compuerta ECL NOR.

DISCUSION El circuito ECL que usaremos en este experimento es parte de un circuito integrado 10102 ECL. Este componente contiene cuatro compuertas NOR de dos entradas. Los terminales están numerados en el 10102 del modo mostrado a continuación.

La compuerta inferior (que posee dos salidas) será usada para obtener tensiones cuyos niveles lógicos son los generalmente usados en circuitos ECL. Esta compuerta está marcada en la plaqueta como G 2. Los niveles lógicos en la salida de G 2 se usan para analizar la compuerta ECL NOR marcada G 3 en la plaqueta.

AUTOEXAMEN Utilice el icono de Sugerencia para contestar la siguiente pregunta: 1. ¿Cuáles son los valores de V CC1, VCC2 y VEE recomendados por el fabricante? VCC1 = ________ V VCC2 = ________ VEE = ________

V V

EB-220

8-2

2. Al suministrar estas tensiones al componente, ¿cuáles son las tensiones de salida de los niveles lógicos 0 y 1? Para "0" : _______ V Para "1" : _______ V 3. Suponga que aplicamos las siguientes tensiones de alimentación: VCC1= VCC2 = 5V, V EE = 0. ¿Qué tensiones de salida corresponden a los niveles lógicos? Para "0" : _______ V Para "1" : _______ V

EQUIPO Para realizar este experimento se requiere el siguiente equipo: • • • •

Bastidor EB-2000 Plaqueta de circuito impreso EB-220 Juego de cordones de puenteo DL-20 Multímetro digital (DMM)

PROCEDIMIENTO 1. Conecte la plaqueta EB-220 en las guías del bastidor EB-2000 y verifique la conexión. 2. Estudie el diagrama circuital de la compuerta NOR diferencial de dos salidas ECL (G 2).

EB-220

8-3

3. Conecte el circuito ECL como se muestra en la figura:

4. Mida las tensiones para los niveles lógicos "0" y "1" en la salida ECL. Para "0" : _______ V Para "1" : _______ V 5. Conecte el DMM como amperímetro como se muestra en la animación.

EB-220

8-4

6. Mida la corriente requerida para operar las cuatro compuertas del circuito integrado, si todas las entradas se hallan en estado lógico "0". La corriente es: _______mA 7. Conecte señales de lógica 1 y 0 a G 3 (desde las salidas de G 2). Mida y anote las tensiones y los niveles lógicos para las cuatro combinaciones posibles de entrada. IN5 Tensión (V)

IN6 Nivel lógico 0 0 1 1

Tensión (V)

Nivel lógico

OUT4 Tensión Nivel (V) lógico

0 1 0 1

1 0 0 0

PREGUNTAS de RESUMEN 1. Calcule el consumo de potencia del circuito, y la potencia consumida por cada compuerta en el estado lógico 0 (divida por 4 la potencia total): Consumo de potencia del circuito: _______ mW Consumo de potencia por cada compuerta: _______ mW 2. ¿Opera la compuerta correctamente como compuerta NOR? Sí. No.

EB-220

LECCIÓN No. 9: COMBINACION DE DIFERENTES FAMILIAS OBJETIVOS En este experimento, Ud. estudiará cómo se conectan entre sí compuertas de diferentes familias lógicas.

DISCUSION Las familias lógicas TTL, DTL y CMOS utilizan los mismos niveles de tensión: un 0 lógico está usualmente entre 0 V y 0.8 V, y un 1 lógico está usualmente entre 2.2 V y 5.0 V. Por lo general, la interconexión entre estas dos familias lógicas y sus derivados es una tarea sencilla. En algunos casos, el fan-out de ciertas familias lógicas CMOS puede limitar la capacidad de excitación a una o dos compuertas lógicas. Los niveles lógicos de tensión usados en la familia ECL son diferentes a los usuales. Por ello esta familia no puede ser combinada directamente con otras familias: se necesitan circuitos especiales de traducción para adaptar los niveles lógicos. En este experimento, estudiaremos cómo los circuitos TTL, DTL y CMOS se interconectan entre sí.

AUTOEXAMEN 1. Basándonos en la experiencia adquirida, ¿es posible conectar varias compuertas DTL o TTL a la salida de un componente CMOS? Sí, es posible, ya que el CMOS puede drenar cualquier corriente. No es posible, ya que el componente CMOS sólo puede drenar una cantidad limitada de corriente. 2. ¿Es posible conectar varias etapas de CMOS a una salida TTL o DTL? Sí, es posible ya que la compuerta CMOS no consume una corriente significativa. No, es imposible, ya que la compuerta CMOS consume corriente, y los niveles de tensión serán afectados.

9-1

EB-220



PROCEDIMIENTO 1. Conecte la plaqueta EB-220 en las guías del bastidor EB-2000 y verifique la conexión. 2. Estudie el diagrama del circuito:

3. Conecte el circuito como se muestra en la figura:

9-2

EB-220

9-3

4. Verifique las tensiones de nivel lógico en la salida del inversor CMOS para los niveles lógicos 0 y 1. Para entrada lógica "0" : ______V Para entrada lógica "1" : ______ mV 5. Conecte ahora R 6 en paralelo con R 5, y mida las tensiones para ambos niveles lógicos en la salida, para entradas 0 y 1. Para la entrada lógica "0" : ______V Para la entrada lógica "1" : ______ V 6. Conecte la entrada del inversor CMOS a la salida del inversor TTL, como se muestra en la figura.

7. Suministre niveles lógicos 1 y 0 a la entrada del inversor TTL, y verifique los niveles de la tensión de salida del inversor TTL. Para entrada lógica "0" : ____V Para la entrada lógica "1" : ____mV

EB-220

9-4

8. Estudie este circuito CMOS de tres compuertas cargado.

9. Conecte el circuito de modo que el inversor TTL sea cargado por tres compuertas CMOS inversoras.

10. Mida las tensiones de salida de las compuertas TTL y CMOS cuando a sus entradas se aplican los niveles lógicos 0 y 1. Para la entrada lógica "0" : _______V Para la entrada lógica "1" : _______mV

EB-220

9-5

PREGUNTAS de RESUMEN 1. Un circuito donde una compuerta CMOS excita cinco compuertas CMOS, ¿funcionará correctamente? Sí. No. 2. La familia lógica HCT CMOS puede suministrar la corriente de salida requerida. Un circuito en el que una compuerta TTL es cargada por una compuerta CMOS, ¿funcionará normalmente? Sí. No.

EB-220

LECCIÓN No. 10: DIAGNOSTICO DE FALLAS - PREPARACION OBJETIVOS En esta Lección, Ud. diagnosticará fallas en la plaqueta EB-220, como preparación para la prueba de diagnóstico y la maratón de diagnóstico de las siguientes lecciones.

DISCUSION En esta práctica, Ud. diagnosticará los circuitos incluidos en la plaqueta EB-220. Se usarán todos los circuitos (excepto los componentes ECL). Los componentes ECL no son usados debido a que usan valores de tensión no estándar para representar los niveles lógicos. Estudie el diagrama en bloques del circuito de diagnóstico.

Las fallas son localizadas probando cada etapa del sistema bajo prueba con el fin de determinar si las tensiones de salida o cualquier otro parámetro es similar a los valores que presenta el sistema durante operación normal. Un modo de diagnosticar fallas consiste en ir midiendo a partir de las entradas. Se compara la señal de cada etapa con la esperada, y al hallarse una discrepancia se localizó la avería. Otro posible método es comenzar a medir desde la salida, avanzando en sentido contrario al flujo de la señal. Tras aislar la etapa en donde se sospecha que se halla la falla, se puede tomar una serie de mediciones dentro de la misma para hallar el subsistema o componente averiado. En esta lección Ud. realizará una serie de mediciones que lo prepararán para los ejercicios que deberá resolver más adelante.

10 -1

EB-220

EQUIPO El equipo que se precisa para este experimento es: • • • •


PROCEDIMIENTO 1. Conecte la plaqueta EB-220 en las guías del bastidor EB-2000 y verifique la conexión. 2. Estudie el circuito.

3. Conecte el circuito como se muestra en la figura.

10 -2

EB-220

10 -3

4. Conecte las entradas lógicas a IN 2 e IN4 (como fue descrito previamente, IN1 está desconectado en el circuito TTL y por eso está en lógica 1). 5. Compruebe la operación del circuito.

IN2

IN4

0 0 1 1

0 1 0 1

OUT

6. Mida la tensión en los puntos de prueba listados en la tabla y anote los resultados. Repita las mediciones para las cuatro combinaciones posibles de IN2 e IN4. IN2

IN4

OUT

0

0

0 1

OUT 3 CMOS OUT2 OUT1 PIN 9

V

V

V

1

V

mV

-----

0

V

V

V

mV mV V

V V mV

VR2 mV mV mV

IN1 mV mV V

1

1

V

mV

V

V

mV

mV

V

7. Conecte a IN2 una señal TTL/CMOS de 100 kHz. 8. Conecte alternativamente un 0 lógico y un 1 lógico a IN 4. 9. Para ambas condiciones, mida las formas de onda en las salidas OUT 1 y OUT 2 y dibuje sus diagramas de tiempos. Sugerencia: Primero decida ¿cuáles son las fases relativas de las formas de onda en el diagrama?

EB-220

LECCIÓN No. 11: DIAGNOSTICO - PRUEBA OBJETIVOS Tras una breve discusión acerca de cómo se diagnostican averías, Ud. será interrogado mediante cuatro fallas que serán insertadas aleatoriamente.

DISCUSION En esta Lección se evalúan sus habilidades de diagnóstico. Ud. necesitará los valores de los puntos de prueba y las formas de onda que ha medido en la Lección anterior. Estudie el circuito que Ud. ya armó y conectó.

El procedimiento adecuado para diagnosticar averías consiste en recorrer el circuito, midiendo las tensiones clave y comparándolas a las tensiones que presentaría el circuito en operación normal. El nodo al que se halla conectado un componente defectuoso presentará una tensión distinta a la esperada. Para aislar el componente averiado, deberá medir en las proximidades del nodo del que se sospecha. En el modo de Prueba, la unidad EB-2000 inserta automáticamente, al azar, una de cuatro posibles fallas. Cuando halle Ud. la avería, seleccione la descripción más adecuada de la tabla de fallas. Si Ud. no localiza la falla dentro de los 20 minutos, la descripción correcta será resaltada en la pantalla. Se permiten hasta tres intentos. Cada intento incorrecto reducirá su calificación en ocho (8) puntos.

11 -1

Si Ud. localiza todas las fallas, sin equivocarse nunca, dentro de los 20 minutos, recibirá Ud. un adicional de cuatro (4) puntos. EB-220



Descripción de Fallas Si el circuito no está conectado, conéctelo como se muestra en la figura:

11 -2

EB-220

11 -3

Componente CMOS CMOS OUT3 CMOS DTL HCT Q3 R1 R1 DTL Q1 R8 DTL CMOS TTL R2 DTL CMOS HCT

Descripción de Falla Terminal 8 desconectado Circuito sin conexión a masa OUT3 conectado a masa Terminal 6 desconectado OUT1 cortocircuitada a Vcc Circuito sin conexión a masa Emisor y colector cortocircuitados R1 desconectado de Vcc Resistor cortocircuitado Circuito desconectado de Vcc Emisor no conectado a masa Resistencia demasiado alta IN2 cortocircuitado Puntos 8 y 13 cortocircuitados Circuito desconectado de Vcc Resistor cortocircuitado IN1 conectado a masa Circuito abierto en el punto Circuito desconectado de Vcc

EB-220

LECCIÓN No. 12: MARATON DE DIAGNOSTICO OBJETIVOS En esta lección, Ud. deberá diagnosticar un gran número de fallas escogidas al azar.

DISCUSION En esta lección se evaluarán sus habilidades de diagnóstico. Ud. necesitará los valores de puntos de prueba y las formas de onda típicos que Ud. midió en la lección anterior. Estudie el circuito que Ud. ya armó y probó.

El procedimiento adecuado para diagnosticar averías consiste en recorrer el circuito, midiendo las tensiones clave y comparándolas a las tensiones que presentaría el circuito en operación normal. El nodo al que se halla conectado un componente defectuoso presentará una tensión distinta a la esperada. Para aislar el componente averiado, deberá medir en las proximidades del nodo del que se sospecha. En el modo de Maratón de Diagnóstico, las averías son insertadas al azar, una a la vez.

12 -1

EB-220 Tras agotarse todas las fallas, se las reinserta en un orden diferente. Al contrario de lo que sucede en el modo de Prueba, en ningún caso se muestra la respuesta correcta, ni siquiera en el caso que Ud. no halle la respuesta correcta. Cada sesión puede constar de hasta 99 intentos, o extenderse hasta 99.9 minutos. Una vez hallado el origen de la falla, seleccione la descripción más adecuada de la tabla de fallas.

EQUIPO Para la Maratón de Diagnóstico se precisa el siguiente equipo: • • • •


Descripción de Fallas Si el circuito no está conectado, conéctelo como se muestra en la figura:

12 -2

Curso EB220 Compuertas

Recommend Documents