COMPUERTAS LÓGICAS Y (AND), O (OR), NO (NOT), NO-Y(NAND), NO-O (NOR) La operación Y operación Y (AND) se (AND) se ejecuta exactamente en la misma forma que la multiplicación ordinaria de unos y ceros. Una salida igual a 1 ocurre sólo en el único caso donde todas las entradas son 1. La salida es 0 en cualquier caso donde una o más entradas son 0. La compuerta Y compuerta Y (AND) se (AND) se muestra en la siguiente figura, en forma simbólica una compuerta Y compuerta Y (AND) de (AND) de dos entradas.
La salida de la compuerta Y compuerta Y (AND) es (AND) es igual al producto producto Y Y (AND) de (AND) de las entradas lógicas; es decir: x=A B. B. n otras palabras, la compuerta Y compuerta Y es es un circuito que opera en forma tal que su salida sea ALTA sólo ALTA sólo ALTAS. n todos los otros casos la salida de la compuerta Y cuando todas sus entradas sean ALTAS. compuerta Y (AND) es (AND) es BAJA. BAJA. La operación O produce un resultado de 1 cuando cualquiera de las !ariables !ariables de de entrada es 1. CERO solamente cuando todas las !ariables de entrada son 0. n La operación O genera un resultado de CERO solamente 1+1+1=1 , etc. la adición O, 1+1=1, 1+1+1=1,
La compuerta O (OR) es (OR) es un circuito que tiene dos o más entradas y cuya salida es igual a la suma O (OR) de (OR) de las entradas. La siguiente figura muestra el s"mbolo correspondiente a una compuerta O de dos entradas. Las entradas A y B son ni!eles de !oltaje lógicos y la salida #o resultado$ x es un ni!el de !oltaje lógico cuyo !alor es es el resultado de la adición O de A y B; esto es: x=A + B. B. n otras palabras, la compuerta O opera en tal forma que su salida sea ALTA si ALTA si las entradas A, o B o ambas están en un ni!el lógico 1. La salida de la compuerta O será BAJA si BAJA si todas las entradas están en el ni!el lógico 0. La operación NO difiere NO difiere de las operaciones operaciones Y Y y y O en que %sta puede efectuarse con una sola !ariable de entrada.
&or ejemplo, si la !ariable A se somete a la operación NO, el resultado x se puede expresar como: ', donde la barra sobrepuesta representa la operación NO. La operación NO se conoce as" mismo como inversor o complemento y estos t%rminos se pueden utili(ar como sinónimos. La compuerta NO se muestra en la siguiente figura, la cual se conoce comúnmente como INVERSOR #INVERTER $. ste circuito siempre tiene sólo una entrada y su ni!el lógico de salida siempre es contrario al ni!el lógico de esta entrada. COMPUERTAS NO-Y (NAND) y NO-O (NOR) stas compuertas se utili(an intensamente en los circuitos digitales. n realidad combinan las operaciones básicas Y, O y NO, las cuales facilitan su descripción mediante operaciones de álgebra booleana que se !erán posteriormente. l s"mbolo correspondiente a una compuerta N Y de dos entradas se muestra en la siguiente figura. s el mismo que el de la compuerta Y, excepto por el peque)o circulo en su salida. Una !e( más, este c"rculo denota la operación de in!ersión. *e este modo la compuerta N Y opera igual que la Y seguida de un INVERSOR.
l s"mbolo correspondiente a una compuerta N O de dos entradas se muestra en la siguiente figura. s el mismo que el de la compuerta O, excepto por el peque)o circulo en su salida. Una !e( más, este c"rculo denota la operación de in!ersión. *e este modo la compuerta N O opera igual que la O seguida de un in!ersor.
COMPUERTAS ADICIONALES
xiste otra compuerta es la O E!CLUSIVA y su complemento o dual N O E!CLUSIVA. La primera nos indica que la salida será un 1 solamente si "#$ del total de las entradas está en 1 o el número de entradas con !alor 1 es %&'$ , y será la salida un 0 si el número de las entradas en 1 es '$ o todas las entradas están en 0; aqu" se aplica una frase de la lógica de proposiciones, para dos entradas, +una entrada u otra pero no ambas+. l s"mbolo propuesto para la compuerta O E!CLUSIVA se muestra a continuación, la expresión de salida de la compuerta es:
La siguiente compuerta N O E!CLUSIVA, en realidad combina las operaciones de una compuerta O E!CLUSIVA y NO. l s"mbolo correspondiente a una compuerta N O E!CLUSIVA de dos entradas se muestra en la siguiente figura. s el mismo que el de la compuerta O E!CLUSIVA, excepto por el peque)o c"rculo en su salida. Una !e( más este c"rculo denota la operación de in!ersión. *e este modo la compuerta N O E!CLUSIVA opera igual que la O E!CLUSIVA seguida de un INVERSOR.
continuación se muestra la configuración interna de algunos circuitos integrados.
PROCEDIMIENTO E!PERIMENTAL A&$ * %"%# .%."%: -ircuito topológico que comprueba las tablas.
•
•
• •
•
•
n el L* #diodo emisor de lu($ 1 se comprobará la tabla de !erdad de la compuerta Y de / entradas. n el L* / se comprobará la tabla de !erdad de la compuerta N Y de / entradas. n el L* se comprobará la tabla de !erdad de la compuerta O de / entradas. n el L* se comprobará la tabla de !erdad de la compuerta N O de / entradas. NOTA: l alumno, o el equipo de trabajo, deberá presentarse al laboratorio con el circuito anterior ya armado y probado. CUESTIONARIO . n una compuerta Y de dos entradas; en una de sus entradas recibe un . y en la otra entrada recibe un "#. 2C"3* " $*%4$/. /5 0i una compuerta N Y recibe las mismas se)ales de entrada de la pregunta anterior, 2C"3* " $*%4$/. 1. 0i a una compuerta O llegan a sus entradas dos "#, 2C"3* " $*%4$6 2. 0i en el circuito de la práctica son desconectadas las entradas 1 y / del *3&, 27"8 * 9" '$$ # * LED/. 4. n un circuito integrado TTL #5ransistor 65ransistor6Logic$ en las entradas de cualquier compuerta por definición se considera 2U# uno : "# cero/. ;5 78u% es lo que pasa con un L* si es conectado en polari(ación in!ersa/.
• •
9. 7 qu% rango de !oltaje se le considera un uno lógico/. . 7 qu% rango de !oltaje se le considera un cero lógico/. &<-53- = NOMBRE DE LA PRÁCTICA:
Álgebra de Booleana
• • • • • •
•
OBJETIVO DE LA PRÁCTICA: 1.- l alumno .&'<$3 en el laboratorio el dise)o optimi(ado de un circuito, utili(ando el 3*<$ 4 B*; reportando !entajas que se obtienen. =.6 Simular en el pr!rama "imula#r pr$eu" l" %ir%ui$" prpue"$" para la pra%$i%a & %mpr'ar (ue "u" re"ul$a#" "ean l" %rre%$". D)RACI*N: D $5 MATERIAL NECESARIO: Una fuente de !oltaje de 4>. *os *3&. 5res L* #no importa el color $. ?nce resistencias de 29@?. *os tablillas de conexiones #protoboard$. Los siguientes circuitos integrados:#55L$. *os 92L0@, dos 92L0, dos 92L0@2, dos 92L01=, un 92L0=. lambre para conexiones. 0e tiene el siguiente %ir%ui$ l+!i%:
La $<*$ 4 >4$4 del circuito anterior es:
A su .%."% '*:%. es el siguiente:
0ea ? la salida del circuito, simplificando la función lógica del circuito original utili(ando el álgebra de Boole, tenemos:
el diagrama de la función del circuito reducido es:
0u $<*$ 4 >4$4 es:
A su .%."% '*:%. es:
-onstruyendo el circuito reducido utili(ando únicamente compuertas N-Y, utili(ando el álgebra de Boole.
0u $<*$ 4 >4$4 es:
C%."% '*:%.:
•
• •
PROCEDIMIENTO E!PERIMENTAL 15 A&$ los tres circuitos anteriores: l original, el reducido y el que esta CecCo a base de puras compuerta N-Y. /5 R'$ !entajas y des!entajas de la utili(ación de el álgebra de Boole. 1. -omo recomendación; el circuito reducido y el circuito CecCo con puras compuertas N Y,$&$* en una misma tablilla de conexiones, utili(ando las mismas se)ales de *3&.
• • • • • •
NOTA@ l alumno o el equipo de trabajo deberán presentarse al laboratorio con los circuitos anteriores ya armados. CUESTIONARIO . 7-uál es el costo del circuito original/. =. 7-uál es el costo del circuito reducido/. 1. 7-uál es el costo del circuito CecCo sólo con compuertas N-Y/. 2. 78u% !entajas se obtiene al utili(ar el álgebra de Boole/. 4. 7ncontraste alguna diferencia en la se)al de salida de los tres circuitos anteriores/. D. 0i ocuparas alguno de los tres circuitos anteriores 7cuál utili(ar"as/ y 7por qu%/. PRCTICA NOMBRE DE LA PRÁCTICA:
Mapas de Karnaugh
• • • • • • • •
OBJETIVO DE LA PRÁCTICA: 1.- C&'<$ la importancia de los mapas de $#$" en la solución de problemas, basándose en la suma de productos. =.6 Simular en el pr!rama "imula#r pr$eu" l" %ir%ui$" prpue"$" para la pra%$i%a & %mpr'ar (ue "u" re"ul$a#" "ean l" %rre%$". D)RACI*N: C"$ $5 MATERIAL NECESARIO: Una fuente de !oltaje de 4>. *os *3& de entradas. *os L* # no importa el color$. C$. resistencias de 0 6.. *os tablillas de conexiones # pr$'ar# $. Los siguientes circuitos integrados #55L$ *os 0, 5res 0F, 5res S/, *os /1. lambre para conexiones. PROBLEMA 1 Las cuatro l"neas que entran al circuito lógico combinacional que se ilustra en la figura 0iguientes, lle!an un dígito decimal codificado en binario. s decir, los equi!alentes binarios de los d"gitos decimales 0- pueden aparecer en las l"neas A B C D. l bit más significati!o es A.
Las combinaciones de !alores correspondientes a los equi!alentes binarios de los números decimales 101H nunca aparecerán en las l"neas. La única salida ? del circuito debe ser 1 si y sólo si las entradas representan un número que sea . o una '#.%$ 4 /. D% * .%."%5 SOLUCIÓN Las posibles combinaciones de las entradas al circuito son las siguientes:
Las combinaciones de entrada al circuito que conformen un número que sea potencia de / o un ., se representaron en la salida con un "#, entre el inter!alo de 0-, las que no cumplen con estas condiciones se representaron con un ., y el resto de las combinaciones que componen las cuatro !ariables, o sea, el inter!alo de 10-1H, son irrele!antes y se representaron con una x. La función ? de salida en forma canónica es:
Lle!ando esta función al mapa de Karnaugh en forma de &%#%8&%#, tenemos:
La "#.%:# &K#%&$ resultante es:
l 4%$$&$ del circuito quedó de la siguiente manera:
A el .%."% '*:%. es el siguiente:
PROCEDIMIENTO E!PERIMENTAL A&$ el circuito topológico anterior y comprobar su salida con la tabla funcional obtenida en la solución. NOTA@ l alumno, o el equipo de trabajo, deberán presentarse al laboratorio con el circuito anterior ya armado. 5raer fuente de !oltaje de 4>. PRCTICA NOMBRE DE LA PRACTICA:
Sumador y Restador
• • • • • • • •
OBJETIVO DE LA PRÁCTICA: 1.- l alumno .&'<$3 el funcionamiento del dise)o de un "&$4 , un &%"&$4 , un $4 y un &%$4 , utili(ando compuertas básicas. =.6 Simular en el pr!rama "imula#r pr$eu" l" %ir%ui$" prpue"$" para la pra%$i%a & %mpr'ar (ue "u" re"ul$a#" "ean l" %rre%$". D)RACION: C"$ $5 MATERIAL NECESARIO "# de !oltaje de 4>. *os *3& de . D. diodos LED, no importa el color. D%.%. resistencias de 0. D tablillas para conexiones # pr$'ar# $. Los siguientes circuitos integrados o equi!alentes: *os LS0F, dos LSF;, dos LS/ y un LS0. lambre para conexiones. SEMISUMADOR.. Este contiene un bit para el ."&$4, otro para el "&$4 y se puede tener un bit de $.$, C.
D%$$&$ *%. del semisumador
A su .%."% '*:%. es:
*onde S es representado por el diodo LED 1 y el diodo LED , es C. SUMADOR COMPLETO@ -uando además de tener los = bits correspondientes al ."&$4 y al asunto, se tiene un acarreo inicial C0, con acarreo final C.
A su 4%$$&$$ *%. es:
*onde la compuerta O de tres entradas se obtu!o a partir de dos compuertas O de dos entradas. A su .%."% '*:%. es:
*onde el diodo LED 1 es S y el diodo LED , es C .
A su .%."% '*:%. es:
*onde el diodo LED 1 es S y el diodo LED , es C. PRCTICA H NOMBRE DE LA PRÁCTICA:
Multivibradores Biestables (F!"#F$"S%
• • • • •
•
•
OBJETIVO DE LA PRÁCTICA: 15 C&'<$ las tablas de !erdad del los multi!ibradores biestables S-C, J-, D y T, cuando son disparados por flanco negati!o #TPN$. =.6 Simular en el pr!rama "imula#r pr$eu" l" %ir%ui$" prpue"$" para la pra%$i%a & %mpr'ar (ue "u" re"ul$a#" "ean l" %rre%$". D)RACI*N: $5 MATERIAL NECESARIO: "# de !oltaje de 4>. *os $<*%**$ para conexiones # pr$'ar# $. *os DIP de F. ?nce 4%4 L* #H rojos, H !erdes y 1 amarillo$. Las siguientes %#.%$: Una de // 6 #R1$ y dieciocCo de 06 Un ' de M6 #R, $. Los siguientes .%."% %#$4 #55L$. Un LS1H, dos 92L09D ó LS11/, un LS0 y un LMHHH. Un .$'$.% de 1 &. lambre para conexiones. l elemento de memoria más importante es el &"*%>%<$4 #MVB$, #lip-lp, FF , por su nombre en ingl%s$, que está formado por un ensamble de compuertas lógicas. unque una compuerta lógica, por s" misma, no tiene la capacidad de almacenamiento, pueden conectarse !arias configuraciones de compuerta que se utili(an para producir estos multi!ibradores.
%5 H51 0"mbolo general para el lip-lp y definición de sus dos posibles estados de salida. La Fig. 4.#a$ muestra el tipo de s"mbolo general empleado para un lip-lp. l s"mbolo indica el FF tiene dos salidas, marcadas como 7 y , que son in!ersas entre s". n realidad, se puede utili(ar cualquier letra, pero la 7 es la de uso más extendido. La salida 7 recibe el nombre de salida normal del FF , mientras que es la salida negada o in!ertida del FF . -ada !e( que se Caga referencia al estado de un FF , %ste será el estado de su salida normal 7; se sobreentiende que la salida in!ertida , se encuentra en el estado opuesto. &or ejemplo, si se afirma que el FF se encuentra es estado ALTO #1$, significa que 7=1; si se se)ala que el FF se encuentra en el estado BAJO #0$, entonces 7=0. -laro esta que el estado siempre es el in!erso de 7. &or lo tanto, un FF tiene dos estados permisibles de operación, como se indica en la Fig. 4.#b$. Gótese las diferentes formas que se emplean para Cacer referencia a los dos estados. s necesario familiari(arse con cada una de ellas, ya que todas son de uso común. -omo lo indica el s"mbolo de la Fig. 4.#a$ un FF puede tener una o más entradas. Estas se emplean para pro!ocar que el FF Caga transiciones Cacia atrás y Cacia adelante entre sus posibles estados de salida. -omo se !erá más adelante, la en$ra#a #el FF "+l $iene (ue re%i'ir un pul" mmen$ne para %am'iar el e"$a# #e "u "ali#a & /"$a permane%er en el nue0 e"$a# an #e"pu/" #e la #e"apari%i+n #el pul" #e en$ra#a. sta es la caracter"stica de memoria del FF. l lip-lp tambi%n se conoce con otros nombres, entre ellos % <3%. y &"*%>%<$4 <%$<*5 l t%rmino re!i"$r '"i% se utili(a para ciertos tipos de lip-lp" que se describen más adelante. l t%rmino mul$i0i'ra#r 'ie"$a'le es un nombre más t%cnico para un lip-lp, pero es muy largo para ser utili(ado con frecuencia. REGISTRO BSICO CON COMPUERTAS N Y (&'&)
*os compuertas &$R acopladas trans!ersalmente se pueden utili(ar como un registro básico con compuerta &$R . l arreglo que se muestra en la Fig. 9.1 #a$ es semejante al registro básico, excepto que las salidas 7 y tienen posiciones in!ertidas. l análisis de la operación del registro básico &$R puede efectuar exactamente de la misma forma que el registro básico &'&. Los resultado se dan en la tabla de !erdad de la Fig. 9.1 #b$ y se resumen como sigue: H5 INICIO=BORRAR=05 sta es la condición normal del registro básico &$R y no tiene efecto alguno sobre el estado de salida 7 y permanecerán en cualquier estado en que se encontraran antes de esta condición de entrada.
;5 INICIO=1, BORRAR=05 sto siempre Cará 7=1, donde permanecerá aún despu%s de que INICIO retorne a 0. 5 INICIO=0, BORRAR=15 sto siempre Cará 7=0, donde se quedará aun despu%s de que BORRAR regrese a 0. F5 INICIO=1, BORRAR=15 sta condición intenta %#%.%$ y <$ el registro básico al mismo tiempo y produce 7= =0. 0i las entradas se regresan a 0 simultáneamente, el estado de salida resultante es %&'4.%<*. N 4< "$ $ .#4%.%:# 4 #$4$ . l registro básico de la compuerta &$R opera exactamente igual que el registro básico &'& excepto que las entradas INICIO y BORRAR son acti!as en ALTO en !e( de acti!as en BAJO y el estado normal en reposo es INICIO = BORRAR = 0. 7 se fijará en ALTO por medio de un pulso ALTO en la entrada INICIO y se Cará BAJO por medio de un pulso ALTO en la entrada BORRAR. l s"mbolo de bloque simplificado del registro básico &$R de la Fig. 9.1#c$ las entradas S y C son acti!as en ALTO. Los sistemas digitales pueden operar en forma %#.:#%.$ o $%#.:#%.$. n los sistemas a"in%r+ni%" las salidas de los circuitos lógicos pueden cambiar de estado en cualquier momento en que una o más de las entradas cambien. n los sistemas "in%r+ni%" los tiempos exactos en que alguna salida puede cambiar de estados se determinan por medio de una se)al, que comúnmente se denomina, de *. sta "e2al #e rel3 es una serie de pulsaciones rectangulares o cuadradas, como se muestran en la Fig. 962. La "e2al #el rel3 se distribuye a todas las partes del sistema y mucCas #o incluso todas$ las salidas del sistema pueden cambiar de estado sólo cuando el reloj Cace una transición. Las transiciones #tambi%n denominadas flancos$ se indican en la Fig.962. -uando el reloj cambia de 0 a 1, a %ste se le denomina $#%.%:# .# '#4%# '%%>$ (TPP) cuando el reloj pasa de 1 a 0, a esta se le conoce como $#%.%:# .# '#4%# #$%>$ (TPN)5 F!"#F$" SINCRONI?ADO POR RELOJ. xisten !arios tipos de FF sincroni(ados por reloj. Las principales caracter"sticas, que son comúnmente a todos ellos, son: 15 Los FF sincroni(ados por reloj, tienen una entrada de reloj que comúnmente está marcada como CL, C o CP. n mucCos FF sincroni(ados por reloj, la entrada CL es disparada por flanco, lo que significa que es acti!ada por una transición de la se)al; esto se especifica por la presencia de un peque)o triángulo sobre la entrada CL. n la Fig. 962 #a$ se acti!a la entrada CL sólo cuando ocurre una $ran"i%i+n %n pen#ien$e p"i$i0a #TPP$; la entrada no es afectada en ningún otro tiempo. n la Fig. 9 2#b$, se acti!a la entrada CL sólo cuando se presenta una $ran"i%i+n %n pen#ien$e ne!a$i0a #TPN$, lo que se simboli(a con un peque)o circulo. /5 Los FF sincroni(ados por reloj tambi%n poseen una o más entradas de control que pueden tener !arios nombres, lo que depende de su operación. Las entradas de control no tendrán efecto sobre 7 Casta que ocurra la transición acti!a del reloj. n otras palabras, su efecto esta sincroni(ado con las se)ales aplicadas en la entrada CL. &or esta ra(ón, estas entradas reciben el nombre de entradas sincrónicas de control. &or ejemplo, las entradas de control FF en la Fig. 962 #a$ no tendrá efecto sobre 7 Casta que ocurra una TPP en la se)al del reloj. *el mismo modo, las entradas de control de la Fig. 96 2#b$ no tendrán efecto Casta que se presente una TPN en la se)al de reloj.
%5 - Los FF sincroni(ados por reloj tienen una entrada de reloj #CL$ que es acti!a sobre #a$ TPP o #b$ TPN. Las estradas de control determinan el efecto que tendrá la transición acti!a del reloj. PROCEDIMIENTO E!PERIMENTAL 15 A&$ el circuito topológico siguiente. C%."% '*:%. 1: -ontiene / FF tipo S-C asincrónicos, uno CecCo por compuertas &'& y el otro CecCo por compuertas &$R .
/5 C&'<$ sus tablas de !erdad que se mencionaron con anterioridad. 5 A&$ el circuito topológico siguiente: C%."% '*:%. /@ -ontiene los lip-lp" J-, D y T, los tres sincroni(ados por reloj, cada uno con dos entradas asincrónicas INICIO #PRE $ y BORRAR #CLR $.
n el .%."% '*:%. /, los canales del *3&; el 1 representa a H, el / a , el a D, el a & y el H a CLR. l diodo L* D , muestra los pulsos del reloj. 5 -onsultar las configuraciones internas de los circuitos integrados a utili(ar, en el manual -I 0emiconductors. H5 A"$ el preset con el desarmador a su máxima resistencia. ;5 -olocar todos los canales del *3& en circuito abierto #O$. 5 -uando se !ayan a comprobar las tablas de !erdad de los FF J- y T, reali(ar los cambios en el *3& cuando D se encuentre en 0 #apagado$ para poder obser!ar mejor como dependen las entradas de control #sincrónicas$ del flanco negati!o del reloj. F5 C&'<$ la tabla de !erdad del lip-lp J- disparado por flanco negati!o #TPN$ que se encuentra en la página 21,
1/5 L*>$ las entradas de control J y a . 15 D%&%#"% con el desarmador la resistencia en el preset . 15 C$ el canal del *3&, acti!ando as" la entrada asincrónica PRE, y obser!ar que sucede en el circuito. 1H5 R$ a $FF la entrada del *3& ##e"a%$i0ar PRE$. 1;5 C$ el canal H del *3&, que es la entrada asincrónica CLR, y obser!ar que sucede en el circuito. 15 C#.$* un in!ersor al pulso del reloj, para que a los circuitos integrados llegue la se)al del reloj in!ertida. 1F5 A#$ las obser!aciones. 15 E#$ en el reporte correspondiente a esta práctica el 4%$$&$ 4 *$ .#%"$.%:# %##$ de los circuitos integrados utili(ados.
N$@ l alumno o el equipo de trabajo deberá presentarse al laboratorio con los circuitos anteriores ya armados. CUESTIONARIO . 78u% sucede cuando es $.%>$4$ la entrada asincrónica PRE en los L*/ =. 78u% sucede cuando es $.%>$4$ la entrada asincrónica CLR en los L*/ 1. 78u% tipo de flanco es el que dispara a los FF utili(ados/ 2. -uando in!ertiste el pulso del reloj 7-ómo se comportó el disparo por flanco/ 4. -uando lle!aste las entradas J y a 1 7este lip-lp se comportó como tipo T/ D. 7*e qu% manera podr"as Cacer el lip-lp S-C sincroni(ado por reloj/ 9. n base a los conocimientos obtenidos de los lip-lp", 4%$ un *%&%#$4 4 <. Leer más: Cttp:JJKKK.monografias.comJtrabajos@Jpracticas6electronica6digital6iiJpracticas6electronica6 digital6ii.sCtmlix((1od=ia1gn
