INDICE NIDAD 3: SELECCIÓN DE COMPONENTES PARA ENSAMBLE DE EQUIPOS DE CMPUTO 3.1 SISTEMAS NUMERICOS 3.1.1 REPRESENTACION DE CONVERSIONES DE DIFERENTES BASES 3.1.2 OPERACIONES BASICAS 3.1.3 ALGORITMOS DE BOOTH 3.1.4 ALGORITMOS DE DIVISION 3.2 ALGEBRA BOOLEANA, TEOREMAS Y POSTULADOS 3.2.2 MINITERMINOS Y MAXITERMINOS 3.2.3 MAPAS DE KARNAUGH 3.3 LOGICA COMBINACIONAL 3.3.1 COMPUERTAS LOGICAS 3.3.2 DISEÑO DE CIRCUITOS 3.3.3 FAMILIAS LOGICAS 3.3.4 APLICACION DE COMPUERTAS LOGICAS 3.4 LOGICA SECUELCIAL 3.4.1 FLIP-FLOPS 3.4.2 APLICACIONES 3.5 CONVERTIDORES 3.5.1 CONCEPTOS Y CARACTERISTICAS DE LOS CONVERTIDORES 3.5.2 TIPOS ANALOGICO/DIGITAL Y DIGITAL/ANALOGICO
SISTEMAS NUMERICOS Es un conjunto de dígitos que sirven para representar una cantidad contable. El nombre del sistema de numeración que se trate serán los diferentes dígitos posibles para tal representación. Así también los sistemas de numeración se les llama base, de tal manera que el sistema de numeración binario, también se le llama base 2. Los sistemas de numeración más utilizados en electrónica son: y
Binario o Base 2 (0, 1)
y
Octal o Base 8 (0, 1, 2, 3, 4, 5, 6, 7)
y
Hexadecimal o Base 16 (0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F)
y
Decimal o Base 10 (0, 1, 2, 3, 4, 5, 6, 7, 8, 9)
Digito: Es un signo que representa una cantidad contable. Dependiendo del sistema de numeración, serán los diferentes signos que se tenga para representar cualquier cantidad. Numero: Es la representación de una cantidad contable por medio de uno o más dígitos.
REPRESENTACION DE CONVER SIONES DE DIFERENTES BASES Conversiones de un Sistema a Otro Las conversiones entre números de bases diferentes se efectúan por medio de operaciones aritméticas simples. Dentro de las conversiones más utilizadas se encuentran: Conversión de Decimal a Binario
Para la conversión de decimal a binario se emplean dos métodos. El primero es divisiones sucesivas y el segundo es suma de potencias de 2. Por divisiones sucesivas
Se va dividiendo la cantidad decimal por 2, apuntando los residuos, hasta obtener un cociente cero. El último residuo obtenido es el bit más significativo ( MSB MSB) y el primero es el bit menos significativo ( LSB LSB). Ejemplo Convertir el número 15310 a binario.
2
Figura 1.2.1.Ejemplo de conversión de decimal a binario El resultado en binario de 15310 es 10011001 Por sumas de potencias de 2
Este método consiste en determinar el conjunto de pesos binarios cuya suma equivalga al número decimal. Ejemplo Convertir el número 15310 a binario. 7
4
3
0
15310 = 2 + 2 + 2 + 2 = 128 + 16 +8 +1 15310= 100110012
Como se aprecia, si se cuenta con alguna familiaridad con las potencias de 2 este último método es más rápido. Conversión de Fracciones Decimales a Binario
Para la conversión de fracciones decimales a binario se emplean el siguiente método. Por suma de potencias de 2
Emplea la misma metodología de la suma de potencias de 2 pero se trabaja con potencias negativas. Ejemplo Convertir el número 0,87510 a binario. -1)
0,87510 = (2
-2)
+ (2
-3)
+ (2
= 0,5 + 0,25 + 0,125 = 0,1112
Por multiplicaciones sucesivas
La conversión de números decimales fraccionarios a binario se realiza con multiplicaciones sucesivas por 2. El número decimal se multiplica por 2, de éste se extrae su parte entera, el cual va a 3
ser el MSB y su parte fraccional se emplea para la siguiente multiplicación y seguimos sucesivamente hasta que la parte fraccional se vuelva cero o maneje un error moderado. El último residuo o parte entera va a constituir el LSB. Ejemplo
Convertir el número 0,87510 a binario. Número N N X 2 Parte entera Peso
0,875
1,75 1
0,75
1,5
0,5
1,00 1
MSB
1 LSB
Tabla 1.2.1. Ejemplo de Conversión de Decimal a Binario. El resultado en binario de 0,87510 es 0,1112. Conversión de Decimal a Hexadecimal
En la conversión de una magnitud decimal a hexadecimal se realizan divisiones sucesivas por 16 hasta obtener un cociente de cero. Los residuos forman el número hexadecimal equivalente, siendo el último residuo el dígito más significativo y el primero el menos significativo. Ejemplo Convertir el número 186910 a hexadecimal.
Figura 1.2.2. Ejemplo de Conversión de decimal a hexadecimal El resultado en hexadecimal de 186910 es 74D16. Conversión de Decimal a Octal
En la conversión de una magnitud decimal a octal se realizan divisiones sucesivas por 8 hasta obtener la parte entera del cociente igual a cero. Los residuos forman el número octal equivalente, siendo el último residuo el dígito más significativo y el primero el menos significativo. 4
Ejemplo Convertir el número 46510 a octal. Número N N ÷ 8 Parte decimal Parte decimal x 8 Peso
465
58,125 0,125
1
58
7,25
2
0,5
0,875 0,875
0,25
7
LSB
MSB
Tabla 1.2.2. Ejemplo de Conversión de Decimal a Hexadecimal. El resultado en octal de 46510 es 721. Conversión de Binario a Decimal
Un número binario se convierte a decimal formando la suma de las potencias de base 2 de los coeficientes cuyo valor sea 1 (ver lección 1). Ejemplo Convertir el número 11002 a decimal. 3
2
11002 = 1x2 + 1x2 = 1210
Conversión de Binario a Hexadecimal
El método consiste en conformar grupos de 4 bits hacia la izquierda y hacia la derecha del punto que indica las fracciones, hasta cubrir la totalidad del número binario. Enseguida se convierte cada grupo de número binario de 4 bits a su equivalente hexadecimal. Ejemplo Convertir el número 10011101010 a hexadecimal.
Conversión de Binario a Octal
El método consiste en hacer grupos de 3 bits hacia la izquierda y hacia la derecha del punto que indica las fracciones, hasta cubrir la totalidad del número binario. Enseguida se convierte cada grupo de número binario de 3 bits a su equivalente octal. Ejemplo
5
Convertir el número 010101012 a octal.
Conversión de Hexadecimal a Decimal
En el sistema hexadecimal, cada dígito tiene asociado un peso equivalente a una potencia de 16, entonces se multiplica el valor decimal del dígito correspondiente por el respectivo peso y realizar la suma de los productos. Ejemplo Convertir el número 31F16 a decimal. 2
0
31F 16 = 3x16 + 1x16 + 15 x 16 = 3x256 + 16 + 15 = 768 + 31 = 79910
Conversión de Hexadecimal a Binario
La conversión de hexadecimal a binario se facilita porque cada dígito hexadecimal se convierte directamente en 4 dígitos binarios equivalentes. Ejemplo
Convertir el número 1F0C16 a binario. 1F0C 16 = 11111000011002
Conversión de Octal a Decimal
La conversión de un número octal a decimal se obtiene multiplicando cada dígito por su peso y sumando los productos: Ejemplo
Convertir 47808 a decimal. 4780 = (4 x 83 )+(3x82 )+(8x81 )+(0x80 ) = 2048+192+64+0= 2304
Conversión de Octal a Binario
La conversión de octal a binario se facilita porque cada dígito octal se convierte directamente en 3 dígitos binarios equivalentes. Ejemplo
Convertir el número 7158 a binario.
6
7158 = (111001101)2
OPERACIONES BASICAS ALGORITMOS DE BOOTH El algoritmo de Booth es un procedimiento algorítmico para realizar la multiplicación de dos números con signo, expresados en base binaria en notación complemento a dos. El algoritmo de Booth es una aproximación más elegante para multiplicar números signados. Comienza haciendo la observación de que con la posibilidad de sumar y restar hay múltiples formas de calcular un producto. Suponer que queremos multiplicar
Booth observo que una ALU que pudiera sumar o restar podía obtener el mismo resultado de más de una manera. Por ejemplo, como podemos sustituir una cadena de "unos" del multiplicador por una resta inicial cuando veamos primero un uno y más tarde sumamos el bit después del último uno. Por ejemplo:
La clave de la idea de Booth, esta en sus grupos de clasificación de bits al comienzo, en medio o al final de una ejecución de unos. Por supuesto, una cadena de ceros evita ya aritmética, así que podemos dejar estos sólos. El algoritmo en sí tiene dos pasos: 1- Dependiendo de los bits actuales y anteriores hacer : 00 Ninguna operación aritmética. 01 Suma el multiplicando a la mitad izquierda del producto. 10 Resta el multiplicando de la mitad izquierda del producto. 11 Ninguna operación aritmética. 2- Desplaza el producto a la derecha. Si se adapta este algoritmo al circuito de sumas y restas sucesivas, hay que introducir la 7
corrección A*2n cuando Bn-1=1, es decir, para multiplicandos negativos. Por tanto, eliminando el ultimo paso del algoritmo de sumas y restas, se obtiene un algoritmo adecuado para trabajar en complemento a dos. Adaptación al circuito de la figura 2: Inicializar: A<-0 , el contador de fases I<-N, el multiplicardor B<-Multiplicador, y el multiplicando MQ<-Multiplicando Comparar el bit MQ0 con el MQ-1. Si es principio de cadena de "unos", restar A<-A-B Si es final de cadena de "unos" (esto es, es el primer 0 después de uno o varios 1), sumar A<-A+B Decrementar: I<-I-1 Desplazar aritméticamente a la derecha el conjunto concatenado A||MQ0||MQ-1. Observar el contador I. Si es menor que 0, volver al segundo paso. Si es igual a 0, terminar.
8
ALGORITMOS DE DIVISION
ALGEBRA BOOLEANA, TEOREMAS Y POSTULADOS ELEMENTOS DEL ALGEBRA DE BOOLE No es objeto de este curso un análisis profundo y formal de los postulados y teoremas del Algebra de Boole. Los símbolos elementales son: · 0: representativo de FALSO · 1: representativo de VERDADERO Las operaciones fundamentales son: · Conjunción u operación AND (se representa con ·) · Disyunción u operación OR (se representa con +) · Complementación, Negación u operación NOT (se representa con una barra sobre la variable,
)
Las variables son las proposiciones, que se representan o simbolizan por letras. Representación de funciones booleanas Existen infinitas maneras de representar una función booleana. Así por ejemplo la función G = X + Y Z puede también representarse como G = X + X + YZ. Otras veces se suele utilizar la forma negada o el complemento de la función. Para esto es se niegan los literales y se intercambian los AND y OR . Por ejemplo, el complemento de: es:
_ A+BC _ _ A( B+ C)
El complemento de una función no es la misma función, es la forma negada de la función. En el álgebra de Boole es fundamental la existencia de una forma algebraica que proporcione explícitamente el valor de una función para todas las combinaciones de los valores de las variables. Es esta la forma canónica de la función. Veamos antes algunos conceptos. DEFINICIONES Literal: se refiere a una variable o a su complemento (por ej. A, X,
)
Termino producto: es un grupo de literales que se encuentran relacionados entre si por un AND (por ej. A·B, C·A, ·Y·Z)
9
Termino suma: es un grupo de literales que se encuentran relacionados entre si por un OR (por ej. A+B, C+A, +Y+Z) Termino normal: termino producto o termino suma en el que un literal no aparece mas de una vez Termino canónico: termino en el que se encuentra exactamente uno de cada uno de los literales de la función. Si el término canónico es un producto, se denominará min termino. Si es una suma se denominará Max termino, Forma normal de una función: es la que está constituida por términos normales. Puede estar en la forma suma de términos productos o productos de términos sumas. Forma canónica de una función: es aquella constituida exclusivamente por términos canónicos que aparecen una sola vez.
POSTULADOS Los postulados para las tres operaciones básicas, AND, OR Y NOT, son suficientes para deducir cualquier relación bolean. OR
AND
0+0=0 0+1=1 1+0=1 1+1=1
0·0=0 0·1=0 1·0=0 1·1=1
NOT
TEOREMAS 1. Regla del cero y la unidad
a) X + 0 = X b) X + 1 = 1
c) X · 1 = X d) X · 0 = 0
2. Idempotencia o potencias iguales a) X + X = X
b) X · X = X
3.
Complementación
a) X +
=1
b) X ·
=0
4. Involución
5. Conmutatividad a) conmutatividad del + X+Y=Y+X
b) conmutatividad del · X· Y=Y ·X
10
6.
Asociatividad a) asociatividad del + X + (Y + Z) = (X + Y) + Z
b) asociatividad del · X · (Y · Z) = (X · Y) · Z
7.
Distribuitividad a) distribuitividad del + X + (Y · Z) = (X + Y) · (X + Z)
b) distribuitividad del · X · (Y + Z) = (X · Y) + (X · Z)
8. Leyes de absorción a) X · (X + Y)= X b) X · ( + Y)= X·Y c) · (X + Y)= ·Y d) (X + Y) · (X + )= X
e) X + X·Y = X f) X + ·Y = X + Y g) + X·Y = + Y h) X·Y + X· = X
9.
Teoremas de DeMorgan
a)
c)
b)
d)
10.
a)
Teoremas generalizados de DeMorgan
b)
DUALIDAD: Los postulados y teoremas presentados anteriormente están representados en pares. La razón es que cada teorema posee lo que llamamos un dual. El dual de una expresión se obtiene intercambiando las ocurrencias de OR por AND, 0 por 1 y viceversa.. Si un teorema es valido, también lo será su dual, En efecto siguiendo el dual de la demostración del teorema, se obtiene la demostración del dual del teorema. Por ejemplo dado el postulado 0+0 = 0 se obtiene el dual haciendo 1·1 = 1
11
MINITERMINOS Y MAXITERMINOS Para saber si dos funciones son equivalentes se toma como patrón de comprobación, las formas canónicas: a) Forma norma disyuntiva: Formada por una suma de productos, cada uno de ellos conteniendo todas las variables de juego (negadas o afirmadas) a los que llamaremos MINITERMINOS. b) Forma normal conjuntiva: Formada por productos de sumas, cada uno de ellos contendiendo todas las variables de juego (negadas o afirmadas) a los que llamamos MAXITERMINOS. Para n variable, la función tendrá 2 miniterminos o maxiterminos. Toda función expresada por la suma de todos sus minitérminos es verdadera e igual a uno. Toda expresión expresada por el producto de todos sus maxitérminos es falsa e igual a cero. Dos funciones booleanas son equivalentes, si y solo si sus formas normales contienen los mismos maxitérminos o minitérminos. ___ __ _ _ _ __ _ F= ABC+ABC+ABC+ABC+ABC+ABC+ABC+ABC=1 MINITERMIONOS ___ __ _ _ _ __ _ _ F= (ABC)(ABC)(ABC)(ABC)(ABC)(ABC)(ABC)(ABC)=0 MAXITERMINOS y y
y
y
PROCEDIMIENTO PARA OBTENER DE UNA TABLA DE VERDAD LA FORMA NORMAL DISYUNTIVA. Se hace corresponder a cada uno de la función un minitérmino que será el producto de todas las variables obtenidas reemplazando los unos de cada variable, por su valor afirmado y los ceros por su valor negado. Se puede entonces expresar como: F1=m2+m4+m5+m6+m8+m14 o F= m (2,4,5,6,8,14) PROCEDIMIENTO PARA OBTENER DE UNA TABLA DE VERDAD LA FORMA NORMAL CONJUNTIVA. Se hace corresponder a cada cero de la función un maxitérmino que será la suma de todas las variables obtenidas reemplazando los unos de cada variable, por su valor negado y los ceros por su valor afirmado. Se puede entonces expresar como: F2=M0*M1*M3*M7*M9*M10*M11*M12*M13*M15 o F=M(0,1,3,7,9,10,11,12,13,15) _ Luego dado que F+F=1 se puede obtener el complemento como expresión de los otros maxitérminos o minitérminos: F1 (negada)= m0+m1+m3+m7+m9+m10+m12+m13+m15 F2 (negada)=M2*M4*M5*M6*M8*M14
12
MAPAS DE KARNAUGH Los Mapas de Karnaugh son unaherramienta muy utilizada para la simplificación de circuitos lógicos. Cuando se tiene una función lógicacon su tabla de verdad y se desea implementar esa función de la manera más económica posible se utiliza este método. Ejemplo: Se tiene la siguiente tabla de verdad para tres variables. Se desarrolla la función lógica basada en ella. (primera forma canónica). Ver que en la fórmula se incluyen solamente las variables (A, B, C) cuando F cuando es igual a "1". Si A en la tabla de verdad es "0" se pone A, si B = "1" se pone B, Si C = "0" se pone C, etc.
F = A B C + A B C + A BC + A B C + A B C + A B C
Una vez obtenida la función lógica, se implementa el mapa de Karnaugh
Este mapa tiene 8 casillas que corresponden a 2n, donde n = 3 (número de variables (A, B, C)) La primera fila corresponde a A = 0 La segunda fila corresponde a A = 1 La primera columna corresponde a BC = 00 (B=0 y C=0) La segunda columna corresponde a BC = 01 (B=0 y C=1) La tercera columna corresponde a BC = 11 (B=1 y C=1) La cuarta columna corresponde a BC = 10 (B=1 y C=0) En el mapa de Karnaugh se han puesto "1" en las casillas que corresponden a los valores de F = "1" en la tabla de verdad.
13
Tomar en cuenta la numeración de las filas de la tabla de verdad y la numeración de lascasillas en el mapa de Karnaugh. Para proceder con la simplificación, se crean grupos de "1"s que tengan 1, 2, 4, 8, 16, etc. (sólo potencias de 2). Los "1"s deben estar adyacentes (no en diagonal) y mientras más "1"s tenga el grupo, mejor. La función mejor simplificada es aquella que tiene el menor número de grupos con el mayor número de "1"s en cada grupo
Se ve del gráfico que hay dos grupos cada uno de cuatro "1"s, (se permite compartir casillas entre los grupos). La nueva expresión de la función booleana simplificada se deduce del mapa de Karnaugh. y
y
Para el primer grupo (rojo): la simplificación da B (los "1"s de la tercera y cuarta columna) corresponden a B sin negar) Para el segundo grupo (azul): la simplificación da A (los "1"s están en la fila inferior que corresponde a A sin negar)
Entonces el resultado es F = B + A ó F = A + B Ejemplo: Una tabla de verdad como la de la derecha da la siguiente función booleana: F = ABC + AB C + A B C + A B C
Se ve claramente que la función es un reflejo del contenido de la tabla de verdad cuando F = "1" Con esta ecuación se crea el mapa de Karnaugh y se escogen los grupos. Se lograron hacer 3 grupos de dos "1"s cada uno. Se puede ver que no es posible hacer grupos de 3, porque 3 no es potencia de 2. Se observa que hay una casilla que es compartida por los tres grupos.La función simplificada es: F = AB + A C + B C
Grupo en azul: AB, grupo marrón:AC, grupo verde:BC
14
LOGICA COMBINACIONAL
Se denomina sistema combinacional o lógica combinacional a todo sistema digital en el que sus salidas son función exclusiva del valor de sus entradas en unmomento dado, sin que intervengan en ningún caso estados anteriores de lasentradas o de las salidas. Las funciones (OR, AND, NAND, XOR) son booleanasdonde cada función se puede representar en una tabla de la verdad. Por tanto,carecen de memoria y de realimentación. En electrónica digital la lógica combinacional está formada por ecuacionessimples a partir de las operaciones básicas del álgebra de Boole. Entre loscircuitos combinacionales clásicos tenemos: Lógicos: Generador/Detector de paridad Multiplexor y Demultiplexor Codificador y Decodificador Conversor de código Comparador y y y y y
Aritméticos: y y y
Sumador Aritméticos y lógicos Unidad aritmético lógica
Estos circuitos están compuestos únicamente por puertas lógicasinterconectadas entre sí.
Un circuito combinacional consiste en: - variables de entrada, - compurtas lógicas y - variables de salida salida
circuito lógico combinacio
entrada
15
COMPUER TAS LOGICAS Las compuertas lógicas son dispositivos que operan con aquellos estados lógicos mencionados en la página anterior y funcionan igual que una calculadora, de un lado ingresas los datos, ésta realiza una operación, y finalmente, te muestra el resultado.
Cada una de las compuertas lógicas se las representa mediante un Sí mbolo, y la operación que realiza (Operación lógica) se corresponde con una tabla, llamada Tabla de Verdad, vamos con la primera... Compuerta NOT
Se trata de un inversor, es decir, invierte el dato de entrada, por ejemplo; si pones su entrada a 1 (nivel alto) obtendrás en su salida un 0 (o nivel bajo), y viceversa. Esta compuerta dispone de una sola entrada. Su operación lógica es s igual a a invertida
Compuerta AND
Una compuerta AND tiene dos entradas como mínimo y su operación lógica es un producto entre ambas, no es un producto aritmético, aunque en este caso coincidan. *Ob serva que su salida será alta si sus dos entrad as están a nivel alto*
Compuerta OR
Al igual que la anterior posee dos entradas como mínimo y la operación lógica, será una suma entre ambas... Bueno, todo va bien hasta que 1 + 1 = 1, el tema es que se trata de una compuerta O Inclusiva es y/o b como a *Es decir, basta que una de ellas sea 1 para que su salida sea también 1*
16
Compuerta OR-EX o XOR
Es OR EXclusiva en este caso con dos entradas (puede tener mas, claro...!) y lo que hará con ellas invertida y a invertida por b. será una suma lógica entre a por b *Al ser O Exclusiva su salida será 1 si una y sólo una de sus entradas es 1*
Estas serían básicamente las compuertas mas sencillas. Es momento de complicar esto un poco más... y
Compuertas Lógicas Combinadas.
Al agregar una compuerta NOT a cada una de las compuertas anteriores, los resultados de sus respectivas tablas de verdad se invierten, y dan origen a tres nuevas compuertas llamadas NAND, NOR y NOR-EX... Veamos ahora como son y cual es el símbolo que las representa... Compuerta NAND
Responde a la inversión del producto lógico de sus entradas, en su representación simbólica se reemplaza la compuerta NOT por un círculo a la salida de la compuerta AND.
Compuerta NOR
El resultado que se obtiene a la salida de esta compuerta resulta de la inversión de la operación lógica o inclusiva es como un no a y/o b. Igual que antes, solo agregas un círculo a la compuerta OR y ya tienes una NOR.
17
Compuerta NOR-EX
Es simplemente la inversión de la compuerta OR-EX, los resultados se pueden apreciar en la tabla de verdad, que bien podrías compararla con la anterior y notar la diferencia, el símbolo que la representa lo tienes en el siguiente gráfico.
Buffer's
Ya la estaba dejando de lado..., no se si viene bien incluirla aquí pero de todos modos es bueno que la conozcas, en realidad no realiza ninguna operación lógica, su finalidad es amplificar un poco la señal (o refrescarla si se puede decir). Como puedes ver en el siguiente gráfico, la señal de salida es la misma que de entrada.
Hasta aquí de teoría, nos interesa más saber como se hacen evidente estos estados en la práctica, y en qué circuitos integrados se las puede encontrar y más adelante veremos unas cuantas leyes que se pueden aplicar a estas compuertas para obtener los resultados que deseas.
DISEÑO DE CIRCUI TOS
Planteamiento del Problema: Se debe diseñar un circuito secuencial en la modalidad de reloj (sincrónico ), cuyo diagrama a bloques aparece en la figura adjunta, que disponga de un mecanismo externo de restauración que, y
18
cuando sea necesario, restaurare al circuito al estado inicial .Determinar el diagrama de estados del circuito, de tal manera que genere una salida 1 para un período de reloj que coincida sólo con la segunda entrada de 0 de un secuencia que se compone exactamente de 2 UNOS (no más de dos) seguidos por 2 CEROS. Cuando la salida ha sido 1 durante el período de reloj, la salida se mantendrá en 0 hasta que el circuito se restaure externamente . De la figura se observa que Z = 1 si X tiene la secuencia 1100, el cualquier otro caso Z = 0.
y
Diagrama de Bloques
y
Carta de Tiempo
y
Diagrama de Estados
y
Tabla de Estados Estado presente qv
Estados siguientes x=0
x=1
19
y y
q0
q0,0
q1,0
q1
q5,0
q2,0
q2
q3,0
q5,0
q3
q4,1
q5,0
q4
q4,0
q4,0
q5
q5,0
q1,0
Reducción de la Tabla de Estados Por el método de inspección .En este método se establece que dos estados son equivalentes si: 1. Son circuitos completamente especificados. Se dice que un circuito es completamente especificado, si partiendo de un estado se conoce a donde llegar (estado siguiente ) y se sabe el valor de la señal de salida con un determinado vector de entrada. 2. Si L (q,x) = L(p,x) donde: L = función de salida p, q = estados presentes x = vector de entrada Entonces: q = p
De la tabla de estados, se observa que q0 y q5 son equivalentes; por tanto, si cumplen con esta regla se puede anular a cualesquiera de los dos. En este ejemplo se eliminará q5, sustituyéndolo en todos los casos por q0
Tabla de Reducida
Estado
qv
x=0
x=1
q0
q0,0
q1,0
q1
q0,0
q2,0
q2
q3,0
q0,0
q3
q4,1
q0,0
q4
q4,0
q4,0
20
Asignación de Estados El siguiente paso consiste en la asignación de estados, que depende del número de estados, las variables de estado requeridas para generar dichos estados y el número de multivibradores para obtener las variables de estado. Su relación está dada por: m = número de estados = 5 r = número de variables de estado =2r > m r = número de multivibradores = 23 > 5 y
Como 8 > 5, entonces se tienen 3 variables de estado :y2, y1 y y0. Es decir, se requerirán 3 FlipFlops, como se muestra en la figura adjunta, en la cual no se indica el tipo de Flip-Flop, ya que aún no se han establecido, lo que significa que podrían ser de cualquier tipo.
y
Tabla de Asignación de Estados
Tablas de Asignación de Estados y2
y1
y0 q1v q2v q3v
q4v
0
0
0
q0
x
x
X
0
0
1
q1
q0
x
X
0
1
0
q2
q1
q0
x 21
0
1
1
q3
q2
q1
q0
1
0
0
q4
q3
q2
q1
1
0
1
x
q4
q3
q2
1
1
0
x
x
q4
q3
1
1
1
x
x
x
q4
y
Tablas de Excitación UtilizandonFlip-Flops JK
y
Mapas de Karnaugh
y
Diagrama del Circuito
22
FAMILIAS LOGICAS Una familia lógica es el conjunto de circuitos integrados (CI¶s) los cuales pueden ser interconectados entre si sin ningún tipo de Interfase o aditamento, es decir, una salida de un CI puede conectarse directamente a la entrada de otro CI de una misma familia. Se dice entonces que son compatibles. Las familias pueden clasificarse en bipolares y MOS. Podemos mencionar algunos ejemplos. Familias bipolares: RTL, DTL, TTL, ECL, HTL, IIL. Familias MOS: PMOS, NMOS, CMOS. Las tecnologías TTL (lógica transistor- transistor) y CMOS (metal oxido-semiconductor complementario) son los mas utilizadas en la fabricación de CI¶s SSI (baja escala de integración) y MSI (media escala de integración). CIRCUITOS INTEGRADOS TTL Esta familia utiliza elementos que son comparables a los transistores bipolares diodos y resistores discretos, y es probablemente la mas utilizada. A raíz de las mejoras que se han realizado a los CI TTL, se han creado subfamilias las cuales podemos clasificarlas en: TTL estándar. TTL de baja potencia (L). TTL Schottky de baja potencia (LS). TTL Schottky (S). TTL Schottky avanzada de baja potencia (ALS). TTL Schottky avanzada (AS). Como sus características de voltaje son las mismas (La familia lógica TTL trabaja normalmente a +5V), analizaremos sus velocidades y consumo de potencia.
Velocidad aproximada
Subfamilia TTL
23
1.5 ns
Schottky avanzada
3 ns
Schottky
4 ns
Schottky avanzada de baja potencia
10 ns
Schottky de baja potencia
10 ns
Estándar
33 ns
baja potencia
T abla 1: Velocidades de las distintas subf amilias TT L
Consumo de potencia por puerta Subfamilia TTL 1 Mw
baja potencia
1 mW
Schottky avanzada de baja potencia
2 mW
Schottky de baja potencia
7 mW
Schottky avanzada
10 mW
Estándar
20 mW
Schottky
T abla 2: Consumo de potencia de las subf amilias TT L
Observemos que las subfamilias Schottky de baja potencia como la Schottky avanzada de baja potencia reúnen excelentes características de alta velocidad y bajo consumo de potencia. Debido a su configuración interna, las salidas de los dispositivos TTL NO pueden conectarse entre si a menos que estas salidas sean de colector abierto o de tres estados. CIRCUITOS INTEGRADOS CMOS
Estos CI¶s se caracterizan por su extremadamente bajo consumo de potencia, ya que se fabrican a partir de transistores MOSFET los cuales por su alta impedancia de entrada su consumo de potencia es mínimo. Estos CI¶s se pueden clasificar en tres subfamilias: Familia
Rango de tensión
Consumo potencia
Velocidad
estándar (4000)
3 ± 15 V
10 mW
20 a 300 ns
serie 74C00
3 ± 15 V
10 mW
20 a 300 ns
serie 74HC00
3 ± 15 V
10 mW
8 a 12 ns
T abla 3: Subf amilias CM OS
La serie 74HCT00 se utiliza para realizar interfaces entre TTL y la serie 74HC00. DESCARGAS ELECTROSTÁTICAS
Los dispositivos CMOS son muy susceptibles al daño por descargas electrostáticas entre un par de pines. 24
Estos daños pueden prevenirse:
Almacenando los CI CMOS en espumas conductoras especiales. Usando soldadores alimentados por batería o conectando a tierra las puntas de los soldadores alimentados por ac. Desconectando la alimentación cuando se vayan a quitar CI CMOS o se cambien conexiones en un circuito. Asegurando que las señales de entrada no excedan las tensiones de la fuente de alimentación. Desconectando las señales de entrada antes de las de alimentación. No dejar entradas en estado flotante, es decir, conectarlos a la fuente o a tierra según se requiera.
APLICACION DE COMPUER TAS LOGICAS FLIP-FLOPS Registro Básico construido con compuertas NAND Este es el circuito más sencillo y básico de un FF, Puede ser construido a partir de dos compuertas NAND o dos compuertas NOR con dos entradas, a continuación se ilustra con compuertas NAND, y es denominado "Registro Básico NAND". La forma de conectarlas es la siguiente: Se deja libre una de las entradas de cada compuerta, las sobrantes son conectadas independientemente de manera cruzada hacia la salida de la compuerta contraria. Quedando la conexión de la siguiente manera:
La siguiente tabla muestra el estado inicial del Registro Básico NAND, cuando sus entradas se encuentran en ALTO (Estado de reposo del FF). Para comenzar la acción de "FlipFlop" será necesario enviar a BAJO alguna de las entradas, con su correspondiente cambio de estado a la salida.
25
La siguiente tabla nos muestra los diferentes cambios de las salidas, según cada selección de entradas (La "X" significa que no importa el estado en el que se encuentren en ese momento):
Siguiendo los datos de la tabla podemos resumir que: y
y
y
y
Si SET y RESET están en ALTO, el FF mantiene sus salidas en el estado actual. Si RESET recibe un pulso BAJO, las salidas son forzadas a Q = 0 y /Q = 1 Si SET recibe un pulso BAJO, las salidas son forzadas a Q = 1 y /Q = 0 Si las dos entradas reciben pulsos BAJOS, las salidas son forzadas a Q = 1 y /Q = 1
Este último cambio normalmente se considera como no deseado, ya que el principio básico es que las salidas siempre estén invertidas (Aunque en ciertos casos especiales, nosotros podríamos utilizar este efecto). Entonces, la tabla de verdad del Registro Básico NAND es la siguiente:
26
Registro Básico con compuertas NOR La conexión del Registro Básico NOR es exactamente igual al del Registro NAND, pero los cambios en sus salidas son completamente diferentes, A continuación se ilustran las dos tablas de verdad para hacer el comparativo entre una y otra. Tabla de verdad del Registro Básico NOR
Tabla de verdad del Registro Básico NAND
Agregando pulsadores u otras compuertas en las entradas, los usos más comunes para el Registro Básico NAND o NOR son:
y
y
y
y
y
Eliminadores de ruido para pulsadores mecánicos. Sistemas de Encendido (ON)/Apagado (OFF) con dos pulsadores para diversos circuitos digitales y/o análogos. Sensores de movimiento mecánico, (Fin o Inicio de carrera de una puerta por ejemplo). Control Digital de otros circuitos. Y otras 373929273736 Aplicaciones dependiendo de tu IMAGINACIÓN.
FLIP-FLOP JK, SR, D.
27
Comportamiento Cada-flop almacena la vuelta a un solo bit de datos, que se emite a través de la Q de salida en el lado este. Normalmente, el valor puede ser controlado a través de las entradas a la zona oeste. En particular, los cambios de valor cuando el reloj de entrada, marcada por un triángulo en cada flipflop, pasa de 0 a 1; en este flanco de subida, el valor cambia de acuerdo a la tabla correspondiente a continuación.
D El flip-flop T El flip-flop JK Flip-Flop SR Flip-flop D Q
T Q
0 0 1 1
0Q 1Q'
J K Q
S R Q
00 Q 00 Q 01 0 01 0 10 1 10 1 11 Q' 1 1 ?? Otra forma de describir el comportamiento diferente de los flip-flops es el texto en Inglés. y
y
y
y
D El flip-flop: Cuando sale el reloj de 0 a 1, el valor de la memoria de los flip-flop se convierte en el valor de la D de entrada ( datos ) en ese instante. T El flip-flop: Cuando sale el reloj de 0 a 1, el valor de la memoria de los flip-flop o cambia o sigue siendo el mismo en función de si la T de entrada ( Activar ) es 1 o 0. JK Flip-flop: Cuando el reloj pasa de 0 a 1, el valor de la memoria de la tapa-flop cambia si la J y K entradas son 1, sigue siendo el mismo si ambos son 0, y los cambios en el K el valor de entrada si J y K no son iguales. (Los nombres de J y K no sirven para nada.) RS Flip-flop: Cuando sale el reloj de 0 a 1, el valor de la memoria de los flip-flop permanece sin cambios si R y S son 0, se convierte en 0 si el R de entrada ( Reset ) es 1, y se convierte en 1 si el S de entrada ( Set ) es de 1. El comportamiento en sin especificar si ambas entradas son 1. (En Logisim, el valor en el flip-flop permanece sin cambios.)
FlipFlop tipo "J-K"
Este FF es uno de los más usados en los circuitos digitales, y de hecho es parte fundamental de muchos circuitos avanzados como contadores y registros de corrimiento, que ya vienen integrados en un chip. Este FF cuenta con dos entradas de datos J y K, su función es en principio la misma que el Registro básico NAND o NOR, pero con la diferencia que la condición en las entradas J = 1, K = 1, a diferencia del Registro NAND, que generaría una salida errónea o no deseada, en un FF J-K, obliga a las salidas a conmutar su estado al opuesto (Toggle) a cada pulso del reloj. Esto lo convierte en un tipo de FF muy versátil. Tabla de verdad de un FF tipo J-K síncrono.
28
Observando la tabla de verdad observamos los cambios que provoca en sus salidas este FF: y
y
y
y
Si J y K = 0, no hay cambios en las salidas. Si J = 1, y K = 0, se forzan las salidas a Q = 1, /Q = 0 Si J = 0, y K = 1, se forzan las salidas a Q = 0, /Q = 1 Si J = 1, y K = 1, las salidas conmutan su estado hacia el siguiente a cada pulso del reloj (Toggle)
FlipFlop tipo "D" (Datos, Data)
A diferencia de los FF tipo J-K, el FF tipo "D" (Datos, Data) sólo cuneta con una entrada para hacer el cambio de las salidas. A cada pulso del reloj (dependiendo si el FF utiliza una TPP o una TPN) el estado presente en la entrada "D" será transferido a la salida Q y /Q.
Tabla de verdad de un FF tipo "D"
Una de las aplicaciones de mayor uso para este tipo de FF es al de la transferencia de datos de forma paralela, conectando varios FF tipo "D" a X número de bits, podemos hacer que la información de todos los bits pase inmediatamente a la salida de cada FF con sólo un pulso de reloj.
Flip-Flop tipo S-R
29
Este es el flip - flop básico, su símbolo es el siguiente:
Figura 1: Símbolo lógico de un f lip- f lop SR
El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la izquierda del símbolo. Este flipflop tiene activas las entradas en el nivel BAJO, lo cual se indica por los circulitos de las entradas R y S. Los flip-flop tienen dos salidas complementarias, que se denominan Q y 1, la salida Q es la salida normal y 1 = 0. El flip-flop RS se puede construir a partir de puertas lógicas. A continuación mostraremos un flipflop construido a partir de dos puertas NAND, y al lado veremos su tabla de verdad correspondiente.
Figura 2: Circuito equivalente de un f lip- f lop SR
Modo de operación Prohibido Set Reset Mantenimiento
Entradas R S
Salidas Q Q
0
0
1
1
0
1
1
0
1
0
0
1
1
1
No cambia
T abla 1: T abla de verdad del f lip- f lop SR
Observar la realimentación característica de una puerta NAND a la entrada de la otra. En la tabla de la verdad se define la operación del flip-flop. Primero encontramos el estado "prohibido" en donde ambas salidas están a 1, o nivel ALTO. Luego encontramos la condición "set" del flip-flop. Aquí un nivel BAJO, o cero lógico, activa la entrada de set(S). Esta pone la salida normal Q al nivel alto, o 1. Seguidamente encontramos la condición "reset". El nivel BAJO, o 0, activa la entrada de reset, borrando (o poniendo en reset) la salida normal Q. La cuarta línea muestra la condición de "inhabilitación" o "mantenimiento", del flip-flop RS. Las salidas permanecen como estaban antes de que existiese esta condición, es decir, no hay cambio en las salidas de sus estados anteriores. Indicar la salida de set, significa poner la salida Q a 1, de igual forma, la condición reset pone la salida Q a 0. La salida complementaria nos muestra lo opuesto. Estos flip-flop se pueden conseguir a través de circuitos integrados.
FLIP-FLOPS RS SINCRONO 3
El flip-flop RS es un dispositivo asíncrono. No opera en conjunción con un reloj o dispositivo de temporización. El flip-flop RS síncrono opera en conjunción con un reloj, en otras palabras opera sincronizadamente. Su símbolo lógico se muestra a continuación. Es igual a un flip-flop RS añadiéndole una entrada de reloj.
Figura 3: Símbolo de un f lip- f lop SR síncrono
El flip-flop RS síncrono puede implementarse con puertas NAND. En las siguientes ilustraciones vemos primero como se añaden dos puertas NAND al flip-flop RS para construir un flip-flop RS síncrono. Las puertas NAND 3 y 4 añaden la característica de sincronismo al cerrojo RS. La tabla de la verdad nos muestra la operación del flip-flop RS síncrono. El modo de mantenimiento se describe en la primera línea de la tabla de la verdad. Cuando un pulso de reloj llega a la entrada CLK (con 0 en las entradas R y S), las salidas no cambian, permanecen igual que antes de la llegada del pulso de reloj. Este modo también puede llamarse de "inhabilitación" del FF. La línea 2 es el modo de reset. La salida normal Q se borrará cuando un nivel ALTO active la entrada R y un pulso de reloj active la entrada de reloj CLK. Si R=1 y S=0, el FF no se pone a 0 inmediatamente, esperará hasta que el pulso del reloj pase del nivel BAJO al ALTO, y entonces se pone a 0. La línea 3 de la tabla describe el modo set del flip-flop. Un nivel ALTO activa la entrada S (con R=0 y un pulso de reloj en el nivel ALTO), poniendo la salida Q a 1. La línea 4 de la tabla de verdad es una combinación "prohibida" todas las entradas están en 1, no se utiliza porque activa ambas salidas en el nivel ALTO.
Figura 4: Circuito eléctrico equivalente de un f lip- f lop SR síncrono
Modo de operación
ENTRADAS CLK S
R
SALIDAS Q Q
Mantenimiento
0
0
No cambia
Reset Set Prohibido
0
1
1
1
1
0
1
0
1
1
1
1 T abla 2: T abla de verdad de un f lip- f lop SR síncrono
3
APLICACIONES Un flip-flop puede usarse para almacenar un bit. La información contenida en muchos flip-flop puede representar el estado de un secuenciador, el valor de un contador, un carácter ASCII en la memoria de un ordenador, o cualquier otra clase de información. Un uso corriente es el diseño de máquinas de estado finitas electrónicas. Los flip-flop almacenan el estado previo de la máquina que se usa para calcular el siguiente. El T es útil para contar. Una señal repetitiva en la entrada de reloj hace que el flip-flop cambie de estado por cada transición alto-bajo si su entrada T está a nivel 1. La salida de un flip-flop puede conectarse a la entrada de reloj de la siguiente y así sucesivamente. La salida final del conjunto considerado como una cadena de salidas de todos los flip-flop es el conteo en código binario del número de ciclos en la primera entrada de reloj hasta un máximo de 2n-1, donde n es el número de flip-flop usados. Uno de los problemas con esta configuración de contador (ripplecounter en inglés) es que la salida es momentáneamente inválida mientras los cambios se propagan por la cadena justo después de un flanco de reloj. Hay dos soluciones a este problema. La primera es muestrear la salida sólo cuando se sabe que esta es válida. La segunda, más compleja y ampliamente usada, es utilizar un tipo diferente de contador síncrono, que tiene una lógica más compleja para asegurar que todas las salidas cambian en el mismo momento predeterminado, aunque el precio a pagar es la reducción de la frecuencia máxima a la que puede funcionar. Una cadena de flip-flop T como la descrita anteriormente también sirve para la división de la frecuencia de entrada entre 2n, donde n es el número de flip-flop entre la entrada y la última salida.
CONVER TIDORES Es un dispositivo que recibe información en determinada manera de un instrumento y transmite una señal de salida en otra forma. Un convertidor es también conocido como transductor, de cualquier forma, transductor es un término general, y su uso para conversión de señales no es recomendado.
CONCEP TOS Y CARACTERISTICAS DE LOS CONVER TIDORES En la mayoría de los sistemas electrónicos resulta conveniente efectuar las funciones de regulación y control automático de sistemas mediante técnicas digitales, sin embargo en muchos de los casos la señal disponible normalmente es analógica, ya que son muchos los transductores que poseen su salida eléctrica analógica, correspondiente a la magnitud medida, como pueden ser las señales de audio, de vIdeo, los puentes de medición, las celdas extensiométricas, los termopáres, etc, esto obliga a tener que efectuar una conversión analógica digital, las señales digitales minimizan además la distorsión producida por las imperfecciones del sistema de transmisión, por otro lado puede ser necesario actuar analógicamente sobre un controlador ó algún elemento de control final, ó se debe efectuar una representación analógica sobre un registrador, un monitor, papel, etc. lo que obliga a realizar la conversión inversa, digital analógica, se hace necesario disponer de elementos capaces de 32
efectuar esta conversión en uno u otro sentido, con características de velocidad y precisión adecuadas a cada caso. Las principales características que podemos encontrar a la hora de seleccionar un convertidor son las siguientes: y y y y y
Resolución. Lineabilidad. Precisión. Impedancia. Sensibilidad.
Las características básicas que definen un convertidor digital analógico son en primer lugar, su resolución que depende del número de bits de entrada del convertidor, otra característica básica es la posibilidad de conversión unipolar ó bipolar, una tercera característica la constituye el código utilizado en la información de entrada, generalmente los convertidores digitales analógicos operan con el código binario natural ó con el decimal codificado en binario (BCD), el tiempo de conversión es otra característica que definen al convertidor necesario para una aplicación determinada, y se define como el tiempo que necesita para efectuar el máximo cambio de su tensión con un error mínimo en su resolución, otras características que definen al convertidor son; su tensión de referencia, que puede ser interna o externa, si es externa puede ser variada entre ciertos márgenes, la tensión de salida vendrá afectada por este factor, constituyéndose éste a través de un convertidor multiplicador, así mismo deberá tenerse en cuenta, la tensión de alimentación, el margen de temperatura y su tecnología interna.
TIPOS ANALOGICO/DIGITAL Y DIGITAL/ANALOGICO Convertidor Analógico/Dí gital
En la automatización e instrumentación industrial, se producen señales analógicas que varían constantemente, con variaciones que pueden ser muy rápidas o lentas. Estas señales no son fáciles de tratar, como sumar almacenar, comparar etc. Por lo que se recurre a estos dispositivos en circuito integrado. Realizan el paso de señales analógicas a digitales asignando a cada nivel de tensión un número digital para ser utilizado por el sistema de procesamiento. Las características fundamentales de un convertidor AD son la precisión y la velocidad. La velocidad de conversión depende de las necesidades de la aplicación pero hay que tener en cuenta que está en contraposición con la precisión. Por último, un factor a tener en cuenta en la elección de un convertidor AD es la tecnología utilizada que dependerá de las necesidades de precisión y velocidad. El funcionamiento de la conversión analógico / digital estriba en que la información analógica no es directamente manipulable, ni procesable, mediante sistemas digitales o a través de un ordenado , pero si lo son las señales digitales que pueden almacenarse indefinidamente y , mas aun , pueden incluso reproducir la señal analógica sin error apreciable . Como ejemplo mas destacable en la actualidad, es la técnica de grabación digital, donde la señal analógica que es la voz, en un proceso previo, será sometida a muestreo y transformada en lenguaje binario. Los unos y ceros que se obtienen en esta acción serán los que, posteriormente, se grabaran sobre un disco compacto
33
( compac-disc ) esto gracias a la tecnología láser , podrán ser reproducidos con una calidad de sonido increíblemente igual a la original. Caracterí sticas Básicas y y y y y y y
Impedancia de entrada Rango de entrada Número de bits Resolución Tensión de fondo de escala Tiempo de conversión Error de conversión
Clasificación
La conversión analógico / digital se puede dividir en dos grandes grupos : y y
De bucle abierto. De realimentación.
El convertidor de bucle abierto genera un código digital directamente bajo la aplicación de una tensión en la entrada. Dentro de esta familia, podemos distinguir los siguientes tipos: y y y
Analógico a frecuencia. Analógico a anchura de impulso. Conversión en cascada.
El convertidor de realimentación, sin embargo, genera una secuencia de números digitales, los convierte en un valor analógico y los compara con la entrada. La salida digital resultante será el valor más cercano al hacer la comparación. En este grupo, los tipos mas importantes son : y y y y y y
Rampa de diente de sierra. Rampa binaria. Conteo continuo. Aproximaciones sucesivas. Conversión no lineal. Doble rampa
Convertidor Dí gital / Analógico
Un convertidor Digital/Analógico (DAC), es un elemento que recibe información de entrada digital, en forma de una palabra de "n" bits y la transforma a señal analógica, cada una de las combinaciones binarias de entrada es convertida en niveles lógicos de tensión de salida. Un convertidor digital analógico transfiere información expresada en forma digital a una forma analógica, para ubicar la función de este dispositivo conviene recordar que un sistema combina y relaciona diversos subsistemas que trabajan diferentes tipos de información analógica, como son; magnitudes eléctricas, mecánicas, etc, lo mismo que un micrófono, un graficador, o un motor y estos deberán interactuar con subsistemas que trabajan con informaciones digitales, como una
34
