Biestables Asincronos y Sincronos

UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

E. P. INGENIERÍA ELECTRÓNICA

INFORME PREVIO DE BIESTABLES ASINCRONOS Y SINCRONOS

ASIGNATURA:

SISTEMAS DIGITALES

HORARIO/TURNO: 11:00-14:00/90G PROFESOR:

UTRILLA SALAZAR, DARIO

INTEGRANTE:

RUIZ RODRIGUEZ OMAR ARTEMIO

1113220574

BIESTABLES ASINCRONOS Y SINCRONOS

LAB. SISTEMAS DIGITALES

INFORME PREVIO DE BIESTABLES ASINCRONOS Y SINCRONOS 1. Describir el concepto de biestable asíncrono, analice su funcionamiento y mencione los tipos de latches. Biestable asíncrono Es cuando cambia de estado, evoluciona a otro estado sin la señal de reloj, por lo general estos biestables son llamados latches. El latch (cerrojo) es un tipo de dispositivo de almacenamiento temporal de dos estados que se suele agrupar en una categoría diferente a la de los flip flops. Biestable asíncrono o latch es un multivibrador capaz de permanecer en uno o dos estados posibles durante un tiempo indefinido en ausencia de perturbaciones o de reloj (clock).este dispositivo es muy utilizado en la electrónica digital como memoria de información. Y solo varía su estado variando sus entradas de control. Básicamente, los latches son similares a los flip-flops, ya que ambos son también dispositivos que permanecen en su estado gracias a su capacidad de realimentación. Entre los tipos de latches que existen tenemos el R-S y el D.

Biestable S-R Es el tipo de biestable más usado en la electrónica digital se pueden activar con entrada en alto o en bajo, si se activan con entrada en alto están compuestas por compuertas NOR y si se activan con con entrada en en bajo están compuestas con compuertas NAND.

a) Latch S-R con entrada activa a nivel alto

b) Latch

con entrada

activa a nivel alto

Para el análisis tomaremos el latch S-R con entrada en alto obteniendo la siguiente tabla que muestras el comportamiento del latch según los estímulos o entradas.



Tabla1

S

R

Qn

Qn

Qn

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

1 0 1 0 1 0 1 0

0 1 0 0 1 1 NV NV

Qn

1

1

1 0 1 1 0 0 NV NV

Ecuación característica: Qn

1



S  RQn

Biestable D El latch tipo D se diferencia del latch S-R en que solo tiene una sola entrada de control y también tiene otra de habilitación (enable), cuando la entrada D esta en alto y enable también, el latch se pone en estado set, y si D esta en nivel bajo y en enable en alto pasa a estado reset.

Composición de un latch tipo D

Tabla de verdad. Tabla 2

S 0 0 1 1

R 0 1 0 1

Q

̅ 

NV 0 1 Q

NV 1 0 ̅ 



2. Describir el concepto de biestable bie stable síncrono, analice su funcionamiento y describa los tipos de flip flops convencionales. Los flip flops son dispositivos síncronos de dos estados, también conocidos como multivibradores biestables. En este caso, el término síncrono significa que la salida cambia de estado únicamente en un instante específico de una entrada de disparo denominada reloj (CLK), la cual recibe el nombre de entrada de control. Esto significa que los cambios en la salida se producen síncronamente con la señal de reloj. Son multivibradores biestables que tienen una entrada especial de disparo para un reloj (clock), la cual recibe el nombre de entrada de control C, esto significa que los cambios de salida se producen sincronizada menté con el reloj, también cuentan con otras entradas que tienen mayor prioridad que las entradas de control sincronizadas por reloj llamadas controles asíncronos y en ella no interfieren los pulsos del reloj. Entre los tipos de flip flops convencionales son el R-S, el J-K y el D.

Flip Flop S-R Las entradas S y R de un flip flop S-R se denominan entradas síncronas, dado que los datos en estas entradas se transfieren a las salidas del flip flop solo con el flanco de disparo del impulso del reloj. Cuando S esta en alto y R en bajo la salida Q pasa a estado SET con el disparo del reloj. Cuando S esta en bajo y R esta en alto la salida Q pasa a estado RESET con el disparo del reloj. Cuando S y R están en bajo el flip flop almacena el estado anterior. Y cuando S y R están ambos en alto es un estado no permitido y las salidas dependerán de la velocidad con la que fluye la señal desde la entrada a la salida.

Composición de un flip flop R-S




S

R

CLK

0

0

X

Qn

Qn

No cambio

0 1 1

1 0 1

  

0 1 ?

1 0 ?

Reset Set No valido

Qn

Qn

1

Observaciones

1


1



S  RQn

Flip Flop tipo D Es un dispositivo muy útil cuando se necesita almacenar un único bit de datos (1 ó 0). Tiene el mismo diseño que un flip flop S-R pero que ha unido las entradas R y S con un inversor. Si cuando se aplica un pulso del reloj la entrada D esta en alto el flip flop se activa (Set) de caso contrario si durante un pulso la entrada D esta en bajo el flip flop pasa a estado Reset.

Composición de un flip flop tipo D


D 1 0

CLK  

Q

̅ 

Observaciones

1 0

0 1

Set Reset


1



D



Flip Flop J-K Es el flip flop más usado en la electrónica digital. El flip flop J-K es idéntico a un flip flop S-R en las entradas de control, pero la diferencia se encuentra en que el flip flop J-K no tiene condición no valida en sus salidas.

Composición del flip flop J-K


J 0 0 1 1

K 0 1 0 1

CLK    

Q(t+1)

Q(t) 0 1 ̅ (t) 

̅ (t+1)  ̅ (t) 

1 0 Q(t)

Observaciones

No cambio Reset Set Basculación




J Qn  KQn

3. De los manuales técnicos obtener los IC TTL Y CMOS que realizan la función de latch y flip flops, analice su tabla de verdad y funcionamiento. Latch S-R 

TTL 74LS279


Composición del integrado 74LS279




Tabla de funciones

CMOS MC4043B

Composición del integrado MC14043B

Tabla de funciones

Latch tipo D 

TTL 74LS75

Composición del integrado 74LS75

Tabla de funciones





CMOS4042B

Composición del integrado CMOS4042B

Tabla de funciones

Flip flop R-S 

TTL 74L71

Composición del integrado 74L71

Tabla de funciones

Flip flop J-K 

74HC112

Composición del integrado 74HC112

Tabla de funciones



4. ¿Cuál es la diferencia principal entre un Latch y el Flip Flop? Si bien ambos son dispositivos multivibradores biestables y se usan mucho en la electrónica digital para el almacenamiento de datos. El latch solo cuenta con entradas de control mientras que los flip flop aparte de estas entradas de control asíncronas cuenta con una entrada especial para un reloj (clock) esto hace que los cambios de estado sean al ritmo de las pulsaciones del reloj.

5. Analice el funcionamiento del Flip flop Maestro-Esclavo; investigar sus ventajas. Flip flop Maestro-Esclavo Un flip flop maestro-esclavo se construye con dos flip flop, uno sirve de maestro y el otro de esclavo. Durante la subida del pulso de reloj se habilita el maestro y se deshabilita el esclavo. La información de entrada es transmitida hacia el flip flop maestro. Cuando el pulso baja nuevamente a cero se deshabilita el maestro lo cual evita que lo afecten las entradas externas y se habilita el esclavo, entonces el esclavo pasa al mismo estado del maestro. El comportamiento del flip flop maestro- esclavo que acaba de describirse hace que los cambios de estado coincidan con la transición del flanco negativo del pulso.

Flip flop Maestro-Esclavo

Flip flop S-R Maestro-Esclavo Los flip flops maestro-esclavo han sido ampliamente utilizados hasta la aparición de los disparados por flanco, que poco a poco los van sustituyendo. La razón fundamental es que funcionan de forma idéntica y los disparados por flanco necesitan menos puertas lógicas. La construcción de un flip flop maestro –esclavo S-R se realiza a partir de dos cerrojos S-R con entrada de habilitación conectados en cascada, de forma que la señal del reloj entra al cerrojo maestro y la señal de reloj complementada entra al esclavo. Solo el cerrojo maestro está habilitado cuando el reloj es 1. Durante todo ese intervalo de tiempo, sus salidas irán acorde con sus entradas. Si se produce una variación, la salida irá acorde con sus entradas. Si se produce una variación, la salida actuara en consecuencia. Cando llega el lanco negativo de reloj, se habilita el cerrojo esclavo (y se deshabilita el maestro), que toma la salida del maestro (que ya no pueden variar porque se



encuentra deshabilitado). Por tanto, en un tiempo igual al tiempo de propagación del cerrojo esclavo justamente después del flanco negativo del reloj, la salida del cerrojo esclavo actúa en consecuencia.

Flip flop J-K Maestro-Esclavo Construiremos un flip flop J-K a partir de un S-R (esta vez en su versión maestroesclavo), realimentando las salidas hacia la entrada tal como se muestra en la figura, que también muestra el símbolo lógico asociado.

Flip flop J-K Maestro-Esclavo Maestro-Esclavo

Y su tabla de verdad: Tabla 6

J

K

CLK

0

0



Qn

Qn

0 1 1

1 0 1

  

0 1

1 0

Qn

Qn

Qn

1

Qn

1

6. Describir las características de disparo de flip flops por pulso y por flanco. Los flip flop disparado por flanco cambian de estado con el flanco positivo (flanco de subida) o con el flanco negativo (flanco de bajada) del impulso de reloj y es sensible a sus entradas solo en esta transición de reloj. Los flip flop disparados por pulsos cambian de estado en su salida únicamente con las entradas preset (PRE) y clear (CLR) independientemente de la entrada de reloj, poniendo a set al flip flop cuando está en preset y a reset cuando está en clear

7. Utilizando flip flop J-K, desarrollar los circuitos para convertir a: a. Flip Flop R-S. b. Flip Flop D. c. Flip Flop T.



De flip flop J-K a R-S Primero recordemos la tabla de verdad de J-K: Tabla 7

J

K

CLK

0

0



Qn

Qn

0 1 1

1 0 1

  

0 1

1 0

Qn

Qn

Qn

1

Qn

1

Tabla 8

J

K

Qn

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 1 0 0 1 1 1 0

J

K

0 1 X X

X X 1 0

Qn

1

1

Tabla de transición de estados: Tabla 9

Qn

Qn

0 0 1 1

0 1 0 1

1

Tabla 10

J

K

CLK

0

0



Qn

Qn

0 1 1

1 0 1



0 1 X

1 0 X

 

Qn

1

Qn

1



Tabla de verdad del flip flop R-S: Tabla 11

S

R

Qn

Qn

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 1 0 0 1 1 X X

1

J

K

0 X O X 1 X X X

X 0 X 1 X 0 1 0

Usando karnaugh, tomando como variables (S, R, Qn ) para las salidas J y K; J S y K R ; con estas relaciones adaptamos el flip flop R-S partiendo de un flip flop JK. 



Mapa de karnaugh

De flip flop J-K a D Tabla de verdad del flip flop D: Tabla 12

D

CLK

0 1

 

Qn

1

0 1

Ahora relacionamos relacionamos el comportamiento comportamiento de los flip flop (D, J-K): J-K):

Qn

1

1 0



Tabla 13

D

Qn

Qn

0 0 1 1

0 1 0 1

0 0 1 1

1

J

K

0 X 1 X

X 1 X 0

Haciendo karnaugh para relacionar ambos flip flop: J S R y K  RS 

Mapa de karnaugh

De flip flop J-K a T Tabla de verdad del flip flop T. Tabla 14

T

CLK

0



Qn

1



Qn

Qn

Qn

1

Qn Qn

Ahora relacionamos relacionamos el comportamiento comportamiento del flip flop (T, J-K): J-K): Tabla 15

T

Qn

Qn

0 0 1 1

0 1 0 1

0 1 1 0

J

K

0 X 1 X

X 0 X 1

1

Haciendo karnaugh para relacionar ambos flip flop: J T y K T 



1

Biestables Asincronos y Sincronos

Recommend Documents