INFORME FINAL DE:
BIESTABLES SÍNCRONO Y ASÍNCRONO 2015 B
Universidad Nacional del Callao
FIEE
Escuela Profesional de Ingeniería Electrónica PROFESOR: Ing. Dario Utrilla Salazar
ALUMNO: Manza Chávez Herber
CURSO: Sistemas Digitales
1223220544
UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERA ELÉCTRICA Y ELECTRÓNICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA Experiencia N° 1
BIESTABLES SÍNCRONOS Y ASÍNCRONOS I.
INTRODUCCIÓN En el presente laboratorio, se desarrollara el análisis funcional de los biestables asíncronos (Latchs) y Síncronos (Flip Flops); los cuales representan los dispositivos fundamentales para el diseño de registros, Contadores, Maquinas de estados, memorias y todo circuito secuencial.
II. OBJETIVOS 1. OBJETIVOS GENERALES Implementar los circuitos biestables asíncronos (Latch) y síncronos (Flip Flop), utilizando puertas lógicas. La visualización del funcionamiento de cada una de los biestables (Latchs y Flip Flops.) utilizando LEDs en las salidas. Implementar circuitos básicos con biestables. Adquirir destreza para el montaje y cableado de circuitos digitales en el prothoboard. Que el estudiante aprenda utilizar los principios básicos para el análisis de circuitos digitales secuenciales mediante simuladores y que tenga la capacidad de realizar la detección de fallos, corregirlos y comprobar su buen funcionamiento. 2. OBJETIVOS ESPECIFICOS Para cada función lógica implementar con circuitos integrados de tecnología TTL (Serie 74). Buscar las referencias correspondientes en los manuales adecuados. Se implementará como entradas lógicas DIPSWITCHs y como salidas lógicas LEDs. (Ver en el marco teórico del presente documento sus circuitos eléctricos). Implementar cada circuito en prothoboard, analizar su funcionamiento y luego construya las tablas de verdad de los circuitos. III.
RESUMEN Como primer paso para el desarrollo del presente laboratorio se debe consultar los manuales correspondientes para cada objetivo. Luego se debe analizar los circuitos en forma teórica y luego simularlos con algún software especializado y depurar los errores. Por último se implementa el circuito con los circuitos integrados realizando conjuntamente pruebas individuales de su funcionamiento y al terminar dicho proceso se procede a hacer las pruebas y desarrollar las tablas de estados o construir los diagramas de tiempo.
IV. MARCO TEORICO 1. ENTRADAS Y SALIDAS LOGICAS Sistemas Digitales
Biestables Síncronos y Asíncronos
1
UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERA ELÉCTRICA Y ELECTRÓNICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA El DIP switch es un arreglo de interruptores integrados en una cápsula como se muestra a continuación junto con su símbolo eléctrico.
Las entradas lógicas manuales de un sistema digital se implementan por lo general con un DIP switch y configurado por una red PULL UP o PULL DOWN como se muestra en la siguiente figura.
Las salidas de estos circuitos son las (IN) entradas de las compuertas (los pines del integrado) y como también se puede observar en la figura anterior la salida del integrado (OUT) es la entrada del circuito LED.
V.
LISTADO DE MATERIALES Circuitos Integrados TTL: 7400 (NAND), 7402 (NOR), 7408 (AND), 7432 (OR), 7474 (FF-D), 7476 (FF-JK), 74266 (XNOR). Prothoboard y DIPswitch Cables de conexión Manuales técnicos Resistencias de 100 Ohmnios Diodos LEDs Resistencia ¼ de W (por la potencia)
VI. IMPLEMENTACIÓN 1. Implementar el circuito mostrado en la figura. Analice su funcionamiento y desarrolle su tabla de verdad. Sistemas Digitales
Biestables Síncronos y Asíncronos
2
UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERA ELÉCTRICA Y ELECTRÓNICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA R
U1:A
Q
1
0
3
?
2 7400
U1:B
Q'
4
S
6
?
5
0
7400
Apreciamos que el circuito implementado es un Latch NAND, el cual se retroalimenta de sus propias salidas y ’ y que presenta un estado no valido, un SET, un RESET y uno de memoria como se muestra a continuación.
Tabla de valores
′
0
0
1
1
0
1
1
0
1
0
0
1
1
1
̅
No válido
Memoria
2. Implementar el circuito mostrado en la figura. Analice su funcionamiento y desarrolle su tabla de verdad. PRE 0 R
U1:A
1
U3:A
U2:A
1 3
2
3
2
1
(CLK)
Q
1 2
?
3 7408
7432 7402
?
U2:B
U1:B S
1
U3:B
5
4
4 6
Q'
4
6
6
5
5
?
7402 7408
7432
CLR 0
Sistemas Digitales
Biestables Síncronos y Asíncronos
3
UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERA ELÉCTRICA Y ELECTRÓNICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA Apreciamos en la simulación del circuito que para para (0), (0), (0), (0) las salidas y ’ cambian de estado intermitentemente, pero siempre en un modo no válido. Algo parecido ocurre con (0), (0), (1), (1) cuando el flanco de es de bajada.
Tabla de valores Estado
0
0
x
x
x
’ ̅
0
1
x
x
x
0
1
1
0
x
x
x
1
0
1
1
x
x
x
1
1
No válido
0
0
x
0
0
1-0-1
1-0-1
No válido
0
0
↑
0
1
1
0
0
0
↑
1
0
0
1
0
0
↓
1
1
1-0-1
1-0-1
Memoria
No válido
3. Implementar el circuito mostrado en la figura, analice su funcionamiento y construir su diagrama de tiempo. U1:A
4
1 3
2
2 3 74LS266
D
U2:A
S
Q
R
Q
4
(CLK)
3
0
1
CLK
D
6 7474
1
2
5
Q1
U?:A
S
Q
R
Q
5
Q2
0
CLK
1
6 7474
Al ser un Flip Flop activado por una señal de reloj de flanco de subida (↑). Al iniciar su funcionamiento se tiene que 1 y 2 cambian de estado a la misma frecuencia, pero que 2 se inicia con el segundo disparo del reloj, mientras que 1 lo hace con el primer disparo del reloj. Esto se aprecia en el circuito implementado y en su correspondiente diagrama de tiempo. Sistemas Digitales
Biestables Síncronos y Asíncronos
4
UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERA ELÉCTRICA Y ELECTRÓNICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA Diagrama de Tiempo
CLK
t
Q1
t
Q2
t
4. Utilizando el Flip Flop D, diseñar un circuito que le permita convertir a Flip Flop JK. Implementar el circuito y verifique su tabla de verdad. Primero crearemos la tabla de conversión, como se muestra:
Tabla de valores
+
0
0
0
0
0
0
0
1
1
1
0
1
0
0
0
0
1
1
0
0
1
0
0
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
0
0
En esta conversión, es la entrada real del flip flop y y son la entrada externa. , y hacen 8 combinaciones posibles. De esta conversión obtenemos D en términos de , y en el mapa de Karnaugh.
̅ =
A continuación se muestra el diagrama lógico correspondiente para la conversión.
Sistemas Digitales
Biestables Síncronos y Asíncronos
5
UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERA ELÉCTRICA Y ELECTRÓNICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA
U1:A 1
J
D
3 2
0
0 7408
U2:A 3
2
2 3 7432
U4:A
K
0
1
U1:B 2
S
D
Q
5
CLK
Q
0 Q'
R
4
Q
6
1
7474 1
6 7404
U3:A
4
1
5 7408
5. Utilizando el Flip Flop D, diseñar un circuito que le permita convertir a Flip Flop T. implementar el circuito y verifique su tabla de verdad. Tenemos que diseñar el circuito para generar la señal de d isparo como una función de y , = (, ).
Tabla de valores
+
0
0
0
0
0
1
1
1
1
0
1
0
1
1
0
1
De la tabla anterior obtenemos con el mapa de Karnaugh la ecuación característica para
̅ = ⨁ ̅ =
A continuación se muestra el diagrama lógico correspondiente para la conversión. Sistemas Digitales
Biestables Síncronos y Asíncronos
6
UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERA ELÉCTRICA Y ELECTRÓNICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA
D ?
U1:A T 1
0 1
1 3
12
S
D
2 11
U3:B Q
Q 9
?
CLK
74LS266
Q' R
(CLK)
3 1
Q
8
?
7474
?
6. Implementar el circuito de la figura. Analice su funcionamiento y desarrolle su tabla de verdad.
U1:A
U1:C
1
J
3
0
Q
10
2
8 9
1
7400 7400
K
0
U1:D
U1:B
Q'
13
4
11 6
12
0
5 7400 7400
Luego de la implementación del circuito notamos que para (0) y (1) la salida es indeterminada, tanto en la simulación en Proteus (?) como en el prothoboard (0). Lo mismo sucede para J (1) y (1)
Tabla de valores
Sistemas Digitales
’
0 0 1 1
0 1 0 1
1 Indet 1 Indet
0 1 0 0
Biestables Síncronos y Asíncronos
7
