NOTAS DE CLASE SISTEMAS DIGITALES SISTEMAS SECUENCIALES SINCRONOS PROFESOR: GERMAN MORALES Z. AGOSTO DE 2010
CIRCUITOS SECUENCIALES INTRODUCCIÓN Los circuitos considerados hasta aquí, tienen la característica de que su salida depende solamente de la combinación presente de valores de las entradas, es decir, a una misma combina combinación ción de entrada entrada responden responden siempre con la misma salida. salida. Debido Debido a esto, esto, estos estos circuitos se denominan combinatorios. combinatorios. Los circuitos circuitos combinat combinatorio orios s tienen tienen muchas limitant limitantes es debido debido a que no son capaces capaces de reconocer el orden en que se van presentando las combinaciones de entradas con respecto al tiempo, es decir, no pueden reconocer una secuencia de combinaciones, ya que no poseen una manera de almacenar información pasada, es decir no poseen memoria. memoria. Un circuito cuya salida depende no solo de la combinación de entrada, sino también de la historia historia de las entradas entradas anteriores anteriores se denomin denomina a Circuito Secuencial . La historia de las entradas anteriores en un momento dado se encuentra resumida en el estado del circuito, el estado. cual se expresa en un conjunto de variables de estado.
l circuito secuencial debe ser capa! de mantener su estado durante al"#n tiempo, memoria. Los dispositivos de para ello se hace necesario el uso de dispositivos de memoria. memoria utili!ados utili!ados en circuitos secuenciales secuenciales pueden ser tan sencillos como un simple retardador $inclusive, se puede usar el retardo natural asociado a las compuertas ló"ic ló"icas as%% o tan compl complejo ejos s como como un circu circuito ito comple completo to de memor memoria ia deno denomin minad ado o multivibrador multivibrador biestable o Flip Flop. Flop . &omo puede verse entonces, en los circuitos secuenciales entra un factor que no se había había consider considerado ado en los combinator combinatorios, ios, dicho factor es el tiempo. tiempo. De hecho, los circuitos secuenciales se clasifican de acuerdo a la manera como manejan el tiempo en circuitos secuenciales síncronos y circuitos secuenciales asíncronos. asíncronos.
n un circuito scu!ci"# "s$!cro!o, los cambios de estado ocurren al ritmo natural marca marcado do por por los retard retardos os asoci asociad ados os a las las compu compuert ertas as ló"ic ló"icas as utili! utili!ad adas as en su
implementación, es decir, estos circuitos no usan elementos especiales de memoria, pues se sirven de los retardos propios $tiempos de propa"ación% de las compuertas ló"icas usados en ellos. sta manera de operar puede ocasionar al"unos problemas de funcion funcionamie amiento, nto, ya que estos retardos retardos natural naturales es no est'n est'n bajo el control control del dise(ador y adem's no son idénticos en cada compuerta ló"ica.
Los circuitos scu!ci"#s s$!cro!os, sólo permiten un cambio de estado en los instantes marcados por una se(al de sincronismo de tipo oscilatorio denominada reloj . &on &on ésto ésto se pued pueden en evita evitarr los proble problemas mas que que tiene tienen n los los circui circuito tos s asínc asíncron ronos os ori"inados por cambios de estado no uniformes en todo el circuito.
U! circuito scu!ci"# puede entenderse simplemente como un circuito combinacional en el cual las salidas dependen tanto de las entradas como de las salidas en instantes anteriores, esto esto implica implica una retroalim retroalimentaci entación ón de las salidas como se muestra en dia"rama de la si"uiente fi"ura Los circuitos ló"icos combinatorios no consideran la variable del tiempo ya que la respuesta ló"ica del circuito depende solamente del valor de las entradas en el instante considerado y es independiente del valor de las entradas que hayan tenido anteriormente. n un circuito secuencial su respuesta depende de los valores de las variables de entrada y el valor interno del circuito. )or lo tanto, la respuesta del circuito depende de una secuencia finita de estados en una forma determinada.
La mayoría mayoría de de los circuito circuitos s di"itale di"itales s incluye incluyen n circuito circuitos s combinat combinatorio orios s y elemento elementos s de memoria los cuales constituyen los circuitos secuenciales. Un dia"rama de bloques de un circuito secuencial es mostrado en la fi"ura si"uiente.
La información almacenada en la memoria constituye el estado del circuito secuencial. Las entradas externas externas junto con el estado presente de la memoria determinan determinan el estado si"uiente si"uiente del circuito.
implementación, es decir, estos circuitos no usan elementos especiales de memoria, pues se sirven de los retardos propios $tiempos de propa"ación% de las compuertas ló"icas usados en ellos. sta manera de operar puede ocasionar al"unos problemas de funcion funcionamie amiento, nto, ya que estos retardos retardos natural naturales es no est'n est'n bajo el control control del dise(ador y adem's no son idénticos en cada compuerta ló"ica.
Los circuitos scu!ci"#s s$!cro!os, sólo permiten un cambio de estado en los instantes marcados por una se(al de sincronismo de tipo oscilatorio denominada reloj . &on &on ésto ésto se pued pueden en evita evitarr los proble problemas mas que que tiene tienen n los los circui circuito tos s asínc asíncron ronos os ori"inados por cambios de estado no uniformes en todo el circuito.
U! circuito scu!ci"# puede entenderse simplemente como un circuito combinacional en el cual las salidas dependen tanto de las entradas como de las salidas en instantes anteriores, esto esto implica implica una retroalim retroalimentaci entación ón de las salidas como se muestra en dia"rama de la si"uiente fi"ura Los circuitos ló"icos combinatorios no consideran la variable del tiempo ya que la respuesta ló"ica del circuito depende solamente del valor de las entradas en el instante considerado y es independiente del valor de las entradas que hayan tenido anteriormente. n un circuito secuencial su respuesta depende de los valores de las variables de entrada y el valor interno del circuito. )or lo tanto, la respuesta del circuito depende de una secuencia finita de estados en una forma determinada.
La mayoría mayoría de de los circuito circuitos s di"itale di"itales s incluye incluyen n circuito circuitos s combinat combinatorio orios s y elemento elementos s de memoria los cuales constituyen los circuitos secuenciales. Un dia"rama de bloques de un circuito secuencial es mostrado en la fi"ura si"uiente.
La información almacenada en la memoria constituye el estado del circuito secuencial. Las entradas externas externas junto con el estado presente de la memoria determinan determinan el estado si"uiente si"uiente del circuito.
*ay dos tipos de circuitos secuenciales. +u clasificación depende del tiempo de sus se(ales. se(ales. &uando un circuito depende del orden en que cambie en el tiempo se denomina un circuito asincrón asincrónico. ico. Los circuitos circuitos secuenci secuenciales ales depend depende e de la se(al se(al de tiempo periódica periódica el cual cual define su comportamiento.
Mu#ti%i&r"'ors (ist"&#s )F#i* F#o*s+. Los circuitos circuitos secuenc secuenciale iales s b'sicos b'sicos que funcion funcionan an también también como unidad unidades es de memoria memoria elementales elementales se denominan denominan multivibradores multivibradores biestables biestables $por tener dos estados estables alto y bajo-%, también conocidos como F#i* F#o*s . l definir cada una de las herramientas herramientas mencionadas mencionadas en la lista anterior consideraremos un circuito ló"ico secuencial asíncrono fundamental llamado F#i* F#o* St Rst $//-+0% el cual se describe a continuación con ayuda de las herramientas mencionadas.
E# F#i* F#o* St Rst FF,SR l //-+0 es un dispositivo con dos entradas $+et y 0eset% y una variable de estado o salida $1% capa! de 2"uardar3 un bit de información y funciona como si"ue4 +i su entrada +et se activa su estado 1 se pone en *i"h $lto%. +i su entrada 0eset se activa su estado 1 se pone en Lo5 $6ajo%. +i no se activa ni +et ni 0eset su estado no cambia. )or supuesto, no se permite activar +et y 0eset simult'neamente.
Di"-r"" ' (#o/us unque el //-+0 posee dos entradas $+ y 0% y sólo una salida $1%, es com#n la implementación que provee adem's de 1 su versión complementada 1 , como se muestra en la fi"ura si"uiente
T"&#" ' Fu!cio!"i!to
Los fabricantes de los circuitos inte"rados inte"rados usan una tabla de funcionamiento funcionamiento para describir la operación de un circuito de una manera compacta, dicha tabla de funcionamiento no es otra cosa que una tabla de verdad como la usada para circuitos combinatorios, en la cual se ha introducido la información del tiempo que en el caso de circuitos secuenciales se vuelve esencial. nse"uida se ilustrar' el uso de esta tabla para describir de manera compacta el funcionamiento del //-+0.
E!tr"'"s ! t! S"#i'" ! t!1
n donde se ha utili!ado la si"uiente notación4
tn 7 instante en el cual se aplican las entradas. tn89 7 instante después que el circuito responde. 1o 7 salida 1 en el instante tn 18 7 salida en el instante tn89
:o es difícil difícil notar que la tabla tabla de funcionami funcionamiento ento es una tabla tabla de verdad verdad con la variable introducida 1o.
Di"-r"" ' Est"'o C#sico La misma información especificada por la tabla de funcionamiento funcionamiento puede ser representada representada de varias maneras diferentes, por ejemplo, el si"uiente dia"rama es una alternativa "r'fica que tiene la particularidad de enfati!ar el n#mero y nombre ' #os st"'os '# circuito , por ello se le llama dia"rama de estado o de estado cl'sico. sí, para el //-+04 ;bsérvese que el dia"rama de estado cl'sico incluye información separada de la si"uiente manera4 - :ombres simbólicos dados a los estados $opcional% - :ombres y valores que las variables de estado toman en cada estado.
-
:ombres y valores de las variables de entrada
T"&#" ' Ecit"ci3! La información que "uarda el dia"rama de estado cl'sico se puede representar en forma de to'"s #"s tr"!si tr"!sicio cio!s !s *osi& *osi&#s #s de un estad tabla tabla coloca colocand ndo o to'"s estado o a otro otro como como varia variable bles s independientes de la tabla y las entradas como variables dependientes, es decir, se "enera un ren"lón de la tabla por cada transición y anotando los valores necesarios de las entradas para producir dicha transición. sí, para el ejemplo del //-+0 se obtiene
T"&#" ' Est"'o o T"&#" C"r"ctr$stic" sta es otra manera de or"ani!ar en forma de tabla el comportamiento del circuito secuencial, +e trata b'sicamente de la misma tabla de funcionamiento funcionamiento ya descrita, salvo que ahora no se introduce nin"una nin"una variable de manera que el estado presente $1o% se trata como si fuera otra entrada. )ara el ejemplo del //-+0 tendremos
Di"-r""s ' ti*o Los dia"ramas de tiempo son representaciones "r'ficas de la evolución de los valores que toman las variables de interés en un circuito di"ital, de la manera como se podrían ver en la pantalla de un osciloscopio.
Los dia"ramas de tiempo no son una herramienta propia de los circuitos secuenciales, ya que estos también son #tiles para circuitos combinatorios como se ilustró anteriormente, sin embar"o, en el caso de los circuitos secuenciales, la información de tiempo es m's crucial por esto los dia"ramas de tiempo cobran una mayor importancia que en el caso combinacional. s importante mencionar que estos dia"ramas no son #nicos para un circuito dado, de hecho, pueden poseer información incompleta o en ocasiones redundante. sí, para el ejemplo del //-+0 un posible dia"rama de tiempo sería como en la si"uiente fi"ura
FLIP FLOP RS TEMPORIZADO xisten cuatro tipos de /lip /lop los cuales son utili!ados en los circuitos secuenciales. Las características y comportamiento de cada uno de ellos son mostrados a continuación.
FLIP FLOP 4 5 TEMPORIZADO FLIP FLOP (ASICO CON COMPUERTAS NOR
FLIP FLOP T TEMPORIZADO
FLIP FLOP D TEMPORIZADO
SIMULACION DE UN FLIP FLOP SR MAESTRO ESCLA6O
De lo anterior se obtienen las si"uientes tablas y ecuaciones caracteristicas
Ecu"cio!s c"r"ctr$stic"s
F#i* F#o* SR 45 D T
Ecu"ci3! C"r"ctr$stic" 7)t1+ 8 S R9 7 )t+ 7)t1+ 8 4 79)t+ 59 7)t+ 7)t1+ 8 D 7)t1+ 8 T79)t+ T9 7)t+
T"&#" c"r"ctr$stic" ' F#i* F#o*. S 0 O 1 1
R 0 1 0 1
7)t1+ 7)t+ 0 1 ;
4 0 O 1 1
5 0 1 0 1
7)t1+ 7)t+ 0 1 79)t+
D 0 1
7)t1+ 0 1
T 0 1
7)t1+ 7)t+ 79)t+
T"&#" ' cit"ci3! ' F#i* F#o* 7)t+ 7)t1+ 0 0 O 1 1 0 1 1
S 0 1 0 <
R < 0 1 0
7)t+ 7)t1+ 0 0 O 1 1 0 1 1 7)t+ 7)t1+ 0 0 O 1 1 0 1 1
4 0 1 < <
5 < < 1 0
T 0 1 1 0
SIM(OLOS ESTANDAR DE LATC=ES > FLIP FLOPS
ENTRADAS ASINCRONAS DE SET > RESET )CLEAR+
Co!t"'ors +on circuitos di"itales ló"icos secuenciales de salida binaria o cuenta binaria, característica de tempori!ación y de memoria, por lo cual est'n constituidos a base de flip-flops.
C"r"ctr$stic"s I*ort"!ts: 9. Un n#mero m'ximo de cuentas $módulo del contador%. =. &uenta ascendente o descendente. >. ;peración síncrona o asíncrona. ?. utónomos o de autodetención.
Uti#i'"' +e utili!an para contar eventos. E?*#os: 9. :#mero de pulsos de reloj, =. @edir frecuencias, >. +e utili!an como divisores de frecuencia y para almacenar datos $en un reloj di"ital%, ?. +e utili!an para direccionamiento secuencial y al"unos circuitos aritméticos.
1. Co!t"'ors ' Pro*"-"ci3!: Los contadores di"itales o binarios en esencia son un "rupo de FLIP-FLOPs dispuestos de tal manera que sus salidas proporcionan una secuencia determinada como respuesta a los acontecimientos que ocurren a la entrada del reloj. stos acontecimientos pueden ser por lo "eneral pulsos de reloj $sincrónicos% o acontecimientos aleatorios $asincrónicos% alimentados como entradas por la terminal de reloj de los FLIPFLOPs. Los contadores de propa"ación se basan en este #ltimo principio para "enerar secuencias binarias que cambian como respuesta a eventos. )ara conformar un contador de n bits solo basta tener n FLIP-FLOPs, uno para cada BIT de información. continuación se dar' una descripción sobre la estructura y funcionamiento de los contadores de propa"ación m's comunes en ló"ica secuencial.
2. Co!t"'or ' *ro*"-"ci3! )"si!cr3!icos+ "sc!'!t: l FLIP-FLOP T , tiene especial aplicación en los contadores, debido a la habilidad que tienen para cambiar a su estado complementario, después de un evento de reloj.
N@ro ' *u#sos 7 72 71 70
T"&#" B. stados contador ascendente ;bserve la forma en que opera este circuito. Los pulsos de reloj se aplican #nicamente al FLIP-FLOP A, así que la salida de este FLIP-FLOP se complementar' cada ve! que haya una transición ne"ativa en la entrada de reloj. La salida del FLIP-FLOP A se aplica directamente a la entrada de reloj del FLIP-FLOP B, de tal forma que la salida de este FLIP-FLOP se complementa cada ve! que su entrada de reloj pasa de 1 a 0 ló"ico. De forma similar se comportan los FLIP-FLOPs C y D cambiando su estado cada ve! que reciben una transición ne"ativa en sus respectivas entradas de reloj. Las salidas de los FLIP-FLOPs D, C , B y A representan un numero binario de 4 bits, siendo D el bit m's si"nificativo y al menos si"nificativo. ste contador cuenta en forma ascendente desde 0000 hasta 1111, es decir que tiene 9A estados diferentes $2 41! %. n electrónica di"ital, existe una notación que define el n#mero de estados de un contador, desi"nada por la si"la "OD m's él numero de estados, por esta ra!ón se dice que es un contador "OD1! . ste tipo de contadores act#a como divisores de frecuencia. +i se hace un an'lisis sobre la frecuencia de las se(ales de salida de los FLIPFLOPs se puede observar que la se(al #$ tiene una frecuencia dada por la si"uiente expresión4
Donde f CLK corresponde a la frecuencia de la se(al del reloj. De i"ual forma las frecuencias de las salidas de los dem's FLIP-FLOPs estarían dadas por las si"uientes expresiones4
+e plantea como ejercicio dibujar la se(al de reloj y las se(ales de salida de los FLIPFLOPs para confirmar estos resultados. ste contador se puede modificar para que opere a cualquier n#mero "OD entre 9 y 9A. De forma "eneral un contador de n bits se puede modificar para cualquier n#mero "OD=n, y para lo"rarlo es necesario utili!ar la entrada asincrónica de borrado CL% de los FLIP-FLOPs, como veremos a continuación.
. Co!t"'ors co! !@ros MOD 2 ! Los contadores b'sicos pueden ser modificados para producir n#meros "OD & 2n , permitiendo que el contador omita estados que normalmente hacen parte de la secuencia de conteo. La forma m's usual para lo"rar esto se puede ver en la /i"ura 9=>, la cual corresponde a un contador de 4 bits "OD10 . ste contador es conocido también como contador décadas.
sumiendo que la compuerta 'A'D no estuviera presente, el contador sería "OD1! , sin embar"o la presencia de esta compuerta altera el funcionamiento normal cuando las salidas #$ y #1 que van a la compuerta son 1. sta condición ocurrir' cuando el contador pase del estado 1001 $(% al 1010 $10 %, haciendo que las entradas asíncronas CL% de los FLIP-FLOPs sean 0 y por tanto el contador pase al estado 0000 . n la
se observa el estado temporal entre los estados 1001 y 0000 .
. Co!t"'or ' *ro*"-"ci3! 'sc!'!t: Los contadores descendentes cuentan en forma inversa, por ejemplo de 1111 hasta 0000 . n la /i"ura 9=B se observa un contador descendente de ? bits. :ote que este contador es similar al ascendente excepto que las salidas ahora son su complemento.
Fi-ur" 12B. &ontador descendente
n la tabla BB se muestran los estados de las salidas de los FLIP-FLOPs, donde se observa que después de cada pulso sé decremento la secuencia binaria representada por las salidas 1> a 1C. N@ro '
T"&#" BB. stados del contador descendente B. Co!t"'ors Si!cr3!icos l inconveniente que se presenta con los contadores de propa"ación de la lección anterior, consiste b'sicamente en que no todos los FLIP-FLOPs cambian simult'neamente con la se(al del reloj. Los contadores asincrónicos deben esperar que la se(al se propa"ue desde el primer FLIP-FLOP que representa el BIT menos si"nificativo hasta el FLIP-FLOP del BIT m's si"nificativo. n los contadores sincrónicos a diferencia de los contadores de propa"ación o asincrónicos, la se(al de reloj se aplica simult'neamente a todos los FLIP-FLOPs. stos contadores por lo "eneral tienen m's circuitería que los contadores de propa"ación y est'n conformados por FLIP-FLOPs ,-* . )ara entender el funcionamiento de este tipo de contadores es necesario observar con atención la secuencia para determinar los componentes que se deben a"re"ar $"eneralmente FLIP-FLOPs y compuertas%. nalicemos el funcionamiento del contador de $ bits que se muestra en la fi"ura 9=A, y cuyos estados se resumen en la tabla BA. sumamos que inicialmente el contador se encuentra en el estado 000. :ote que el estado de la salida #0 debe cambiar después de cada transición positiva del reloj )CL*+, así que el FLIP-FLOP F0 debe tener sus entradas , y * en 1 ló"ico para que cumpla esta función, tal como se muestra en la fi"ura 9=A
T"&#" B. stados del contador sincrónico ascendente de > bits hora note que la salida #1 cambia a su estado complementario cada ve! que #0 1$ver tabla BA%, así que las entradas , y * del FLIP-FLOP F1 deben estar conectadas a la salida #0 . De esta forma cada ve! que #01 y ocurra una transición positiva del reloj el FLIP-FLOP cambiara de estado tal como se observa en la secuencia. /inalmente nos resta anali!ar el estado de la salida #2 , para lo cual se debe observar nuevamente la tabla BA. :ote que #2 cambia a su estado complementario cada ve! que #1 y #0 son 1 así que la forma de implementarlo en el contador es conectado #1 y #0 como entradas a una compuerta A'D y cuya salida debe ir a las entradas , y * del FLIP-FLOP F2. ;bserve que este FLIP-FLOP queda en estado complemento $ tole%, cada ve! que se presente esta condición y ocurra una transición positiva en el reloj $ CL* %. .
T"&#" B. stados del contador sincrónico ascendente +e puede hacer un an'lisis similar al anterior para entender el funcionamiento de este contador, sin embar"o, observe que la secuencia de > bits es parte de la secuencia para ? bits así que solo basta a"re"ar un FLIP-FLOP,* y una compuerta A'D que pon"a el FLIPFLOPF$ en modo complemento cada ve! que #2 # 1 y #0 son 1 para lo"rar que el contador "enere finalmente la secuencia de la tabla B. l i"ual que el contador de propa"ación de la lección anterior, el contador sincrónico se puede modificar para cambiar su n#mero "OD, mediante el uso de compuertas 'A'D y las entradas asincrónicas CL% de los FLIP-FLOPs. n la /i"ura 9= se observa cómo se puede convertir este contador "OD1! a "OD10 , a"re"ando simplemente una compuerta 'A'D de dos entradas.
Fi-ur" 12. &omponente adicional para convertir un contador "OD1! a "OD10 . E?*#os ' Co!t"'ors ! Circuito I!t-r"'o n el comercio existen varios contadores en circuito inte"rado que aparte de reali!ar la función de "enerar secuencias binarias, tiene otras funciones adicionales que "eneralmente tienen que ver con la confi"uración y modo de funcionamiento. ntre las funciones que se pueden encontrar en estos circuitos inte"rados se encuentran opciones de selección de secuencia ascendente o descendente, borrado así como iniciali!ación entre otras. continuación se presenta una lista de al"unos contadores en circuito inte"rado de uso difundido en lectrónica Di"ital, con una descripción detallada de sus pines.
T"&#" B. &ontadores en &ircuito Ente"rado Se plantea como ejercicio, adquirir algunos de estos circuitos integrados comerciales y verificar su funcionamiento.
Registros . R-istros ' Corrii!to n el procesamiento di"ital de datos se necesita con frecuencia retener los datos en ciertas ubicaciones intermedias del almacenamiento temporal, con el objeto de reali!ar al"unas manipulaciones específicas, después de las cuales los datos modificados se pueden enviar a otra locali!ación similar. Los dispositivos di"itales donde se tiene este almacenamiento temporal se conocen como registros de corrimiento o registros de desplazamiento. Dado que la memoria y el despla!amiento de información son sus características b'sicas, los re"istros son circuitos secuenciales constituidos por FLIP-FLOPs donde cada uno de ellos maneja un bit de la palabra binaria. )or lo "eneral se da el calificativo de re"istro a un conjunto de ocho $F% o m's FLIPFLOPs. @uchos re"istros usan FLIP-FLOPs tipo D aunque también es com#n el uso de FLIP-FLOPs ,* . mbos tipos pueden obtenerse sin dificultad como unidades comerciales. +on muy
populares los de F bits, ya que en los computadores con frecuencia manipulan b/tes de información.
. R-istro ' Corrii!to (sico Un re"istro de corrimiento b'sico es un conjunto de FLIP-FLOPs conectados de tal forma que los n#meros binarios almacenados en él son despla!ados de un FLIP-FLOP al si"uiente con cada pulso de reloj aplicado. &on cada flanco ascendente del reloj la información se va despla!ando hacia la derecha una posición. n la /i"ura 9=F se observan las formas de onda de las salidas de cada FLIP-FLOP , donde se observa el despla!amiento de los datos de i!quierda a derecha.
Fi-ur" 12. /ormas de onda de un re"istro de ? bits H. Ti*os ' E!tr"'"s S"#i'"s ! #os R-istros ' Corrii!to xisten diversas formas de car"ar o extraer información en un re"istro de corrimiento n la fi"ura 9=G se muestran las distintas formas de mover la información en un re"istro de corrimiento.
Las combinaciones de ntradaH+alida m's comunes en los re"istros de corrimiento son4 ntrada +erieH+alida )aralelo y ntrada )araleloH+alida +erie. continuación se dar' una descripción sobre estos dos modos de funcionamiento. Entrada Serie - Salida Paralelo: s la forma m's usual del tipo de entrada y salida de datos en los re"istros de corrimiento. n la /i"ura 9>C se observa el esquema de un re"istro de esta clase. La entrada asincrónica CL% que se observa, es usada para poner todos los bits del re"istro en 0 . xisten circuitos inte"rados como el 4C1!4 que funcionan de esta forma.
Fi-ur" 10. 0e"istro de corrimiento ntrada serie - +alida paralelo E!tr"'" *"r"##o J S"#i'" sri: n la /i"ura 9>9 se observa el esquema de un re"istro de este tipo. LOAD4 Las entradas en paralelo se almacenan en los FLIPFLOPs internos $entrada asincrónica%, IFT 4 &orrimiento del puerto hacia la derecha $entrada sincrónica%, entrada serie por el primer FLIP-FLOP y salida serial por el #ltimo. xisten circuitos inte"rados como el 4C1!3 que funcionan con base en este esquema.
Fi-ur" 11. 0e"istro de corrimiento ntrada paralelo - +alida serie 10. R-istros ' corrii!to &i'irccio!"#s ste tipo de re"istro tiene la opción de ele"ir la dirección en que se transmiten los datos. stos re"istros tienen una se(al de control que permite seleccionar el sentido de despla!amiento de los datos. n la /i"ura 9>= se observa el circuito ló"ico de un re"istro bidireccional de 4 bits.
)ara propósitos de entender el funcionamiento de este re"istro se ha dispuesto de forma vertical, para mostrar cómo se despla!an los datos. &uando la entrada ABAA%%5 se
encuentra en 1 ló"ico, los datos se despla!an hacia abajo y cuando esta es 0 ló"ico los datos se despla!an hacia arriba. &uando la se(al de control ABAA%%5 es 1, las compuertas marcadas con A se activan, permitiendo que el dato de cualquier FLIP-FLOP pase al FLIP-FLOP inmediatamente inferior después de que ocurra una transición positiva en la se(al del reloj, de esta forma la información de despla!a por las líneas marcadas en a!ul que se observan en la fi"ura 9>=. &uando la se(al de control ABAA%%5 es 0 , las compuertas marcadas con B se activan y el dato de cualquier FLIP-FLOP se pasa al FLIP-FLOP inmediatamente superior. Las líneas marcadas en rojo en la fi"ura 9>= indican el canal de transmisión de los datos de un FLIPFLOP a otro para esta condición. :ote que las compuertas marcadas como A y B se activan de forma complementaria, es decir, mientras se activan aquellas marcadas como A las marcadas como B se encuentran inactivas y viceversa.
11. R-istros ! Circuito I!t-r"'o n el mercado existen actualmente varios circuitos inte"rados que desempe(an su función como re"istros, en esta sección mencionaremos al"unos de estos re"istros disponibles en ló"ica TTL y C"O.
Circuito I!t-r"'o =C ste inte"rado contiene F Cerro6os tipo D con salidas triestado. n la fi"ura 9>> se observa el esquema de conexiones interno y la descripción de sus entradas y salidas es la si"uiente4
D0...D7: Entrada paralelo Q0...Q7: Salida paralelo LE: Latch Enable OE: utput Enable
Fi-ur" 1. Dia"rama Ló"ico del &E?*&>>
Circuito I!t-r"'o =C ste circuito inte"rado contiene F FLIP-FLOPs tipo D con salidas triestado sensibles al flanco de subida de la se(al del 0eloj. n la fi"ura 9>? se muestra la estructura interna de este re"istro y su diferencia con el anterior &ircuito Ente"rado es que este contiene FLIP-FLOPs.
Circuito I!t-r"'o =C2 ste inte"rado contiene F FLIP-FLOPs tipo D con salidas triestado sensibles al flanco de subida de la se(al del reloj, adicionalmente tiene una entrada para borrar activa en bajo $CL%5 %. n la fi"ura 9>B se observa el dia"rama de pines de este inte"rado y el tabla BG los estados ló"icos.
12. A*#ic"cio!s ' #os R-istros ' Corrii!to Los re"istros de corrimiento tienen varias aplicaciones en la lectrónica Di"ital, entre las cuales se pueden mencionar las si"uientes4
1. Co!t"'or ! A!i##o l contador en anillo es un re"istro de corrimiento b'sico en el que los datos no se pierden al despla!arse, en lu"ar de ello, la información rota debido a que los FLIPFLOPs de los extremos se encuentran interconectados, de tal forma que los datos se despla!an en forma de IanilloI.
sumiendo que el estado inicial del contador en anillo es 1000 $#$1 #20 #10 #00 %, los estados que se presentarían en este contador serían los mostrados en la tabla AC. Después del cuarto pulso en la se(al del reloj el estado inicial se repite.
Pu#so '# R#o? 7 72 71 70
T"&#" 0. stados del &ontador en nillo n el mercado existen contadores de este tipo en circuito inte"rado, sin embar"o su construcción es muy f'cil a partir de un re"istro de corrimiento convencional.
xiste otro contador en anillo llamado contador Johnson, el cual tiene un funcionamiento similar al contador en anillo, excepto que el estado del #ltimo FLIPFLOP se realimenta al primero a través de un inversor. n al fi"ura 9>A se observa el dia"rama ló"ico de este contador.
Fi-ur" 1. &ontador Johnson de 4 bits
SISTEMAS SECUENCIALES SINCRONOS Los circuitos ló"icos combinatorios no consideran la variable del tiempo ya que la respuesta ló"ica del circuito depende solamente del valor de las entradas en el instante considerado y es independiente del valor de las entradas que hayan tenido anteriormente. n un circuito secuencial su respuesta depende de los valores de las variables de entrada y el valor interno del circuito. )or lo tanto, la respuesta del circuito depende de una secuencia finita de estados en una forma determinada. Un modelo de un circuito secuencial síncrono consta de4
Una se(al de reloj para sincroni!ar los eventos. +e(ales e7ternas de entrada. Kenerando un conjunto finito de = n estados siendo n el n#mero de entradas x 9 x= x> ...... xn +e(ales e7ternas de salida. Kenerando un conjunto finito de = p estados siendo p el n#mero de entradas ! 9 != !> ...... !n 8stados internos. Kenerando un conjunto finito de = m estados siendo m el n#mero de entradas internas y 9 y= y> ...... y m 9na l:i;a ;ombinatoria que "enera las salidas internas para definir el estado si"uiente de la memoria. 9n elemento de "emoria donde se almacena la información del estado presente del circuito junto con las se(ales externas.
A!#isis DisKo ' Circuitos Scu!ci"#s l n'lisis y Dise(o de &ircuitos +ecuenciales se encuentra estrechamente relacionado con el control secuencial, denominado también control ló"ico o control binario. n los sistemas de control secuencial las entradas y las salidas son de tipo binario y determinan una serie de pasos para la operación de un proceso. Las entradas por lo "eneral son4 pulsadores, interruptores, microinterruptores, fines de carrera o detectores de proximidad. Las salidas pueden ser4 'lvulas solenoides, cilindros neum'ticos, contactores para arranque y parada de motores, pilotos de se(ali!ación, alarmas, entre otros. &uando el sistema de control secuencial es peque(o se reali!a con circuitos di"itales combinatorios y secuenciales. &uando es "rande se reali!a con PLC
Ló"icos )ro"ramables%, microcomputadores, microprocesadores especiales para control secuencial y por soft5are en PC . n este capítulo se mostraran las metodolo"ías b'sicas para el Dise=o de Cir;uitos e;uen;iales y su aplicabilidad en dispositivos secuenciales para funciones específicas.
Tor$" ' M/ui!"s ' Est"'o )FSM+ La teoría de m'quinas de estado es el nombre con el que se conocen los métodos de n'lisis y Dise(o de &ircuitos +ecuenciales +incrónicos. sta lección constituye una introducción al tema del capítulo, donde se definir' lo que son las m'quinas de estado y los conceptos b'sicos para entender la metodolo"ía de n'lisis y Dise(o de &ircuitos +ecuenciales. Las m'quinas de estado son circuitos secuenciales que se encuentran constituidos por una etapa combinacional y una etapa de memoria, relacionadas de tal forma que conforman un sistema secuencial para al"#n propósito especial. Los re"istros y contadores con entradas asincrónicas son ejemplos de este tipo de sistemas secuenciales.
.2. M/ui!"s ' Est"'o ' M"# Moor Los circuitos secuenciales se clasifican dentro de una cate"oría conocida como m'quinas de estado, de la cual se distin"uen com#nmente dos tipos4
M/ui!" ' M"#: n esta m'quina de estados las salidas se encuentran determinadas
por el estado interno del sistema y por las entradas no sincroni!adas con el circuito. l dia"rama de bloques representativo de esta m'quina se muestra en la fi"ura 9>, donde se observa que las salidas del sistema son tanto sincrónicas como asincrónicas.
Fi-ur" 1. @aquina de estados de @ealy
M/ui!" ' Moor: Las salidas solo dependen del estado interno y de cualquier entrada
sincroni!ada con el circuito, como se observa en la fi"ura 9>F, donde las salidas del sistema son #nicamente sincrónicas. Un ejemplo de este tipo de m'quinas de estado son los contadores..
Fi-ur" 1. @aquina de estados de @oore Los circuitos secuenciales se caracteri!an por tener una etapa combinacional y otra de memoria conformada por FLIP-FLOPs. n la fi"ura 9?C, se puede observar un ejemplo particular de este tipo de circuitos, el cual corresponde a una @aquina de estado de M"#. ;bserve que hay salidas que dependen de la etapa de memoria y hay una salida que depende directamente de la etapa combinatoria.
Fi-ur" 10. &ircuito +ecuencial de ejemplo &on base en el circuito de la fi"ura 9?C, se dar' una descripción de las herramientas b'sicas que son empleadas para el An>lisis / Dise=o de Cir;uitos e;uen;iales. ntre estas herramientas se encuentran las e;ua;iones l:i;as las los diaramas de estado las tablas de estado las tablas de transi;i:n / los ma?as de *arnau@ .
ANALISIS Ecuaciones Lógicas Las ecuaciones ló"icas son funciones que definen la relación existente entre los estados de entrada y los estados de salida del sistema. )ara determinar las ecuaciones ló"icas de la m'quina de estados de la fi"ura 9?C, inicialmente se deben identificar los estados si"uientes. stos estados corresponden a aquellos que ocurren después de una transición en la se(al de reloj de los FLIP-FLOPs. 0ecuerde que para los FLIP-FLOPs tipo D el estado si"uiente )#i1+ es i"ual al estado de la entrada D.
A = D A = A·X + B·X B = D B= A’·X La salida est' dada por4
Y = (A + B)·X’ ;bservando esta #ltima ecuación se concluye que la salida )+ es función del estado presente del sistema $ A y B% y de la entrada asincrónica $ %. Las ecuaciones ló"icas en los circuitos secuenciales tienen una estructura formada por dos clases de estados4 Los estados siguientes, los cuales se a"rupan al lado i!quierdo de la expresión y representan las variables dependientes del sistema. l estado de estas variables cambia en el momento que ocurra una transición en la se(al de reloj. Los estados actuales y entradas del sistema. "rupados al lado derecho de la expresión, constituyen las variables independientes, las cuales pueden o no cambiar en sincronía con el sistema.
&uando las ecuaciones de estado contienen varios términos, se pueden simplificar empleando metodolo"ías de reducción de términos como l"ebra de 6oole, @apas de Marnau"h, o mediante el l"oritmo de 1uine-@c&lusNey.
T"&#"s ' Est"'o Una tabla de estado es un listado que contiene la secuencia de los estados de entradas, estados internos y salidas del sistema, considerando todas las posibles combinaciones de estados actuales y entradas. Las tablas de estado por lo "eneral se dividen en tres partes4 estados actuales, estados si"uientes y salidas, tal como se muestra en la tabla A=.
T"&#" 2.
La tabla de estado para un circuito secuencial con m FLIP-FLOPs y n entradas tiene 2m filas. l estado si"uiente tiene = n columnas, y el n#mero de columnas depende del n#mero de entradas. xiste una forma m's conveniente de or"ani!ar la información en la tabla de estado, la cual se muestra en la , donde los estados se a"rupan de tal modo que la tabla se puede traducir a un dia"rama de estados. l i"ual que la tabla anterior esta tiene tres secciones4 estados actuales, estados si"uientes y salidas, sin embar"o los estados se a"rupan dependiendo del valor de las entradas. La sección de estados actuales a"rupa los estados que ocurren antes de una transición en la se(al de reloj, la sección de estados si"uientes lista aquellos que ocurren después de la transición del reloj y la sección de salidas re#ne los estados que se dan en el mismo instante de los estados actuales. Est"'o Actu"# Est"'o Si-ui!t
T"&#" . . +e plantea como ejercicio verificar la información de la tabla.
Di"-r""s ' Est"'o Un dia"rama de estados es una representación "r'fica que indica la secuencia de los estados que se presentan en un circuito secuencial, teniendo en cuenta las entradas y salidas. l dia"rama se forma con círculos y líneas. Los círculos representan los estados del circuito secuencial y cada uno de ellos contiene un n#mero que identifica su estado. Las líneas indican las transiciones entre estados y se marcan con dos n#meros separados por un $H%, estos dos n#meros corresponden a la entrada y salida presentes antes de la transición. manera de ejemplo observe la línea que une los estados 00 y 01 en el dia"rama de estado de la fi"ura 9?9. sta línea marcada como 10 indica que el circuito secuencial se encuentra en el estado 00 mientras la entrada 0 y la salida 0 y que después de que ocurra una transición en la se(al de reloj el estado cambia a 01.
Fi-ur" 11. Dia"rama de estados correspondiente a la Las líneas que salen y re"resan al mismo círculo indican que no hay cambio en el estado, cuando se presentan la entrada y salida indicadas .
T"&#"s ' Tr"!sici3! )cit"ci3!+ ' FLIP,FLOPs Las tablas de transición se usan en conjunto con las de estado y representan la tabla de verdad de los FLIP-FLOPs con los cuales se desea implementar el circuito secuencial. La tabla contiene los estados actuales y si"uientes se"#n el estado de las entradas de los FLIPFLOPs. La tabla A?, corresponde a la tabla de transición del FLIP-FLOP ,*.
T"&#" .
M"*"s ' 5"r!"u- Keneralmente las tablas de estado y de transición de los FLIP-FLOPs se fusionan en una sola para a"rupar la información de tal forma que permitan construir los "a?as de *arnau@ para simplificar las funciones ló"icas. La tabla AB corresponde a una tabla de estado de un
contador de tres bits con FLIP-FLOPs ,* . ;bserve que esta tabla incluye las entradas , y * para cada una de la transiciones $estado actual a estado si"uiente%. Las re"iones sombreadas en la tabla indican que el estado #i cambia estando presentes las entradas , i y * i correspondientes después de una transición del reloj.
T"&#" B. bits Los "a?as de *arnau@ se emplean para definir la ló"ica de las entradas de los FLIPFLOPs y se debe hacer uno para cada una de las entradas . La fi"ura 9?= corresponde al "a?a de arnau@ de la entrada , 1. de la tabla de estado AB.
Fi-ur" 12. @apa de Marnau"h para el estado J 9 ;bserve que cada celda en el mapa representa uno de los estados actuales de la secuencia en la tabla de estado. Una ve! asi"nados todos los estados posibles a cada celda en el "a?a de *arnau@ se procede a simplificar y deducir las expresiones ló"icas. n la fi"ura 9?= se observa que la expresión correspondiente a la entrada , 1 es
J 1 = Q0 sta expresión indica que en el circuito ló"ico la salida #0 debe ir conectada a la entrada ,1. n la si"uiente lección se explicara de una forma detallada el procedimiento para el Dise(o de &ircuitos +ecuenciales.
Las variables de salida externas se pueden obtener mediante dos formas diferentes4
1. @ediante la combinación de las se(ales de entrada y el estado presente del circuito. La estructura de este tipo de circuito recibe el nombre de Mo'#o o Aut3"t" ' M"#. 2. @ediante el estado presente del circuito. La estructura de este tipo de circuito recibe el nombre de Mo'#o o Aut3"t" ' Moor. sta m'quina tempori!ada utili!a la se(al de reloj en todos los m flip flop $elemento de memoria% y presenta un cambio de estado solamente cuando se presenta un flanco de disparo o un pulso de reloj.
1. MODELO O AUTOMATA DE MEAL>. Mo'#o ' M"#., n un modelo m's completo, las salidas en instantes anteriores est'n expresadas por un conjunto de variables de estado, de manera que las salidas actuales dependen tanto de las entradas como de las variables de estado las cuales son "uardadas en dispositivos de memoria. ste es el modelo m's completo de un circuito secuencial y se denomina @odelo de @ealy. n este caso la ló"ica de estado est' determinada por las se(ales externas de entrada y el estado presente del circuito y la ló"ica de salida determina que las salidas externas son funciones de las se(ales externas de entrada y el estado presente del circuito es decir4 stado si"uiente +alidas
7 / $estado presente, se(ales de entrada% 7 K$estado presente, se(ales de entrada%
l elemento de memoria $@emoria de estado% puede estar conformada por flip flop D o JM y ser disparados por con flancos de subida o de bajada. +u estructura es mostrada en la fi"ura =.
+u comportamiento puede ser representado por4 a% Un dia"rama de stado. b% Una
"+ DIAGRAMA DE ESTADO. )ara este caso un estado se representa por un circulo, la transición de un estado a otro por líneas diri"idas que conectan los círculos, las cuales est'n marcadas por dos n#meros binarios separadas por un ) + como se muestra4
+e(ales de entrada que causan la transición
+e(ales de salida durante el estado presente
&uando no hay cambios de estado la línea diri"ida de transición conecta el mismo circulo del estado.
A
#"!
#"# !"#
!"! C
B
&+ TA(LA DE ESTADO
!"!
#"!
&ontiene dos secciones principales, una para el estado presente y otra para el estado si"uiente y salidas externas. +i el elemento de memoria tiene m flip flops y n se(ales de entrada, la tabla tendr' hasta = m filas, una para cada estado y en la sección de estado si"uiente se tendr' = n columnas una por cada combinación de las entradas. Las columnas muestran4 $stado si"uiente% H $salida en estado presente% ntonces el dia"rama de estado anterior puede ser representado en la si"uiente tabla de estado.
Est"'o *rs!t
Est"'o si-ui!t <80 < 81
A
(1
C0
(
(0
A1
C
A0
C0
c+ DIAGRAMA DE TIEMPO @uestra el comportamiento de la m'quina para un tren de pulsos a partir de un estado inicial, es decir como se comporta la salida de acuerdo a una secuencia de entrada
)ulso de 0eloj4
C 9 = >
stado )resente
? B
6 & &
ntrada
C 9 9
C 9 C
+alida
9 9 C
C C C
stado +i"uiente
6 &
&
CP
9
=
>
?
B
A
F
<
C
9
9
C
9
9
C
9
Z
6
&
&
&
1. MODELO O AUTOMATA DE MOORE. Mo'#o ' Moor., Un modelo m's completo de lo que puede ser un circuito secuencial es el denominado @odelo de @oore, cuya estructura se presenta en la si"uiente fi"ura. l modelo de @oore consiste en dos bloques $circuitos% de ló"ica combinacional mas un bloque de ori"
&
L" #3-ic" ' st"'o si-ui!t que define la manera de "enerar las variables de
estado a partir de las entradas L" L3-ic" ' s"#i'" que define la manera en que se obtienen las salidas del cirucito a partir de las variables de estado
ste modelo tiene la particularidad de que las salidas s:lo son Eun;i:n de las variables de estado, es decir, del estado presente. )or ello, cuando en un circuito, las salidas solo dependen de las variables de estado, se les llama Salidas tipo Moore. n este caso la ló"ica de estado si"uiente est' determinada por las se(ales externas de entrada y el estado presente del circuito y la ló"ica de salida determina que las salidas externas son funciones del estado presente del circuito es decir4 stado si"uiente +alidas
7 / $estado presente, se(ales de entrada% 7 K$estado presente.%
l elemento de memoria $@emoria de estado% puede estar conformada por flip flop +0, D, < o JM y ser disparados por con flancos de subida o de bajada.
+u comportamiento puede ser representado por4 c% Un dia"rama de stado. d% Una
&+ DIAGRAMA DE ESTADO.
Y/0
!
!
# # U/1
W/0
# !
)ara este caso un estado se representa por un círculo, la transición de un estado a otro por líneas diri"idas que conectan los círculos, las cuales est'n marcadas por las se(ales de entrada. La salida se incluye entonces dentro de los círculos que r epresentan los estados del circuito. &uando no hay cambios de estado la línea diri"ida de transición conecta el mismo círculo del estado.
&+ TA(LA DE ESTADO &ontiene otro formato4 se muestra una nueva columna de salidas y dos secciones principales, una para el estado presente y otra para el estado si"uiente. +i el elemento de memoria tiene m flip flops y n se(ales de entrada, la tabla tendr' hasta = m filas, una para cada estado y en la sección de estado si"uiente se tendr' = n columnas una por cada combinación de las entradas. Las columnas muestran4 $stado si"uiente% ntonces el dia"rama de estado anterior puede ser representado en la si"uiente tabla de estado.
Est"'o *rs!t
Est"'o si-ui!t <80 < 81
S"#i'"s
U
U
>
1
>
U
0
>
U
0
c+ DIAGRAMA DE TIEMPO @uestra el comportamiento de la m'quina para un tren de pulsos a partir de un estado inicial, es decir como se comporta la salida de acuerdo a una secuencia de entrada
)ulso de 0eloj4
C 9 = >
? B
stado )resente
O P O U U P
ntrada
C 9 9
C 9 C
+alida
C C C
9 9 C
stado +i"uiente
P O U
U P Q
n resumen la diferencia entre los dos modelos de mRaquina de estado se encuentra en como son "eneradas las salidas. n la practica cuando se tienen salidas que dependen de las entradas asi como el estado presente la maquina de estado se puede caracteri!ar como una maquina de @ealy, si la salida depende solamente del estado presente, la maquina se puede cate"ori!ar como una maquina tipo @oore.
PROCEDIMIENTO DE DISEO DE UNA MA7UINA DE ESTADO. )ara el dise(o de un circuito secuencial que controle una maquina de estado sincrónica que determina su comportamiento es necesario definir las entradas y las funciones de salida de acuerdo al estado si"uiente. )ara ello se debe tener en cuenta el si"uiente procedimiento4 9. ntender el problema de acuerdo a los requerimientos planteados. =. &onstruir un dia"rama de estado o dia"rama de tiempo que represente el comportamiento de las salidas y el estado si"uiente como función de las entradas y el estado presente a partir de la descripción verbal del problema. >. ;btener la
F. ;btener la tabla de excitación. La tabla de excitación esta compuesta por las si"uientes secciones4
a. b. c. d. e.
stado presente. ntradas. stado si"uiente. ntradas sincrónicas de /lip flop. +alidas. Utilice las tablas de excitación del flip flop seleccionado para obtener las funciones ló"icas de conmutación. dem's determine las funciones ló"icas de salida. )ara este punto es necesario tener en cuenta lo si"uiente4
f.
cuación de estado.
". cuación característica. Describe el comportamiento del flip flop, el cual especifica el estado si"uiente como función de su entrada y el estado presente.
Ecu"cio!s c"r"ctr$stic"s F#i* F#o* SR 45 D T
Ecu"ci3! C"r"ctr$stic" 7)t1+ 8 S R9 7)t+ 7)t1+ 8 4 79)t+ 59 7 )t+ 7)t1+ 8 D 7)t1+ 8 T79)t+ T9 7 )t+ T"&#" c"r"ctr$stic" ' #i* #o*.
S 0 O 1 1
R 0 1 0 1
7)t1+ 7)t+ 0 1 ;
4 0 O 1 1
5 0 1 0 1
7)t1+ 7)t+ 0 1 79)t+
D 0 1
7)t1+ 0 1
T 0 1
7)t1+ 7)t+ 79)t+
T"&#" ' cit"ci3! ' #i* #o* 7)t+ 7)t1+ 0 0 O 1 1 0 1 1
S 0 1 0 <
R < 0 1 0
7)t+ 7)t1+ 0 0 O 1 1 0 1 1 7)t+ 7)t1+ 0 0 O 1 1 0 1 1
4 0 1 < <
5 < < 1 0
T 0 1 1 0
G. Deducción de las funciones de la ló"ica de estado presente y la ló"ica de salidas. )ara deducir las funciones se emplean los métodos de dise(o empleados para circuitos combinatorios. 9C. Dia"rama ló"ico del circuito secuencial que controla la maquina.
Los circuitos donde cada pareja estado si"uiente H salida esta definida por completo son circuitos con especificación completa. Los circuitos con varios estados si"uientes o salidas arbitrarios son circuitos con especificación incompleta.
E?*#o No 1. Dise(ar el circuito secuencial del proceso que se cumple de acuerdo al dia"rama de estados de la fi"ura 9?>. )aso 9. si"nación de estados ste proceso tiene cuatro estados, una entrada y no tiene salidas $se pueden considerar como salidas las de los FLIP-FLOPs%. )ara representar los cuatro estados se usar'n dos FLIP-FLOPs identificados como A y B de tipo ,* y la entrada ser' identificada como .
Fi-ur" 1. Dia"rama de estados )aso =. &onstrucción del dia"rama de la transición o de estado La fi"ura 9?> corresponde al dia"rama de transición. nali!ando este dia"rama se observa que el estado 10 se mantiene mientras 0 y en el momento que 1 pasa al estado 11, después al estado 00 y finalmente al estado 01, hasta el momento que nuevamente 0 , volviendo de esta forma al estado AB10. dicionalmente observe que los estados 00 10 y 11, se mantienen cuando 0 y el estado 01 se mantiene cuando 1. )aso >. laboración de la tabla de estados partir del dia"rama de estados y de la tabla de transición del FLIP-FLOP ,* se puede construir la tabla de estados $ver tabla AA%.
)ara la simplificación de los circuitos combinatorios es conveniente que se presenten condiciones de no im?orta ya que estas, permiten simplificar las funciones ló"icas y por tanto el tama(o del circuito ló"ico. )aso ?. ;btención de ecuaciones o funciones ló"icas. n este paso se obtienen las funciones ló"icas para las entradas de los FLIP-FLOPs ),A, *A, ,B y *B+ y el objetivo es deducir la ló"ica combinatoria de estado si"uiente, mediante el uso
de "a?as de *arnau@. continuación en la fi"ura 9?? se muestran los "a?as de *arnau@ y las funciones ló"icas correspondientes.
Fi-ur" 1. @apas de Marnau"h para las entradas J, J6, M y M6 )aso B. 0eali!ación de circuitos ló"icos ste es el ultimo paso del dise(o, y consiste en implementar la ló"ica combinacional a partir de las ecuaciones ló"icas obtenidas en el paso anterior para las entradas , y * de los FLIPFLOPs. Las conexiones correspondientes, se efect#an mediante el uso de compuertas e inversores y en la fi"ura 9?B se muestra el dise(o final del circuito ló"ico.
Fi-ur" 1B. &ircuito Ló"ico del Dise(o
E?*#o No 2: 0eali!ar el dise(o del circuito ló"ico correspondiente a la tabla de estado A. ;bserve que esta tabla es la misma del ejemplo anterior, pero adicionalmente se a"re"ó una salida $ %.
T"&#" .
/i"ura 9?A. Dia"rama de estados - jemplo = )aso >. laboración de la tabla de estado. )ara este ejemplo inicialmente se dió la tabla de estados, la cual se observa en la tabla A. )aso ?. ;btención de ecuaciones o funciones ló"icas.
n este paso se deben obtener las funciones ló"icas para las entradas de los FLIPFLOPs $DA, DB% y la salida $ %. n la fi"ura 9? se muestran los "a?as de *arnau@ y las funciones ló"icas correspondientes.
Fi-ur" 1. @apas de Marnau"h para las entradas D , D6, y P
)aso B. 0eali!ación de circuitos ló"icos &on las ecuaciones ló"icas obtenidas en el paso anterior se puede implementar el circuito ló"ico. Las conexiones correspondientes, se efect#an mediante el uso de compuertas e inversores y en la fi"ura 9?F se muestra el dise(o del circuito.
Fi-ur" 1. &ircuito Ló"ico
E?*#o No . Dise(ar un control di"ital de estado finito para un robot que encuentre la salida del laberinto como se muestra en la fi"ura. 9. ntender el problema de acuerdo a los requerimientos planteados. l robot debe "irar cuando encuentre un obst'culo, por lo anterior debe poseer un sensor el cual debe indicar cuando se encuentra en contacto con el obst'culo y cuando no.
S= 7 9 "ira el motor del robot hacia la derecha. +e supone que mientras no detecte obst'culo el robot avan!a hacia delante.
stados4 stado 7 no detecta obst'culo, el #ltimo "iro fue a la i!quierda stado 6 7 detecta obst'culo, "ira a la derecha stado & 7 no detecta obst'culo, el #ltimo "iro fue a la derecha. stado D 7 detecta obst'culo, "ira a la i!quierda.
<Z1 Z2
Dia"rama de stado
#"!# !"!!
#"!#
B
A
!"!! !"!!
#"#!
C
D
#"#! se puede observar que el robot permanece !"!! Del anterior dia"rama en el estado sin "irar hasta que encuentre un obst'culo para entrar en el estado 6 en el cual "ira a la derecha hasta que no detecte obst'culo, en ese momento pasa al estado & y deja de "irar, hasta que detecte un nuevo obst'culo para pasar al estado D y "ira a la i!quierda hasta no encontrar mas obst'culosT para pasar nuevamente al estado .
>. ;btener la
Est"'o Prs!t A ( C D
Est"'o s"#i'"s <80 A00 C00 C00 A00
si-ui!t <81 (01 (01 D10 D10
?. 0educción de estados. Utilice las técnicas de reducción de estados para determinar la tabla de estado de un circuito equivalente con un n#mero de estados mínimo. 2Dos estados son equivalentes si por cada miembro del conjunto de entradas, ellos dan la misma salida y envían al circuito al mismo estado o a un estado equivalente3. ntonces uno de ellos puede quitarse sin alterar las relaciones de entradaHsalida.
n este caso no se puede reducir estados ya que dan diferentes salidas o estado si"uiente. B. Determinar el elemento de memoria o n#mero de flip flops de acuerdo al n#mero de estados. &omo el dia"rama tiene cuatro estados el n#mero de flip flop que se requieren son dos. A. si"nación de estados binarios. $por lo "eneral se define el estado inicial como de ceros en todos los flip flop%. si"namos los estados así4
A 8 00 ( 8 01 C 8 10 D 8 11
. +elección de tipo de flip flop a utili!ar. )ara este caso seleccionamos /lip /lop tipo < F. ;btener la tabla de excitación. La tabla de excitación esta compuesta por las si"uientes secciones4
7)t+ 7)t1+ 0 0 O 1 1 0 1 1
T 0 1 1 0
cuación característica.
F#i* F#o* T
Ecu"ci3! C"r"ctr$stic" 7)t1+ 8 T79)t+ T9 7 )t+
T"&#" ' cit"cio! : Est. Prs. 72)t+ 0 0 0 0 1 1 1 1
71)t+ 0 0 1 1 0 0 1 1
E!tr"'. < C 9 C 9 C 9 C 9
Est. S-t. 72)t1+ 71)t1+ 0 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0
E!t. Si!c. T2 T1
S"#i'"s
C C 9 C 9 C C C
C C C C C 9 C 9
C 9 C C C C C 9
Z2 Z1 C 9 C 9 C C C C
7271Q< 00 01 11 10
0 9 9
1
7271Q< 00 01 11 10
T2 8 <9)72971 72719+ 729<
0
1 9 9
7271Q< 00 01 11 10
T1 8 <)729719 7271+
0
1 9 9
Z2 8 72<
7271Q< 00 01 11 10 Z1
0
1 9 9
8
PROCEDIMIENTO DE ANALISIS DE UNA MA7UINA DE ESTADO. +e supone que se tiene un dia"rama ló"ico de un circuito secuencial síncrono que controla la maquina de estado. l an'lisis es el proceso de determinar la respuesta de salida del circuito o modelo del circuito a una respuesta de entrada dada. )ara lo anterior se puede efectuar el si"uiente procedimiento4 9. Determinar el modelo que puede ser aplicado al dia"rama del circuito dado, utili!ando técnicas de an'lisis ló"ico de circuitos combinatorios para determinar las ecuaciones
características de las penales de entrada de los flip flops y las ecuaciones de salida del circuito. =. &onstruir una tabla de estado o dia"rama de estado, utili!ando las ecuaciones características de los flip flop para determinar los estados si"uientes y las ecuaciones de salida. >. Dibuje un dia"rama de tiempos, a partir de la se(al de reloj y una secuencia de entrada, deduciendo las formas de onda de los estados de los flip flop y las formas de onda de las salidas. ?. nalice la respuesta del circuito para las condiciones de entrada dadas en el punto anterior.
jemplo4 nali!ar el si"uiente circuito combinatorio.
%
$
9. +e puede apreciar que el stado si"uiente depende de estado presente y se(al de entrada Q, así como también, la +alida S depende del estado presente y la se(al de entrada Q, por lo anterior, se puede tratar el circuito como un modelo de @ealy. &omo el circuito utili!a /lip /lops +0 su ecuación característica es4 7)t1+ 8 S R9 7 )t+ +alida del circuito
Z 8 < A)t+ (9)t+ cuaciones de entrada de las se(ales de entrada del flip flop.
R( 8 <9 A)t+ RA 8 < (9)t+
S( 8 < A9)t+ SA 8 <9 ()t+
A)t1+ 8 SA RA9 A)t+ 8 <9 ()t+ )< (9)t++9 A)t+ A)t1+ 8 <9 ( )t+ )<9 ()t++ A)t+ ()t1+ 8 S R9 ()t+ 8 < A9)t+ )<9 A)t++9 ()t+ ()t1+ 8 < A9 )t+ )< A9)t++ A)t+ =. &on base a las ecuaciones características de los flip flops se construye4 a.
()t+ C C C C 9 9 9 9
A)t+ <
Z
()t1+ A)t1+
C C 9 9 C C 9 9
C C 9 C C C C C
C 9 C C 9 9 C 9
C 9 C 9 C 9 C 9
C C 9 C 9 C 9 9
b. Dia"rama de stado.
!"#
01
00
#"! !"! !"#
#"!
10
!"!
11
ncontrar la respuesta del circuito para la se(al Q de excitación dada en la si"uiente tabla4
A)t1+ ()t1+ Z 9 < A)t+ C ()t+ C
9
C
C
9
9
C
9
DISEO DE CIRCUITOS DIGITALES Pro&#"s ' 'isKo Los si"uientes problemas requieren el dise(o de un circuito secuencial de @ealy o @oore de la forma mostrada en la /i"ura 9A.=. )ara propósitos de prueba, la entrada Q provendr' de un conmutador y pulso de reloj ser' suministrado manualmente mediante un pulsador o conmutador. I
1.1. Dise(e un circuito secuencial de @ealy $/i"ura 9A.=% que analice una secuencia de entrada < y "enere una salida Z8 1 para cualquier secuencia de entrada que acabe en 0010 o 100. E?*#o: Q7 9 9 C C 9 C C 9 C 9 C C 9 C 9 S7 C C C 9 C 9 9 C 9 C C 9 C 9 C ;bserve que el circuito no se reiniciali!a al estado de partida cuando se "enera una S7 9. +in embar"o, el circuito que dise(e deber' tener un estado inicial y deber' existir un método para reiniciali!ar manualmente los biestables al estado inicial. Una solución mínima requiere seis estados. Pro;edimiento de ?ruebaG n primer lu"ar, compruebe su tabla de estados arrancando el circuito en cada estado y ase"ur'ndose de que la salida actual y el estado si"uiente son correctos cada entrada. Después, comen!ando en el verdadero estado inicial, determine la secuencia de +alida para cada una de las si"uientes secuencias de entrada4 9. C C 9 9 C 9 C C 9 C9 C 9 C C C 9 C C 9 C C 9 C =. 9 9 C C 9 9 C C 9 C 9 C 9 C C 9 C 9 C 9 C C 9 C
1.2. Dise(e un circuito secuencial de @ealy $/i"ura 9A.=% que analice una secuencia de entrada < y "enere una salida Z8 1 para toda secuencia de entrada que acabe en 1101 o 011. jemplo4 Q7 C C 9 9 C 9 9 C 9 C 9 9 C 9 C S7 C C C 9 C 9 9 C 9 C C 9 C 9 C
;bserve que el circuito no se reiniciali!a al estado de partida cuando se "enera una Z8 1. +in embar"o, el circuito que dise(e deber' tener un estado inicial y deber' existir un método para reiniciali!ar manualmente los biestables al estado inicial. Una solución mínima requiere seis estados. )rocedimiento de prueba4 n primer lu"ar, compruebe su tabla de estados arrancando el circuito en cada estado y ase"ur'ndose de que la salida actual y el estado si"uiente son correctos cada entrada. Después, comen!ando en el verdadero estado inicial, determine la secuencia de +alida para cada una de las si"uientes secuencias de entrada4 9. 9 9 C C 9 C 9 9 C 9 C 9 C 9 9 9 C 9 9 C 9 9 C 9 =. C C 9 9 C C 9 9 C C 9 C 9 9 C 9 C C 9 9 C 9 9 C
1.. Dise(e un circuito secuencial $/i"ura 9A.=% para conversión de códi"o exceso > a códi"o 6&D. La entrada y la salida deben ser en serie con el bit menos si"nificativo en primer lu"ar. La entrada Q representa un dí"ito decimal en códi"o exceso > y la salida S representa el correspondiente códi"o 6&D. Dise(e su circuito utili!ando biestables tipo D. )rocedimiento de prueba4 n primer lu"ar, compruebe su tabla de estados arrancando el circuito en cada estado y ase"ur'ndose de que la salida actual y el estado si"uiente son correctos cada entrada. Después, comen!ando en el verdadero estado inicial, determine la secuencia de +alida para cada una de las 9C posibles secuencias de entrada y refleje los resultados en una tabla.
1.. Dise(e un circuito secuencial $/i"ura 9A.=% que sume seis a un n#mero binario comprendido en el ran"o CCCC a 9CC9. La entrada y la salida deben ser en serie con el bit menos si"nificativo en primer lu"ar..&onstruya una tabla de estados con un n#mero mínimo de estados. Dise(e el circuito utili!ando biestables tipo <. )rocedimiento de prueba4 n primer lu"ar, compruebe su tabla de estados arrancando el circuito en cada estado y ase"ur'ndose de que la salida actual y el estado si"uiente son correctos cada entrada. Después, comen!ando en el verdadero estado inicial, determine la secuencia de +alida para cada una de las si"uientes secuencias de entrada4
1.B. Dise(e un circuito secuencial de @ealy o @oore $/i"ura 9A.=% que analice una secuencia de entrada < y "enere una salida Z 8 1 para toda secuencia de entrada que acabe en 0110 o 101. jemplo4 Q7 C 9 C 9 9 C 9 S7 C C C 9 C 9 9 ;bserve que el circuito no se reiniciali!a al estado de partida cuando se "enera una S7 9. +in embar"o, el circuito que dise(e deber' tener un estado inicial y deber' existir un método para reiniciali!ar manualmente los biestables al estado inicial. )rocedimiento de prueba4 n primer lu"ar, compruebe su tabla de estados arrancando el circuito en cada estado y ase"ur'ndose de que la salida actual y el estado si"uiente son correctos cada entrada. Después, comen!ando en el verdadero estado inicial, determine la secuencia de +alida para cada una de las si"uientes secuencias de entrada4 9. C C 9 9 C 9 9 9 9 C C 9 C 9 C C =. 9 C 9 C C C 9 9 9 9 C 9 9 C C C
1.. Dise(e un circuito secuencial de @ealy o @oore que analice una secuencia de entrada Q y "enere una salida S79 para toda secuencia de entrada que acabe en 0101, supuesto que nunca haya aparecido la secuencia 110. jemplo4 Q7 C 9 C 9 C 9 9 C 9 C 9 S7 C C C 9 C 9 C C C C C ;bserve que el circuito no se reiniciali!a al estado de partida cuando se "enera una S7 9. +in embar"o, el circuito que dise(e deber' tener un estado inicial y deber' existir un método para
reiniciali!ar manualmente los biestables al estado inicial. Una solución mínima requiere seis estados. )rocedimiento de prueba4 n primer lu"ar, compruebe su tabla de estados arrancando el circuito en cada estado y ase"ur'ndose de que la salida actual y el estado si"uiente son correctos cada entrada. Después, comen!ando en el verdadero estado inicial, determine la secuencia de +alida para cada una de las si"uientes secuencias de entrada4 9. Q7 C 9 C 9 C C C 9 C 9 9 C 9 C 9 9 =. Q7 9 C 9 C 9 C 9 9 C 9 C 9 C C 9 C 1.. Dise(e un circuito secuencial de @eaEy o @oore que analice una secuencia de entrada Q y "enere una salida S7 9 si el n#mero total de unos recibidos es *"r $considere cro como un n#mero par% y la secuencia 00 ha sido recibida al menos una ve!. :ota4 el n#mero total de unos recibidos incluye aquellos recibidos antes y después del CC. jemplo4 Q7 9 C 9 C 9 C C 9 9 C 9 C C 9 S7 C C C C C C C 9 C C 9 C C C ;bserve que el circuito no se reiniciali!a al estado de partida cuando se "enera una S7 9. +in embar"o, el circuito que dise(e deber' tener un estado inicial y deber' existir un método para reiniciali!ar manualmente los biestables al estado inicial. Una solución mínima requiere seis estados. )rocedimiento de prueba4 n primer lu"ar, compruebe su tabla de estados arrancando el circuito en cada estado y ase"ur'ndose de que la salida actual y el estado si"uiente son correctos cada entrada. Después, comen!ando en el verdadero estado inicial, determine la secuencia de +alida para cada una de las si"uientes secuencias de entrada4 9. Q7 C 9 9 C C 9 C 9 C C 9 =. Q7 9 C 9 9 9 9 C C 9 9 9
1.. Dise(e un circuito secuencial de @ealy o @oore $/i"ura 9A.=% que analice una secuencia de entrada Q y "enere una salida S79 para cualquier secuencia de entrada que acabe en 0011 o 110. jemplo4 Q7 9 C 9 C C 9 9 C C 9 9 S7 C C C C C C 9 9 C C 9 ;bserve que el circuito no se reiniciali!a al estado de partida cuando se "enera una S7 9. +in embar"o, el circuito que dise(e deber' tener un estado inicial y deber' existir un método para reiniciali!ar manualmente los biestables al estado inicial. Una solución mínima requiere seis estados. )rocedimiento de prueba4 n primer lu"ar, compruebe su tabla de estados arrancando el circuito en cada estado y ase"ur'ndose de que la salida actual y el estado si"uiente son correctos cada entrada. Después, comen!ando en el verdadero estado inicial, determine la secuencia de +alida para cada una de las si"uientes secuencias de entrada4 9. Q7 C C C 9 C C C 9 9 C 9 C =. Q7 9 9 9 C C 9 C C C 9 9 C
1.H. Dise(e un circuito secuencial de @ealy que analice una secuencia de entrada Q y "enere una salida S determinada por dos re"las. La salida inicial del circuito es S 7 C.
Después, la salida S ser' i"ual al valor ?re;edente de Q $re"la 9% hasta que apare!ca la secuencia de entrada 001. &omen!ando con la si"uiente entrada después de 001, la salida S ser' i"ual al complemento del valor actual de Q $re"la =% hasta que apare!ca la secuencia 100. &omen!ando a partir de la si"uiente entrada después de 100, la salida del circuito est' de nuevo determinada por la re"la 9, etc. ;bserve que pueden producirse secuencias 001 y 100 solapadas. jemplo4 0e"la4 9 9 9 9 = = = = = 9 9 = Q79CC99C9CCC99 S7C9CCC9C99CCC ;bserve que el circuito no se reiniciali!a al estado de partida cuando se "enera una S7 9. +in embar"o, el circuito que dise(e deber' tener un estado inicial y deber' existir un método para reiniciali!ar manualmente los biestables al estado inicial. )rocedimiento de prueba4 n primer lu"ar, compruebe su tabla de estados arrancando el circuito en cada estado y ase"ur'ndose de que la salida actual y el estado si"uiente son correctos cada entrada. Después, comen!ando en el verdadero estado inicial, determine la secuencia de +alida para cada una de las si"uientes secuencias de entrada4 9. Q7 C 9 9 C C 9 C C 9 C C C 9 9 =. Q7 C 9 9 C 9 9 C C C 9 9 C 9 9
1.10. l códi"o 6&D F, ?, -=, -9 es similar al códi"o 6&D F?=9, salvo porque los pesos son ne"ativos, para las dos posiciones de bits menos si"nificativas. )or ejemplo, C999, en códi"o F,?,-=,-9 representa4 F Q C 8 ? Q 9 8 $-=% Q 98 $-9% Q 9 7 9 Dise(e un circuito secuencial de @ealy para convertir el códi"o F,?,-=,-9 a códi"o F?=9.La entrada y la salida deben ser en serie con el bit menos si"nificativo en primer lu"ar. La entrada Q representa un dí"ito decimal con codificación F,?,-=,-9 y la salida S representa el correspondiente códi"o 6&D F?=9. Después de cuatro ciclos de reloj, el circuito debe reiniciali!arse al estado inicial independientemente de la secuencia de entrada. Dise(e su circuito utili!ando tres biestables tipo JM. )rocedimiento de prueba4 n primer lu"ar, compruebe su tabla de estados arrancando el circuito en cada estado y ase"ur'ndose de que la salida actual y el estado si"uiente son correctos para cada entrada. Después, comen!ando en el estado inicial, determine la secuencia de salida para cada una de las 9C posibles secuencias de entrada y refleje los resultados en una tabla.I
1.11. Dise(e un circuito secuencial de @ealy $/i"ura 9A.=% que sume cinco aun n#mero binario comprendido en el ran"o 0000 a 1010. La entrada y la salida deben ser en serie con el bit menos si"nificativo en primer lu"ar. &onstruya una tabla de estados con un n#mero de estados mínimo. )rocedimiento de prueba4 n primer lu"ar, compruebe su tabla de estados arrancando el circuito en cada estado y ase"ur'ndose de que la salida actual y el estado si"uiente son correctos para cada entrada. Después, comen!ando en el estado inicial, determine la secuencia de salida para cada una de las 99 posibles secuencias de entrada y refleje los resultados en una tabla.
1.12. Dise(e un circuito secuencial de @ealy $/i"ura 9A.=% para convertir un n#mero binario de ? bits comprendido en el ran"o 0000 a 1010 a su complemento a 9C $el complemento a 9C de un numero : se define como 9C - :%. La entrada y la salida deben ser en serie con el bit menos si"nificativo en primer lu"ar. La entrada < representa el n#mero binario de ? bits y la salida Z representa el correspondiente complemento a 9C. Después de ? ciclos de reloj, el circuito debe resetearse al estado inicial independientemente de la secuencia de entrada. )rocedimiento de prueba4 n primer lu"ar, compruebe su tabla de estados arrancando circuito en cada estado y ase"ur'ndose de que la salida actual y el estado si"uiente son correctos para cada entrada. Después, comen!ando en el estado inicial, determine la secuencia de salida para cada una de las 99 posibles secuencias de entrada y refleje los resultados en una tabla.
1.1. Dise(e un circuito secuencial de @ealy que analice una secuencia de entrada < y "enere una salida Z81 para toda secuencia de entrada que acabe en 1010, supuesto que la secuencia 001 haya aparecido al menos una ve!. jemplo4 Q7 9 C 9 C C 9 C 9 C 9 C S7 C C C C C C C C 9 C 9 ;bserve que el circuito no se reiniciali!a al estado de partida cuando se "enera una S7 9. +in embar"o, el circuito que dise(e deber' tener un estado inicial y deber' existir un método para reiniciali!ar manualmente los biestables al estado inicial. Una solución mínima requiere seis estados. )rocedimiento de prueba4 n primer lu"ar, compruebe su tabla de estados arrancando el circuito en cada estado y ase"ur'ndose de que la salida actual y el estado si"uiente son correctos cada entrada. Después, comen!ando en el verdadero estado inicial, determine la secuencia de +alida para cada una de las si"uientes secuencias de entrada4 Q97 9 C C 9 C 9 C C 9 C 9 C 9 C 9 S9 7
Q =7 9 C 9 C C C 9 C 9 C C 9 C 9 S= 7
1.1. Dise(e un circuito secuencial de @ealy que analice una secuencia de entrada Q y "enere una salida S7 9siempre que el n#mero total de ceros de la secuencia sea impar, y supuesto que la secuencia C9 haya aparecido al menos una ve!. jemplo4 Q 7 9 9 C C C 9 9 C 9 C S 7 C C C C C 9 9 C C 9 )rocedimiento de prueba4 n primer lu"ar, compruebe su tabla de estados arrancando el circuito en cada estado y ase"ur'ndose de que la salida actual y el estado si"uiente son correctos para cada entrada. Después, comen!ando en el verdadero estado inicial, determine la secuencia de salida para cada una de las si"uientes secuencias de entrada. 9. Q7 9 C C C 9 9 C 9 C C 9 =. Q7 C C C C 9 C 9 C C C 9
Pro&#"s "'icio!"#s 1.1. l dia"rama de bloques de un controlador de un ascensor para un edificio de dos plantas es el que a continuación se proporciona. Las entradas /6 9 y /6= son 9 cuando al"uien en el ascensor pulsa los botones correspondientes a la primera o se"unda planta, respectivamente. Las entradas &LL 9 y &LL= son 9 cuando al"uien en la primera o se"unda planta pulsa el botón de llamada del ascensor. Las entradas /+ 9 y /+= son 9 cuando el ascensor se encuentra en la primera o en la se"unda planta. La salida U) activa el motor para elevar el ascensorT D;O: activa el motor para hacer descender el ascensor. +in nin"una de las dos salidas, U) y D;O:, es 9, el ascensor no se mover'. 0 9 y 0= reiniciali!an los latches $descritos m's abajo%T y cuando D; pasa a 9, la puerta del ascensor se abre. Después de que la puerta se abra y permane!ca abierta durante un periodo de tiempo ra!onable $determinado por el mecanismo controlador de la puerta%, el mecanismo controlador de puerta cierra ésta y pone D& 79. +upon"a, que todas las se(ales de entrada est'n adecuadamente sincroni!adas con el reloj del sistema. a% +i quisiéramos implementar un circuito de control que respondiera a todas las entradas /69 y /6= &LL9 y &LL=, /+9 y /+= y D&, tendríamos que implementar ecuaciones ló"icas con nueve o mas variables $siete entradas m's al menos dos variables de estado%.+in embar"o, si combinamos las se(ales / i y &LLi en una se(al :i $i7 9 o =% que indique que el ascensor es necesario en planta especificada, podemos reducir el n#mero de entradas al circuito de control. dem's, si almacena la se(al :i de modo que un #nico pulso en /6 i o &LLi pon"a : i a 9 hasta que el circuito de control borre la variable, entonces el circuito de control podr' simplificarse todavía m's. Utili!ando un biestable tipo D y un n#mero mínimo de puertas adicionales, dise(e un circuito de almacenamiento que ten"a una salida de valor 9 cuando cualquiera de las dos entradas $/6i &LLi % pase a 9 y que permane!ca a 9 hasta que sea reiniciali!ado mediante una se(al 0 i.
b. Utili!ando las se(ales :9 y := que indican que el ascensor es necesario en la primera o en la se"unda planta $para llevar allí a un pasajero o para que entre el pasajero si"uiente, o para arnbas cosas%, construya un dia"rama de estados del controlador del ascensor $sólo son necesarios cuatro estados%. c. Emplemente los circuitos de almacenamiento de :9 y := y el dia"rama de estados.
1.1H. Un anti"uo modelo de coche tiene tres luces traseras a la i!quierda y otras tres a la derecha que se encienden se"#n unos patrones ori"inales para indicar los "iros a la i!quierda y a la derecha.
Dise(e un circuito secuencial de @oore para controlar estas luces. l circuito tiene tres entradas L/<, 0EK*< y *S. L/< P0EK*< provienen del conmutador de intermitencia del conductor y no pueden ser 9 al mismo tiempo. &omo hemos indicado antes, cuando L/< 7 9 las luces parpadean se"#n el patrón4 L encendidaT L y L6 encendidasT L, L6 y L& encendidasT todas apa"adas, y después la secuencia se repite. &uando 0EK*< 7 9, la secuencia luminosa es similar. +i se produce una conmutación de L/< a 0EK*< $o viceversa% en mitad de una secuencia luminosa, el circuito debe pasar inmediatamente al estado de reposo $EDL% con las luces apa"adas y a continuación comen!ar la nueva secuencia. *S proviene del interruptor de emer"encia, y cuando *S 79,las seis luces se encienden y se apa"an al unísono. *S tiene precedencia en caso de que también estuvieran activas las se(ales L/< o 0EK*<. +upon"a que hay disponible una se(al de reloj con una frecuencia i"ual a la velocidad deseada de parpadeo de las luces. a% Dibuje el dia"rama de estados $ocho estados%. b% Emplemente el circuito utili!ando seis biestables tipo D y realice una asi"nación de estados tal que cada salida de un biestable excite directamente una de las seis luces $utilice Lo"icid%.
1.20. Dise(e un circuito secuencial para controlar el motor de un reproductor de cintas de audio. l circuito ló"ico, mostrado a continuación, dispone de cinco entradas y tres salidas. &uatro de las salidas son los botones de control del reproductor. La entrada )L es 9 si se ha pulsado el botón de reproducción, la entrada 0 es9 si se ha pulsado el botón de rebobinado, la entrada // es 9 si se ha pulsado el botón de avance r'pido y la entrada +< es 9 se ha pulsado el botón deparada. La quinta entrada al circuito de control es @, que es 9 si el sensor especial de m#sica detecta m#sica en la actual posición de la cinta. Las tres salidas del circuito de control son ), 0 y /, que hacen que la cinta avance, se rebobine o realice un avance r'pido, respectivamente, cuando est'n puestas a 9. +ólo una de las salidas puede estar activada encada momento concretoT si todas las salidas est'n desactivadas, el motor se detiene. Los botones controlan la cinta de la forma si"uiente4 si se pulsa el botón de reproducción, el reproductor de la cinta comen!ar' a reproducir ésta $salida ) 79%. +i se mantiene pulsado el botón de reproducción y se pulsa el botón de rebobinado y lue"o se suelta, el reproductor de cintas rebobinar' hasta el principio de la canción actual $salida 07 9 hasta que @7 ;% y lue"o comen!ar' a reproducir. +i se mantiene pulsado el botón de reproducción y se presiona el botón de avance r'pido y lue"o se suelta, el reproductor reali!ar' un avance r'pido hasta el final de la canción actual $salida / 7 9 hasta que @7C% y lue"o comen!ar' a reproducir. +i se presiona el botón de rebobinado o de avance r'pido mientras que el botón de reproducción no est' presionado, el reproductor rebobinar' o har' un avance r'pido de la cinta. +i se pulsa el botón de parada en cualquier momento, el botón de reproducción de cintas deber' detenerse.
