Makalah Sistem Muskuloskeletal PBL Blok 5 FK UKRIDA 2008
Deskripsi lengkap
sistem jaringan distribusiFull description
RPP sistem komputer
bjjvk
Full description
tugas pemiluFull description
TekIndFull description
SISTEM INTERKONEKSI ( BUS )
Sistem Interkoneksi (BUS) Sistem Interkoneksi adalah: kumpulan lintasan atau wire yang menghubungkan masing-masing modul komputer yang disebut sistem BUS
Bentuk Hubungan BUS dengan Memory Melalui control BUS
S U B s s e r d d a i u l a l e M
read write address data
R O M E M
!"#"
Bentuk hubungan Sistem ire (BUS) dengan Modu! I"O
read
!ata internal
write address !ata internal !ata eksternal
Modul I/O
!ata eksternal !ata interrupt
Bentuk Hubungan Sistem Bus #engan $%u instruction !ata Interrupt Signal
$ontrol Signal CPU
!ata
&enis'enis er%indahan *tau O%erasi +ang #idukung Sistem BUS Memori ke $%U: $%U membaca sebuah instruksi& sistem data di memory' $%U ke Memory $%U menulis data ke memory I&( ke $%U $%U membaca data dari perangkat i&( melalui modul I&( $%U ke I&( $pu mengirim data dari perangkat I&( melalui modul I&( I&( ke memory atau memory ke I&( %roses trans)er data secara !M" * !irect Memory "ccess +
o!a Interaksi Sistem BUS dengan Modu!'modu! Sistem Kom%uter
Sistem BUS Address BUS
Merupakan lintasan yang menandakan alamat sumber atau tu,uan data Data BUS
Merupakan lintasan untuk trans)er data Control BUS
Merupakan lintasan untuk signal control
Struktur
BUS Data
Menyediakan perpindahan lintasan data antar modul' BUS terdiri atas ,enis . /0. 12. dan 03' ,umlah saluran dikaitkan dengan lebar BUS
BUS Alamat
Menyediakan saluran untuk bit-bit. alamat sumber atau tu,uan data. lebar BUS ini . /0. dan 12 bit
BUS Control
Saluran ini merupakan lintasan sinyal kontrol. yang meliputi:
BUS control meliputi:
Memory 4rite: menyebabkan data pada BUS akan di tulis di lokasi alamat memori Memory Read menyebabkan data di lokasi pada alamat di memori dibaca dan ditempatkan di BUS I&O 4rite menyebabkan data pada BUS di outputkan ke port I&O yang sesuai dengan alamatnya I&O read Menyebabkan data di port ditempatkan di BUS #rans)er "ck menun,ukkan bahwa data telah diterima dari BUS atau telah ditempatkan di BUS
BUS Re5uest menun,ukkan bahwa modul memerlukan kontrol BUS Interrupt Re5uest menandakan bahwa sebuah interrupt ditangguhkan Interrupt "ct memberitahukan bahwa interrupt yang telah ditangguhkan telah diketahui $lock digunakan untuk mensinkronkan operasi-operasi' Reset menginisialisasi seluruh modul
Bila sebuah modul akan meminta dari modul lainnya. maka modul tersebut harus: /' Memperoleh penggunaan BUS 2' Memindahkan sebuah re5uest ke modul lainnya melalui saluran control dan saluran alamat yang sesuai' 6emudian modul harus menunggu modul kedua untuk mengirimkan data secara )isik'
*rsitektur Sistem BUS Terdapat 2 jenis arsitektur BUS Tradisional BUS
2' 7igh Speed BUS
Karakteristik Sistem BUS ,- &enis Terkait dengan bentuk hubungan .isik antar modu! yang dikoneksikan #edi/ated BUS 0
Se/ara .isik masing'masing modu! menggunakan sistem BUS se/ara %ermanen dan untuk ke/e%atan tinggi-
b- Shared BUS Sistem BUS digunakan se/ara bersama'sama o!eh masing' masing modu! dan untuk ke/e%atan rendah-
Karakteristik Sistem BUS 1- Metode *rbitrasi Meru%akan suatu sistim kontro! yang terkait dengan %enggunaan bus dan %engontro!an a!iran data
a- Tersentra!isasi Sistim kontro! bus di!akukan se/ara ter%usat o!eh sebuah sistim kontro!
b- Terdistribusi Setia% modu! memi!iki mode (signa!) tersendiri yang da%at diartikan sebagai sistim arbitrasi
Karakteristik Sistem BUS 2- 3ebar Bus Ha! ini menyangkut masa!ah um!ah sa!uran dari sistim bus untuk 4 0 *!amat 5 Tergantung ke%ada bit'bit #ata
Karakteristik Sistem BUS 6- Timing (%e7aktuan) untuk memastikan a%akah trans.er data sudah sam%ai"be!um a- Sinkron Memi!iki /!o/k sinkronisasi b- *sinkron Tidak memi!iki /!o/k sinkronisasi8 teta%i menggunakan mode khusus
dan .ormat data
Karakteristik Sistem BUS 9- &enis Trans.er data Berhubungan dengan transaksi data yang me!e7ati bus 4
: Read : rite : Sinya! kontro!
PENGERTIAN BEBERAPA SLOT EKSPANSI PADA KOMPUTER
PCI 0 $I (Peripheral Component Interconect ) ada!ah standard bus !oka! yang dikembangkan o!eh Inte! $or%oration 0 Sebagian besar $ sekarang menambahkan bus $I disam%ing menggunakan bus !ain yang !ebih umum8 IS*0 $I ada!ah bus ;6 bit8 meski%un biasanya diim%!ementasikan sebagai bus 21 bit- $I da!am dia!ankan %ada ke/e%atan /!o/k 22 atau ;; Mh<ada 21 bit dan ke/e%atan /!o/k 22 MH<8 menghasi!kan ke/e%atan trans.er ,22 MB%s-
ISA 0 IS* (Industry Standard Architecture) ada!ah bus yang digunakan o!eh sebagian $ seak IBM meri!is $"*T %ada !ebih dari satu dekade yang !a!u (sebe!um a7a! ,==>'an)0 ?ersi *T dari bus IS* ini menadi standard industri bus- Teta%i8 mu!ai a7a!,==>'an bus IS* digantikan o!eh bus $I- Sebagian besar kom%uter sekarang menggunakan kedua bus ini8 bus *T untuk %iranti yang tidak membutuhkan kinera yang !ebih tinggi-
Jenis-jenis Bus ,-#ata bus 4 menga!irkan data kom%uter 1-*ddress bus 4 menga!irkan a!amat tem%at tuuan 2-$ontro! bus 4 menga!irkan in.ormasi tentang status %era!atan 6-E@%ansion bus 4 menghubungkan e@%ansion board (%a%an tambahan)8 standard4 : : : :
IS* 4 Industry Standard */hite/ture EIS* 4 E@tended IS* M$* 4 Mi/ro $hanne! *r/hite/tur NuBus 4 *%%!e Ma/intosh
9- Aront Side Bus (ASB) 4 menghubungkan $U dengan main memory ;- Ba/k Side bus 4 menghubungkan $U dengan 31 $a/he - E@terna! Bus 4 menghubungkan kom%uter dengan %eri%hera!- /ontoh4 IEEE ,2=6 (Aireire)8 USB (UniCersa! Seria! Bus) D- 3o/a! Bus 4 menghubungkan %eri%hera! se/ara !angsung dengan mi/ro%ro/essor- $ontoh4 ?3' BUS 5 ?ES* 4 ?ideo E!e/troni/s Standard *sso/iation Bus =- $I (eri%hera! $om%onent Inter/onne/t) ,>-ra%hi/s bus4 menghubungkan gra%hi/s /ontro!!er dengan main memory8 /ontoh4 *
0 Pada sistem km!ute" yang !ebih mau8 arsitekturnya !ebih kom%!eks- Untuk meningkatkan kinera8 digunakan bebera%a buah bus0 Tia% bus meru%akan a!ur data antara bebera%a device yang berbeda- #engan /ara ini RAM, Prosesor, GPU (VGA AGP) dihubungkan o!eh bus utama berke/e%atan tinggi yang !ebih dikena! dengan nama S! (ront Side Bus )0 Sementara %erangkat !ain yang !ebih !ambat dihubungkan o!eh bus yang berke/e%atan !ebih rendah yang terhubung dengan bus !ain yang !ebih /e%at sam%ai ke #us utama- Untuk komunikasi antar #us ini digunakan sebuah "rid#e-
0 Tanggung'a7ab sinkronisasi bus yang se/ara tak !angsung uga mem%engaruhi sinkronisasi memori di!akukan o!eh sebuah bus controller atau dikena! sebagai bus master Bus master akan mengenda!ikan a!iran data hingga !ada satu 7aktu8 #us hanya berisi data dari satu buah device- Pada %rakteknya "rid#e dan bus master ini disatukan da!am sebuah chipset -