UCEVA, UCEVA, Sánchez Cristian, Semáforo y detector de secuencias con FPGA
SEMAFORO SEMAFORO Y DETECTOR DETECTOR DE SECUENCIAS SECUENCIAS Sánchez Moreno, Cristian Andrés. {ing-crissan}@hotmail.com Unidad Central del Valle del Cauca
Resumen —Este artículo contiene los asos !ue se lle"aron a ca#o ara el desarrollo de un semáforo y un detector de secuencias, am#os imlementados en una FPGA, ara los !ue se usaron dia$ramas de estados, los cuales son de mucha utilidad ara e%ercicios de este tio, los resultados o#tenidos se "isualizarán a tra"&s de diodos emisores de luz, los cuales identificaran si mi salida ara el caso del detector de secuencias está en estado A'() o *A+) Abstract — (his article contains the stes carried out for de"eloin$ a traffic li$ht and a detector se!uence, #oth imlemented in a FPGA, for -hich state dia$rams -ere used, -hich are "ery "ery useful useful for such such e.erci e.ercises ses,, the result resultss are dislayed #y li$ht emittin$ diodes, -hich identify if my outut for the case of se!uence detector is /0G/ or ')1 state Índice de Términos FPGA, FPGA, 2UA3(US 00, V/4', /A341 341A3E, 5A2U06 U06A ES(A4)S, 5A2U06 5A2U06A A (0P) (0P) 5A'E7 5A'E7,, 5A2U06 5A2U06A A (0P) (0P) 5))3E 0 06(3)4UCC086 ' C)6)C050E6() C)6)C050E6() 4E' 'E6GUA+E 'E6GUA+E V/4' V/ 4' SE /A C)6V C)6VE3 E3( (04) 04) E6 A'G) A'G) 05P3 05P3E6 E6S0 S064 6400*'E *'E PA3A ()4) ()4)S S ')S 06G 6GE6 E600E3)S E3)S 2U 2UE E ES(A6 4E A'GU6A 5A6E3A '0GA4)S A' 4ESA33)'') 4E SUS(E5AS E'EC(3)60C)S 40G0(A'ES 40G0(A'ES 7 no solo solo de los los !u !uee !u !uie iera rann con" con"er erti tirs rsee en dise9adores de circuitos inte$rados A tra"&s de el, el in$eniero se da cuenta de la imortancia de la simulaci:n como herramienta de ayuda al dise9o, se acostum#ra a estructurar los rocedimientos de dise9o y ad!uiere conciencia de la imortancia
!ue el hard-a hard-are re tiene tiene en el desarr desarroll olloo de las tecnolo$ías de la informaci:n 4e este este modo modo se ali alica cara rann los conc conce eto toss ad!uiridos ara hacer de má!uinas de estado de tio 5A'E7 y t 5))3E, de las cuales se utiliz: la má!u má!uin inaa de esta estado do tio tio 5))3 5))3E E ara ara el semá semáfo foro ro y la 5A'E 5A'E7 7 ara ara el dete detect ctor or de secuencias, ya !ue de este modo los cálculos se simlifica#an más y facilita#a la construcci:n del c:di$o "hdl ara cada caso 00
)*+E(0V)S
A Objetivo General Generar dos scrits en "hdl los cuales ermitan el desa desarr rrol ollo lo de un c:di c:di$o $o en do dond ndee se u ued edaa simular el funcionamiento de un semáforo de ; "ías "ías y un dete detect ctor or de secu secuen enci cias as util utiliz izan ando do má!uinas de estado B •
•
•
•
Objetivos Específicos 0nte 0nter rre reta tarr los los resu result ltad ados os o# o#te teni nido doss medi median ante te el anál anális isis is del del c:di c:di$o $o,, las las "aria#les y como estas influyen en cada funci:n 0nterretar como la f$a se comunica con el ro$ ro$ra rama ma !u !uar artu tuss 00, 00, ara ara o ode der r o#tener los datos !ue se in$resen a tra"&s del hard-are
UCEVA, Sánchez Cristian, Semáforo y detector de secuencias con FPGA semáforo de ; "ías, como la asi$naci:n de ines en la f$a ara cada semáforo, y la má!uina de estados !ue hará las "eces de temorizador y coordinaci:n de los semáforos
0
5A3C) (E830C)
5a!uina tio 5oore? 'as salidas solo deenden del estado interno y de cual!uier entrada sincronizada con el circuito, como se o#ser"a en la fi$ura 4onde las salidas del sistema son Bnicamente sincr:nicas Un e%emlo de este tio de má!uinas de estado son los contadores
fpa! Un FPGA sus comonentes ueden ser tanto el&ctricos, electr:nicos, electromecánicos y mecánicos
Fi$ura 5a!uina tio 5oore
5a!uina tio maley? En esta má!uina de estados las salidas se encuentran determinadas or el estado interno del sistema y or las entradas no sincronizadas con el circuito El dia$rama de #lo!ues reresentati"o de esta má!uina se muestra en la fi$ura @, donde se o#ser"a !ue las salidas del sistema son tanto sincr:nicas como asincr:nicas
5a!uina estados? Son circuitos secuenciales !ue se encuentran constituidos or una etaa com#inacional y una etaa de memoria, relacionadas de tal forma !ue conforman un sistema secuencial ara al$Bn ro:sito esecial 'os re$istros y contadores con entradas asincr:nicas son e%emlos de este tio de sistemas secuenciales
000
P3)CE4050E6()
@= GE6E3AC0)6 C)40G) 3E')+ @ / En la fi$ura @ se muestra el c:di$o !ue se $ener: ara realizar el clD, el cual otimiza la frecuencia de la FPGA de 5/ a @/z, ara oder !ue el relo% tra#a%e en tiemo real Fi$ura @ 5a!uina tio 5ealy
UCEVA, Sánchez Cristian, Semáforo y detector de secuencias con FPGA
Fi$ura @ C:di$o clD a @hz En la fi$ura y fi$ura ; se uede "er el c:di$o $enerado ara el funcionamiento del detector de secuencias, en donde se realizan una serie de estados, donde se usaron un total de estados Se us: la entrada !ue se reresenta con estados A'() o *A+), mediante la declaraci:n de una "aria#le llamada inut de tio #it, la cual me identifica si a la entrada de cada estado hay un o un @, y así oder asar al estado si$uiente o !uedarme en el mismo deendiendo de la condici:n
Fi$ura C:di$o 4etector arte @
UCEVA, Sánchez Cristian, Semáforo y detector de secuencias con FPGA
Fi$ura detectando secuencia @@ En la fi$ura I se muestra la asi$nacion de uertos en la f$a, donde se le asi$na al "ector salida4islay cada uno de los se$mentos del dialay, con el fin de !ue me identifi!ue si estoy in$resando un o un @ y facilitar la "isualizacion de datos
Fi$ura ; C:di$o 4etector arte En la fi$ura H "emos la simulaci:n ara una secuencia de entrada determinada, en este caso a la ma!uina se le in$resa la secuencia @@,@ y como "emos al terminar de in$resar la rimer secuencia <@@=,a la salida se muestra un estado A'(), y con la se$unda secuencia <@=, ocurre lo mismo, desu&s del ultimo "alor in$resado un @, le rosi$ue un y lue$o un @ detectando asa la nue"a secuencia como se muestra?
Fi$ura I Asi$naci:n uertos FPGA En la fi$ura , J 7 K se ueden "er las artes del c:di$o $enerado ara el semáforo, en donde se necesitan ; estados !ue serían la suma de cada uno de los estados de cada color de los leds de cada semáforo
Fi$ura H Simulaci:n detector En la fi$ura se muestra el detector ro#ado en la f$a, en donde se in$resa la secuencia @@, y al final se enciende el led 'E43), or!ue me detecto una secuencia correcta
Para ello se utiliz: una ma!uina moore, ya !ue esta es más ráctica ara este tio de casos, y oder facilitar la resoluci:n del semáforo
UCEVA, Sánchez Cristian, Semáforo y detector de secuencias con FPGA
Fi$ura arte @ c:di$o semáforo
Fi$ura K arte ; c:di$o semáforo En la fi$ura @ se muestra el semáforo funcionando en la FPGA, en donde se muestra en el rimer dislay los conteos corresondientes a cada estado del led ro%o ara cada semáforo
Fi$ura J arte c:di$o semáforo Fi$ura @ Semáforo en la FPGA
UCEVA, Sánchez Cristian, Semáforo y detector de secuencias con FPGA
En la fi$ura @@ se muestra el monta%e final del semáforo en una ma!ueta, en donde se realizaron ; la!uetas @ ara cada semáforo, con el fin de oder facilitar e interretar cada una de las entradas y salidas de cada semáforo, en la fi$ura @ se muestra el es!uemático de la la!ueta la cual se utiliz: en el monta%e
cortos ya !ue son #astantes ca#les !ue salen de la FPGA
Fi$ura @@ monta%e
Fi$ura @; Cone.i:n 5a!uetaLFPGA
00
final semáforo
C)6C'US0)6ES
LSe demostr: la imortancia !ue tiene una f$a ara el dise9o de ro$ramas di$itales, siendo un aliado imortante ara "ol"er reales los c:di$os hechos en "hdl LSe arendi: !ue las má!uinas de estado son un elemento muy imortante ara el dise9o de circuitos secuenciales y ayudan a reducir cálculos en circuitos !ue re!uieren $ran cantidad de estados LSe arendi: !ue 2uartus 00 es una herramienta muy imortante ara la ro$ramaci:n en "hdl, ya !ue contiene herramientas interacti"as !ue ayudan al usuario a interretar datos y corre$ir errores de ro$ramaci:n LSe arendi: !ue a la hora de caturar los datos de una f$a y lle"arlos a nuestro ro$rama es imortante conocer los comandos !ue se re!uieren como la declaraci:n de uertos
Fi$ura @ la!ueta controladora semáforo En la fi$ura @; se muestran los ines de salida de la ma!ueta, los cuales "an diri$idos directamente hacia el uerto +P@ la ma!ueta, en donde se utilizaron ca#les %umer machoLmacho, y un ca#le ri##on hem#raLhem#ra, todos estos con el fin de e"itar la osi#ilidad de malos contactos y osi#les
000
*0*'0)G3AF0A
M@N 40SEO) 4E S0S(E5AS 40G0(A'ES C)6 V/4' Men líneaN 4isoni#le en? htt?#ooDs$oo$lecomco#ooDs MCitado el I de octu#re de @HN
UCEVA, Sánchez Cristian, Semáforo y detector de secuencias con FPGA
MN P3)G3A5AC0)6 E6 V/4' Men líneaN 4isoni#le en? htt?ladecadencenettrasteroV/4' Q5a.inezdf MCitado el I de )ctu#re de @HN M;N (E)30A 5A2U06AS 4E ES(A4) Men líneaN 4isoni#le en? htt?---"irtualunaleducocursosin$enieria Hlecciones@@htm MCitado el de octu#re de @HN
Autor
Cristian Andr&s Sánchez Estudiante 0n$eniería Electr:nica Unidad Central del Valle del Cauca @H
