Quartus II

Laboratorijska vežba 1

Uvod u korišćenje razvojnog paketa QUARTUS II Upoznavanje sa razli čitim načinima unosa dizajna digitalnog sistema u QUARTUS II programskom paketu Postupak prevo ñenja i verifikacije dizajna pomo ću simulatora u razvojnom paketu QUARTUS II Postupak pripreme realizovanog sistema za verifikaciju na UP2 razvojnoj plo či

Datum: Datum: ________ ____________ ________ ________ ________ ________ ________ ______ Pregledao: ______________________ _______________________________ _________

2

Programabilna logi čka kola - Priručnik za laboratorijske vežbe

Uvod u korišćenje razvojnog paketa Quartus II Vežbe iz predmeta Programabilna logič ka kola imaju za cilj savladavanje projektovanja digitalnih sistema u razvojnom okruženju firme ALTERA pomo ću paketa Quartus II i razvojnog sistema UP2. Rešavanjem prakti čnih zadataka, studenti se upoznaju sa osnovnim metodama osmišljavanja, unosa, verifikacije i implementacije digitalnih sistema na programabilnim kolima iz familije MAX7000 i FLEX10K firme ALTERA. Verifikacija dobijenih rezultata ostvaruje se preko simulatora koji je sastavni deo paketa Quartus II , kao i testiranjem na razvojnom sistemu UP2. U okviru laboratorijskih vežbi predvi ñeno je upoznavanje sa fazama razvoja digitalnog sistema koje obuhvataju opis digitalnog sistema primenom jedne od četiri tehnike: grafički unos, tabelarni unos, unos preko predefinisanih funkcionalnih blokova (mega funkcija) i unos preko nekog od HDL ( Hardware Description Language) opisa: VHDL, AHDL, Verilog HDL, prevoñenje projekta, njegovu verifikaciju simulacijom i na kraju prakti čnu implementaciju, što se ostvaruje na razvojnom sistemu UP2. • • • •

Opis primene i organizacije razvojnog paketa Quartus II Quartus II je

profesionalni programski paket namenjen za razvoj digitalnih sistema za implementaciju u programabilna logi čka kola firme Altera. Quartus II objedinjuje veliki broj programa i alata za opis dizajna, prevo ñenje, optimizaciju, analizu, verifikaciju i programiranje. Na slici 1.1 prikazan je spisak raspoloživih alata i programa u okviru Quartus II paketa. Na slici 1.2 data je blok šema aktivnosti u procesu projektovanja digitalnih sistema primenom Quartus II paketa. Šema ilustruje aktivnosti za najve ći broj situacija realizacije digitalnih sistema. Osnovne faze u procesu projektovanja digitalnih sistema su: •

•

•

•

•

•

unos dizajna ( Design Entry) sistema. Paket podržava nekoliko na čina opisa sistema o čemu će više re či biti u nastavku; obrada unetog dizajna ( Synthesis) u smislu prevoñenja, optimizacije, formiranja potrebnih datoteka sa rezultatima za dalju analizu/verifikaciju i podacima za programiranje kola (u daljem tekstu postupak obrade projekta zva će se prevo ñenjem projekta); organizacija i povezivanje delova sistema u okviru resursa programabilnog kola ( Place & Route); analiza propagacije signala ( Timing Analysis) u okviru programabilnog kola u cilju utvrñivanja maksimalne u čestanosti rada digitalnog sistema, kriti čnih puteva prostiranja signala i sl; verifikacija opisanog dizajna simulacijom ( Simulation) na osnovu dobijenih rezultata iz postupka prevo ñenja; programiranje programabilnih PLD, CPLD ili FPGA kola ( Programming & Configuration) na bazi formiranih podataka u prethodnim postupcima obrade.

3


Slika 1.1. Spisak raspoloživih programa i alata u

okviru Quartus II paketa

Nakon unosa opisa digitalnog sistema ili interfejsa ka ostalim funkcionalnim blokovima u složenom sistemu (o čemu će biti reči kod analize hijerarhijske organizacije složenih sistema) pristupa se postupku prevo ñenja i optimizaciji pomo ću prevodioca ( Quartus II Compiler ) za odreñeni tip programabilnog PLD/CPLD/FPGA kola. Posle uspešnog prevo ñenja obavlja se simulacija i testiranje funkcionalnosti preko simulatora ( Quartus II Simulator ) kao i analiza kašnjenja signala koriš ćenjem analizatora vremenskih kašnjenja ( Quartus II Timing Analyzer ) u cilju otkrivanja grešaka i sprovo ñenja daljih akcija u pravcu njihovog otklanjanja. Postupak simulacije vrši se kroz analizu vremenskih oblika signala na izlazu ili unutar kola u zavisnosti od različitih vektora ulaznih signala. Nakon detaljnih simulacija, analiza vremenskih kašnjenja i konstatovanja da digitalni sistem zadovaljava zahtevane osobine vrši se implementacija sistema i njegova verifikacija u realnim uslovima rada programiranjem programabilnih PLD, CPLD ili FPGA kola. Programiranje kola vrši se preko programatora iz paketa ( Quartus II Programmer ). Opis digitalnog sistema mogu će je obaviti na nekoliko na čina u okviru Quartus II paketa. Specifikacija opisa postiže se preko:

4

Programabilna logi čka kola - Priručnik za laboratorijske vežbe •

•

•

grafičkog editora ( Quartus II Block / Graphic Editor ) – za opis sistema ili podsistema preko standarnih logi čkih kola, blokova, mega-funkcija i sl. tekstualnog editora ( Quartus II Text Editor ) – za opis sistema ili podsistema kroz razne tekstualne opise: VHDL, AHDL i Verilog HDL i editora talasnih oblika ( Quartus II Vector Waveform Editor ) – za opis sistema ili podsistema preko talasnog oblika signala ulaza i izlaza.

Slika 1.2. Organizacija paketa Quartus II sa aspekta funkcionalnih celina

U cilju efikasnijeg savladavanja tehnike projektovanja i realizacije digitalnih sistema koji se obrañuju u laboratorijskih vežbama primenom softverskog okruženja Quartus II Web Edition, svaka vežba u elektronskom priru čniku je obrañena multimedijalnim sadržajem, koji daje detaljan prikaz svih faza realizacije projekta koji je predmet vežbe i obezbe ñuje paralelan rad u virtuelnom i realnom softverskom okruženju.

Puštanje u rad razvojnog paketa Quartus II Quartus II Web Edition, verzija na kojoj će se obavljati vežbe iz Programabilnih logi čkih

kola, predstavlja verziju profesionalnog paketa za razvoj aplikacija za PLD, CPLD i FPGA kola

5


firme ALTERA sa ograni čenim mogućnostima, čija je primena obezbe ñuje realizaciju digitalnih sistema nižeg stepena složenosti.

ZADATAK 1 Otvoriti Vežbu 1 u multimedijalnom priručniku. Pogledati poglavlja Startovanje aplikacije i Osnovne funkcije Quartus II aplikacije. Preći u realno Quartus II okruženje. Samostalno ponoviti neke od akcija prikazanih u multimedijalnom okruženju. U okviru osnovnog menia Quartus II paketa nalaze se grupe funkcija: MAX+plus II, File, Edit, View, Project, Assignments, Processing, Tools, Window i Help. Najbitnije funkcije koje se koriste u procesu projektovanja sistema izdvojene su u vidu tastera i organizovane u osnovnom toolbar -u koji se nalazi neposredno ispod padaju ćeg menia (slika 1.4). Ikone iz toolbar -a kao i njihov opis dat je tabeli 1.1.

Slika 1.4. Osnovni meni Quartus II paketa Tabela 1.1. Opis funkcija i ikona u okviru osnovnog toolbar -a

Formiranje novog dizajna ( New) Otvaranje postoje ćeg dizajna (Open) Snimanje digitalnog dizajna u datoteku ( Save) Štampanje aktivnog ekrana ( Print )

Brisanje objekta ( Delete) Kopiranje objekta ( Copy) Vraćanje objekta ( Paste)

6


Vraćanje prethodno obavljene akcije ( Undo)

Pomoć ( Help) Hijerarhijska organizacija projekta Rasporeñivanje priključaka (Floorplan Editor ) Prevodilac projekta ( Compiler ) Simulacija projekta ( Simulator Tool) Analiza vremenskog kašnjenja signala ( Timing Analyser ) Programiranje PLD, CPLD, FPGA

Specificiranje imena projekta

Postavljanje da aktivni dizajn postane projekat Otvaranje osnovnog dizajna projekta

Snimanje svih datoteka predvi ñenih za prevo ñenje i gruba provera grešaka u dizajnu Snimanje svih otvorenih datoteka dizajna u okviru projekta i aktiviranje prevoñenja Snimanje svih otvorenih datoteka dizajna u okviru projekta i aktiviranje simulatora

7


Formiranje projekta Opis sistema u Quartus II paketu počinje formiranjem projekta. Projekat predstavlja organizacionu jedinicu koja ukazuje na razli čite dokumente preko kojih se opisuju delovi sistema i sistem u celini, konfiguracije, specifikacije, podešavanja i sl. Formiranje novog projekta sprovodi se na slede ći način: 1. Izborom opcije File / New Project Wizard... iz opadajućeg menia otpo činje se sa procesom formiranja novog projekta. Nakon aktiviranja ove opcije otvara se prozor preko koga se definišu osnovni parametri projekta. 2. Specifikacija projekta po činje definisanjem radnog direktorijuma u okviru prozora Directory, Name, Top-level Entity . U okviru istog prozora navodi se ime projekta i dizajn koji predstavlja najviši nivo opisa projekta. Prelazak na slede ći prozor specifikacije projekta obavlja se preko tastera Next. 3. Druga faza u procesu specifikacije projekta je postupak priklju čivanja postojećih datoteka projektu. Ova opcija sprovodi se preko prozora pod imenom Add Files. U ovoj fazi specifikacije mogu će je priključiti biblioteke koje se ne podrazumevaju za proces specifikacije dizajna. To se postiže aktiviranjem tastera User Libraries... i preko novog prozora za priključivanje biblioteka. Aktiviranjem tastera Next prelazi se na slede ću fazu u procesu specifikacije projekta. 4. Treća faza u procesu specifikacije projekta je faza definisanja familije i tipa ure ñaja za koji se razvija projekat. Prozor koji odgovara ovoj fazi specifikacije projekta nosi naziv Family & Device Settings . Kako bi se projekat pravilno specificirao neophodno je definisati familiju ureñaja u okviru polja Family. Na osnovu specificirane familije ureñaja, popunjava se polje Available Devices sa programabilnim kolima koja su podržana. Dizajneru sistema se pruža mogu ćnost da specificira ta čan tip programabilnog kola i to selekcijom imena kola iz polja Available Devices. Ukoliko se opis sistema obavlja radi provere dizajna, procene tipa čipa za realizaciju ili sl. mogu će je samo definisati familiju i selektovati opciju Auto device selected by the Fitter. Na ovaj na čin, prevodilac, na bazi kompleksnosti opisa sistema i potrebnih resursa, predlaže dizajneru koji konkretan čip treba da koristi iz grupe specificirane familije kola.

ZADATAK 2 Pogledati poglavlje Formiranje projekta u okviru Vežbe 1 u multimedijalnom priručniku. Preći u realno Quartus II okruženje i samostalno formirati projekat na isti na čin kao što je objašnjeno u multimedijalnom okruženju.

Unos dizajna preko grafi čk og editora – Graphic Editor / Block Editor Grafički pristup unosa dizajna digitalnog sistema predstavlja osnovni i najpristupa čniji način opisa sistema. Otpo činjanje formiranja opisa digitalnog sistema grafi čkim putem može se obaviti na jedan od slede ća dva načina: •

izborom Block Diagram / Schematic File (slika 1.5) iz prozora dobijenim aktiviranjem ikone New

•

iz toolbar -a;

izborom Graphic Editor iz opadajućeg menia MAX+plus II.

8


Slika 1.5. Prozor za formiranje novog dizajna

Po aktiviranju opcije za unos sistema grafi čkim putem otvara se prazan prozor grafi čkog editora (slika br. 1.6). Nakon otvaranja prozora za unos sistema grafi čkim putem korisnik treba da izvrši snimanje dokumenta čime dodeljuje ime dizajnu. Ukoliko dizajner nije prethodno formirao projekat Quartus II pruža mogućnost da se formira projekat i specificiraju parametri projekta. Dizajn digitalnog sistema unet putem grafi čkog opisa snima se sa ekstenzijom datoteke BDF.

Slika 1.6. Prozor za specifikaciju sistema grafi čkim putem (grafi čki editor)

9


Uz levu ivicu prozora za unos dizajna grafi čkim putem (slika 1.8) formira se toolbar specifičan za ovakav na čin unosa ( toolbar grafičkog editora). Funkcije ikona iz toolbar -a grafičkog editora prikazane su u tabeli 1.2. Uklju čivanje opisanih sistema ili elementarnih elementa preko simbola u aktivan dizajn grafi čkog editora može se obaviti na jedan od slede ćih nekoliko načina: • • •

aktiviranjem ikone iz toolbar-a grafičkog editora; pozivom opcije iz padaju ćeg menia Edit / Insert Symbol... ili brzim dvostrukim pritiskom levog tastera miša (postupak karakteristi čan za Windows aplikacije) u trenutku kada se kursor miša nalazi nad prozorom za unos grafi čkog dizajna.

Quartus II paket

podrazumeva standardnu grupu biblioteka za opis sistema grafi čkim putem. Standardna grupa biblioteka uklju čuje biblioteku osnovnih elemenata ( primitives); biblioteku kompleksnih funkcija ( megafunctions) i biblioteku elemenata koji su se koristili u MAX+Plus II paketu (others). • • •

Tabela 1.2. Toolbar koji se odnosi na grafi čki unos dizajna Simbol

Opis simbola

Manipulacija sa objektom u okviru prozora za opis sistema grafi čkim putem Unos teksta (imenovanje linije signala, priklju čka, ...) Povezivanje priklju čaka pod pravim uglom (crtanje linija pod pravim uglom) Povezivanje priklju čaka pod proizvoljnim uglom (crtanje linija pod proizvoljnim uglom) – ne treba koristiti !!! Crtanje lučnih linija – ne treba koristiti !!! Crtanje krugova – ne treba koristiti !!! Uveličavanje i umanjivanje slike ( Zoom In/Out ) Alat za pozivanje simbola ( Symbol Tool)

10

Programabilna logi čka kola - Priručnik za laboratorijske vežbe Crtanje Block-a ( Block Tool) Crtanje grupnih linija (magistralnih – BUS signala) pod pravim uglom ( Bus Tool) Kada je aktivirana ova opcija pomeranje komponenata obavlja se sa održavanjem povezanosti priklju čaka komponente ( Rubberbanding)

ZADATAK 3

Pogledati poglavlja Primer grafičkog dizajna u okviru Vežbe 1 u multimedijalnom priručniku. Preći u realno Quartus II okruženje i obaviti unos grafi čkog dizajna na osnovu obrañenog primera. Nakon postavljanja simbola elementarnih logi čkih kola i složenih digitalnih sistema u okviru dizajna grafi čkim putem vrši se povezivanje njihovih priklju čaka. Povezivanje priključaka obavlja se povla čenjem linija izme ñu odgovaraju ćih ulaznih i izlaznih priklju čaka elemenata. Radi preglednosti, linije signala se povla če pod pravim uglom, a u slu čaju da povlačenjem linija dolazi do pretrpavanja slike i stvaranja nepreglednog dizajna pribegava se postupku imenovanja linija. Postupkom imenovanja linija nije neophodno povezivati linije sa istim imenom već je dovoljno takvim linijama pridružiti isto ime. Pridruživanje imena liniji (tj. signalu) obavlja se unosom teksta koji opisuje tu liniju nad linijom signala. Veći broj grupisanih linija – magistralne ili BUS linije se prikazuju debljom linijom (aktiviranjem opcije Bus Tool iz toolbar -a). Naziv magistralne linije ima formu DATA[7..0] pri čemu pojedina čne linije nose imena DATA7, DATA6, ... DATA0.

Prevo ñe nje projekta – Quartus II Compiler Prevoñenje projekta je proces koji aktivira niz programskih modula i pomo ćnih alata preko kojih se vrši provera pravilnog unosa dizajna, sinteza logike na osnovu opisa sistema, adekvatno povezivanje raspoloživih elemenata unutar jednog ili više Alterinih programabilnih čipova i generisanje izlaznih datoteke za simulaciju, vremensku analizu signala i programiranje kola. Prevoñenje projekta predstavalja klju čnu kariku izmeñu postupka dizajna digitalnog sistema i njegove verifikacije, simulacije i implementacije. Izlazne datoteke, nakon procesa prevoñenja, sadrže potpun opisa specificiranog sistema za implementaciju u definisanom programabilnom kolu. Drugim re čima, datoteke na izlazu sadrže pored funkcionalnosti sistema koja je data opisom od strane dizajnera i fizi čke karakteristike prostiranja signala koje poti ču od tehnologije izrade programabilnog kola i na čina povezivanja elemenata u okviru kola. Quartus II paket uvek radi sa jednim projektom. Projekat može da sadrži ve ći broj opisa preko datoteka razli čitih načina specifikacije dizajna. U svakom trenutku u okviru projekta je samo jedan dizajn najvišeg nivoa ( Top-Level Entity). Aktiviranjem mehanizma prevo ñenja, prevodi se opis koji je specificiran kao dizajn najvišeg nivoa. Postavljanje trenutno aktivnog dizajna za dizajn najvišeg nivoa u okviru projekta obavlja se aktiviranjem opcije iz padaju ćeg menia Project / Set as Top-Level Entity ili istovremenim pritiskom tastera CRTL+SHIFT+J (slika 1.11).


11

Prevoñenje projekta aktivira se na jedan od slede ćih nekoliko načina: • • •

pozivanjem ikone Compiler iz osnovnog toolbar -a Quartus II paketa; aktiviranjem opcije iz padaju ćeg menia MAX+PLUS II / Compiler ili istovemenim pritiskom tastera CTRL+L.

Pri svim načinima aktiviranja postupka prevo ñenja projekta otvara se prozor prevodica Compiler Tool . Pozivanjem prevodica preko kombinacije tastera CTRL+L automatski se podiže prozor Compiler Tool i aktivira taster Start tj. proces prevo ñenja. Aktiviranjem tastera Start otpočinje postupak prevo ñenja projekta. Neposredno ispod prozora prevodioca otvara se prozor poruka Processing u kome se ispisuju informacije ( Info), greške (Error) i upozorenja (Warning) u postupku prevo ñenja (slika 1.7). Na kraju prevo ñenja otvara se mali prozor sa informacijama o uspešnosti prevo ñenja i ukupnom broju grešaka i sugestija. Ukoliko se pojave greške u postupku prevo ñenja, student je dužan da protuma či komentar koji je dobio u prozoru Processing i u skladu sa tim ispravi dizajn i ponovi postupak prevo ñenja. Nakon pravilnog prevoñenja projekta dizajner biva obavešten porukom Full Compilation was successful .

Slika 1.7. Izgled Quartus II prozora nakon uspešnog prevo ñenja projekta

ZADATAK 4

Pogledati poglavlje Prevoñenje dizajna u okviru Vežbe 1 u multimedijalnom priručniku. Preći u realno Quartus II okruženje i obaviti prevo ñenje grafičkog dizajna unetog u okviru Zadatka 3.

12


Simulacija opisanog dizajna Simulacija je postupak testiranja projektovanog sistema – opisanog dizajna u okviru programskog paketa. Ovo je jako bitna faza u postupku projektovanja jer se simulacijom otkrivaju greške nastale u toku projektovanja i unosa dizajna. Simulacijom se vrši verifikacija rada projektovanog dizajna bez programiranja programabilnih kola, njihovog uklju čivanja u kompleksan sistem i realne uslove rada. Postupak simulacije projektovanog sistema sastoji se od: 1. unosa simulacione datoteke, tj. specifikacije sekvence ulaznih signala u vremenskom domenu kao i navo ñenje izlaznih i unutrašnjih signala čije sekvence u vremenskom domenu želimo da proverimo; 2. obrade simulacione datoteke na bazi rezultata prevo ñenja projekta i 3. analize dobijenih rezultata simulacije (dijagrama simulacije). Osnovni zadatak projektanta sistema u postupku simulacije opisanog dizajna jeste osmišljavanje sekvence signala na ulazu kojima se pokrivaju slu čajevi od interesa za verifikaciju projektovanog sistema. Nakon simulacije sistema na bazi specificiranih vremenskih oblika signala na ulazu neophodno je izvršiti analizu signala na izlazu i utvr ñivanje ispravnosti rada sistema u pogledu funkcionalnosti i vremenskih kašnjenja signala. Unos simulacione datoteke obavlja se editorom vremenskih oblika signala ( Vector Waveform Editor ) na sličan način kao kod unosa dizajna vremenskim oblicima signala. Bitna razlika ogleda se u tome što se u postupku unosa simulacione datoteke opisuju samo vremenski oblici ulaznih signala dok se izlazni i unutrašnji signali (signali unutar sistema koji nisu dovedeni na priklju čke sistema) samo navode u smislu zahteva za njihovo prikazivanje nakon simulacije. Simulaciona datoteka, koja nosi ime isto kao ime dizajna koji se verifikuje simulacijom, snima sa sa ekstenzijom .VWF. Primer prozora za unos podataka za simulaciju dat je na slici 1.8.

Slika 1.8. Prozor za unos signala za postupak simulacije

U tabeli simulacionog prozora vrši se dodavanje signala čije vremenske oblike želimo posmatrati u postupku simulacije. Samo za ulazne signale se postavljaju test vrednosti, tj. oblici, na sličan način kao i u postupku projektovanja sistema vremenskim oblicima signala.


13

Unutrašnjim signalima i signalima na izlazu ne treba specificirati oblik, jer će oni biti generisani od strane paketa Quartus II nakon prevo ñenja projekta. Postupak unosa simulacionog dijagrama može se prikazati kroz nekoliko sukcesivnih radnji koje su izložene u nastavku: 1. Formiranje simulacionog dijagrama vrši se aktiviranjem tastera New iz osnovnog toolbar -a paketa i opcije Vector Waveform File unutar prozora New i podgrupe Other Files (slika br. 1.15); 2. Zadavanje i snimanje datoteke simulacionog dijagrama sistema (sa istim nazivom datoteke kao i ime datoteke dizajna koji se verifikuje simulacijom, ali sa ekstenzijom VWF) obavlja se izborom File / Save As ... iz opadaju ćeg menia; 3. U polje vremenskih oblika signala editora signala ( Vector Waveform Editor ) unose se signali čije oblike želimo analizirati u postupku simulacije; 4. Dvostrukim pritiskom na levi taster miša u okviru kolona Name ili Value prozora za opis vremenskih oblika signala otvara se novi prozor (slika br. 1.17) za dodavanje signala (Insert Node or Bus) ; 5. Aktiviranjem tastera Node Finder otvara se prozor (slika 1.8) preko koga se vrši izbor signala koje želimo uklju čiti u simulacioni dijagram. Pre izbora signala za uklju čivanje u simulacioni dijagram treba postaviti filter selekcije signala. Najpogodnije je da opcija Filter bude podešena na Pins: all čime se aktivira uvid u sve signale sistema. U okviru prozora Node Finder treba aktivirati taster List nakon čega dolazi do popunjavanja polja Nodes Found svim raspoloživim signalima za simulaciju na bazi specificiranog filtera; 6. Za pravilnu simulaciju, simulacioni dijagram treba da uklju čuje sve ulazne signale dizajna i izlazne signale koji su karakteristi čni za verifikaciju rada sistema. Signali koji su specificirani u okviru polja Selected Nodes bivaju priključeni simulacionom dijagramu. Izbor signala za priklju čivanje dijagramu simulacije obavlja se selekcijom željenih signala u okviru polja Nodes Found i aktiviranjem tastera u centralnom delu prozora koji ukazuju na smer prebacivanja signala izme ñu polja Nodes Found i Selected Nodes. 7. Nakon selekcije željenih signala (koji su specificirani u polju Selected Nodes) aktivira se taster OK za prozor Node Finder i OK za prethodno aktivirani prozor Insert Node or Bus. Ovim biva okon čan proces specifikacije signala za simulacioni dijagram nakon čega treba obaviti specifikaciju vremenskih oblika ulaznih signala; 8. Markiranje odreñenog vremenskog intervala jednog ili više signala obavlja se prevlačenjem miša uz pritisnuti levi taster u zoni od interesa. Pridruživanje logi čke vrednosti markiranoj zoni u prostoru signal-vreme obavlja se aktiviranjem adekvatnih ikona iz levog toolbar -a editora vremenskih oblika signala; Tačke 7 i 8 ponoviti sve dok se ne dobije željeni oblici ulaznih signala simulacionog dijagrama za potrebe verifikacije sistema. Postupak aktiviranja simulacije obavlja se na slede ći način: 1. Aktiviranjem tastera Simulator Tool iz osnovnog toolbar-a paketa ili izborom opcije iz opadaju ćeg menia Processing / Simulator Tool. Nakon aktiviranja simulatora otvara se prozor Simulator Tool; 2. Postavljanjem datoteke sa specifikacijom za simulaciju obavlja se preko polja Simulation Input . Moguće je obaviti simulaciju dizajna jedino ako je prethodno uspešno preveden;

14


3. Aktiviranje samog procesa simulacije, tj. obrade podataka na bazi specificiranih vremenskih dijagrama signala na ulazu, obavlja se pristiskom tastera Start u okviru prozora Simulator Tool; 4. Informacija o uspešnosti simulacije objavljuje se u novom informacionom prozoru Simulator. Poruka potpuno uspešne simulacije je Simulator was successful. Neuspešna simulacija pored komentara Simulator was unsuccessful nosi informaciju o broju grešaka i sugestija. Pregled nastalih grešaka u procesu simulacije može se viedeti u okviru prozora Processing na dnu ekrana; 5. Pregled simulacionog dijagrama obavlja se izborom opcije Open iz prozora Simulator Tool. Nakon obavljene simulacije simulacioni dijagram sadrži i vremenske oblike unutrašnjih i izlaznih signala na bazi opisanog sistema i vremenskih oblika signala na ulazu.

ZADATAK 5 Pogledati poglavlje Simulacija dizajna u okviru Vežbe 1 u multimedijalnom priručniku. Preći u realno Quartus II okruženje i obaviti simulaciju grafi čkog dizajna prevedenog u okviru Zadatka 4.

Verifikacija realizovanog sistema na UP2 razvojnoj plo či Na vežbama iz programabilnih logi čkih kola verifikacija realizovanih zadataka obavlja se na razvojnoj plo či UP2. Detaljan opis razvojnog sistema iznet je u Prilogu A. Na UP2 plo či nalaze se CPLD čip tipa EPM7128S i FPGA kolo EPF10K70. Verifikacija ve ćeg broja zadataka obavi će se na CPLD čipu. Zadaci iz poslednjih nekoliko vežbi testira će se na FPGA kolu EPF10K70 UP2 plo če. Postupak pripreme i programiranja kola EPM7128S i EPF10K70 iznet je u Prilogu C. U okviru UP2 plo če nalaze se niz pomo ćnih elemenata (DIP prekida či, tasteri, LED diode, displeji,... ) koji pomažu u postupku verifikacije sistema na UP2 sistemu simuliraju ći realne uslove u kojima sistem radi. Postupku verifikacije zadatka na razvojnom sistemu UP2 pristupa se tek nakon uspešnog unosa dizajna, prevo ñenja i testiranja u okviru simulatora Quartus II paketa. Programiranje kola obavlja se preko pomo ćnog interfejsnog kabla ByteBlaster II za spregu sa kolima na UP2 plo či i opcije Quartus II Programmer u okviru paketa Quartus II . U cilju upoznavanja sa razvojnim sistemom UP2 treba pro čitati Prilog A i C koji su dati na kraju praktikuma.

Unos dizajna HDL opisom Quartus II paket ima mogu ćnost unosa dizajna preko HDL ( Hardware Description Language) opisa i to jezicima: VHDL (sintaksom 1987 i 1993), Verilog HDL i AHDL.

Specifikacija opisa sistema može se obaviti u bilo kom tekstualnom editoru ili i iz editora ponuñenog od strane paketa. Formiranje novog HDL dokumenta u okviru oformljenog projekta postiže se na na čin koji je karakteristi čan za formiranje novog dizajna tj. pozivanjem opcije New iz osnovnog toolbar-a Quartus II paketa ili aktiviranjem opcije iz padaju ćeg menia File / New ... Nakon otvaranja prozora New kao na slici br. 1.5 vrši se izbor opcije AHDL File, VHDL File ili Verilog HDL File u zavisnosti od na čina opisa sistema preko HDL jezika. Nakon imenovanja i snimanja datoteke (izbor opcije iz padaju ćeg menia File / Save As ...) vrši se unos dizajna u

15


skladu sa standardima jezika AHDL, VHDL ili Verilog HDL. Ekstenzije datoteka u kojima se čuvaju HDL opisi date su u tabeli 1.3. Na slici 1.9 prikazan je VHDL opis dizajna addersubtractor.vhd (primer se nalazi u direktorijumu \altera\qdesigns6x\vhdl_verilog_tutorial). Tabela 1.3.

Ekstenzije datoteka u kojima se čuvaju HDL opisi

Ekstenzija datoteke

Vrsta HDL datoteke

.VHD

VHDL AHDL Verilog HDL

.TDF .V

Slika 1.9. Primer editora teksta u okviru Quartus II paketa sa VHDL opisom dizajnom

Postavljanje dizajna koji je specificiran HDL opisom kao dizajn najvišeg nivoa u okviru projekta kao i prevo ñenje projekta obavlja se na isti na čin kao što je specificirano u prethodnom poglavlju. Quartus II paketom omogu ćen je još jedan na čin unosa dizajna koji predstavlja tabelarni unos funkcionisanja digitalnog sistema. Ovakav na čin unosa bi će razmotren na jednoj od narednih vežbi. Poslednja verzija programskog paketa Quartus II Web Edition može se besplatno preuzeti sa sajta www.altera.com. Tako ñe, na istom sajtu mogu se na ći kompletna uputstva za korišćenja ovog paketa kao i izvestan broj primera realizacije odre ñenih sistema u VHDL-u i grafičkom editoru. Jedna od verzija Quartus II paketa kao i obilje materijala za uspešan rad u okviru alata na raspolaganju je studentima na CD-u sa multimedijalnim priru čnikom.

Quartus II

Recommend Documents