TECNOLOGÍA TTL El significado de esta sigla es: Transistor-Transistor Logic o "Lógica Transistor a Tran Transi sist stor or". ". Es una una de las las tecn tecnol olog ogía ías s de cons constr truc ucci ción ón de circ circui uito tos s electrónicos digitales, en la que los elementos de entrada de la red lógica son transistores, así como los elementos de salida del dispositivo. Las características de la tecnología utilizada, en la familia TTL, condiciona los pará paráme metr tros os que que se desc describ riben en en sus sus hoja hojas s de cara caract cter erís ístic ticas as segú según n el fabricante: •
Los niveles lógicos de entrada y de salida para los dispositivos TTL, se definen de la siguiente manera: 5V
Entrada
V IH(MAX)
V IH(MIN)
2V
0V
•
No permitido
V IL(MAX) 0 lógico (BAJO)
VIL
V OH(MIN)
2.4V
No permitido 0.8V
V OH(MAX)
1 lógico (ALTO)
1 lógico (ALTO)
VIH
Salida
5V
0.4V 0V
0 lógico (BAJO)
V OL(MAX)
La velocidad de transmisión entre los estados lógicos es su mejor baza, ciertamente esta característica le hacer aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, SL, S, etc y últimamente los TTL: HC, HCT y HCTLS. En algunos casos puede alcanzar poco más de l os 250Mhz.
El transi transisto storr de unión unión bipola bipolarr (BJT) (BJT) es el elemen elemento to activo activo de conmut conmutaci ación ón utilizado en todos los circuitos TTL. La operación básica de conmutación es la siguiente: cuando la base está aproximadamente a 0.7V por encima del emisor, el transistor conduce y entra en saturación. Cuando la base está a menos de 0.7V 0.7V por por enci encima ma del del emis emisor or,, el trans transis isto torr no cond conduc uce e y actú actúa a como como un interruptor abierto entre el colector y el emisor. Resumiendo, un nivel ALTO en la base pone en conducción y satura al transistor, por lo que actúa como un interruptor cerrado. Un nivel bajo en la base bloquea al transistor, el cual se comporta como un interruptor abierto. A continuación se presentan algunos circuitos en tecnología TTL para funciones lógicas.
Circuito en tecnología TTL para un Inversor
En la figura se muestra el circuito TTL estándar para un inversor. Q 1 es el transistor de acoplamiento de entrada y D 1 es el diodo de fijación del nivel de entrada (diodo clamp). El transistor Q 2 es el divisor de fase y la combinación de Q3 y Q4 forma el circuito de salida, a menudo denominado disposición tótempole. R3
R2
R1
1.6kΩ
4kΩ
130Ω Q4
Entrada
Q2
Q1
D2 Salida Q3
D1
R4 1kΩ
Cuando la entrada es un nivel alto, la unión base-emisor de Q 1 se polariza en inversa y la unión base-colector se polariza en directa. Como resultado Q 2 excita a Q3, y su tensión de colector, que es la de salida, es aproximada al potencial de tierra. Por tanto, se obtiene una salida a nivel bajo para una entrada a nivel alto. Cuando la entrada está a nivel bajo, la unión base-emisor de Q 1 se polariza en directa y la unión base-colector se polariza en inversa. Un nivel bajo proporciona un camino a tierra para la corriente. En la base de Q 2 no hay corriente, por lo que no conduce. El colector de Q 2 está a nivel alto, lo que pone en conducción a Q 4. El transistor Q 4 saturado proporciona un camino de baja resistencia desde V cc hasta la salida, por tanto, un nivel bajo en la entrada da lugar a un nivel alto en la salida. Q 3 se mantiene bloqueado. El diodo D1 del circuito TTL evita que los posibles picos negativos de tensión en la entrada puedan dañar a Q 1. El diodo D2 asegura que Q 4 quede bloqueado cuando Q 2 conduce. En estas condiciones, la tensión de colector de Q 2 es igual a la tensión base-emisor de Q 3, más la tensión colector-emisor de Q 2. El funcionamiento del circuito para los dos estados se representa a continuación: +5V R1
R2
2.1V
0.7V Q1
ALTO (H)
1.4V
Q2
R3 Q4 OFF
D2 BAJO (L)
D1 R4
0.7V
Q3 ON
+5V R1
R2
R3
0.7V
Q1
BAJO (L)
Q4 ON Q2
Ic=0
D2
OFF
ALTO (H)
D1
0V
Q3 OFF
R4
Circuito en tecnología TTL de una Puerta NAND En la figura se muestra una puerta NAND TTL estándar de 2 entradas. Básicamente, es igual al circuito inversor, excepto en que Q1 tiene un emisor de entrada adicional. En la tecnología TTL se utilizan transistores con múltiples emisores para los dispositivos de entrada. Estos transistores de múltiples emisores pueden compararse con una disposición de diodos. +Vcc R2 1.6KΩ
R1 4KΩ ENTRAD A
Q2
Q1
E1
D1
D3 C
D3
E2 SALIDA
D2 R4
B
130Ω Q4
ENTRAD B
D1
R3
D2
Q3
1KΩ
Un nivel bajo en la entrada A o en la entrada B polariza en directa al respectivo diodo y en inversa a D3 (unión base-colector de Q1). Esto hace que Q2 no conduzca y da lugar a un nivel alto de salida, de la misma forma que se ha descrito para el inversor TTL. Por supuesto un nivel bajo en ambas entradas producirá este mismo resultado. Un nivel alto en ambas entradas polariza en inversa a ambos diodos y en directa al diodo D3 (unión base-colector de Q1). Esto hace que Q2 entre en conducción y da lugar a un nivel bajo de salida, del mismo modo que se ha descrito para el inversor TTL. La puerta NAND TTL, es un sumidero de corriente que absorbe corriente de la carga cuando el estado de salida es un nivel bajo y suministra una corriente despreciable a la carga cuando el estado de salida es alto. La mayor parte de la lógica TTL utilizada actualmente es de tipo TTL Schottky, que proporciona un muy rápido tiempo de conmutación mediante la incorporación de diodos Schottky, que evitan que los transistores entren en saturación, disminuyendo el tiempo que tarda el transistor en entrar y salir de conducción.
Otros tipos de TTL Schottky son la lógica TTL Schottky de bajo consumo (LS), la lógica Schottky avanzada (AS), Schottky de bajo consumo avanzada (ALS) y la serie rápida que se designa mediante la letra F.
Ruido El ruido es el elemento más común que puede hacer que nuestro circuito no funcione habiendo sido diseñado perfectamente. El ruido puede ser inherente al propio circuito (como consecuencia de proximidad entre pistas o capacidades internas) o también como consecuencia de ruido exterior (el propio de un ambiente industrial). Si trabajamos muy cerca de los límites impuestos por VIH y VIL puede que el ruido impida el correcto funcionamiento del circuito. Por ello debemos trabajar teniendo en cuenta un margen de ruido: VMH (margen de ruido a nivel alto) = VOH VML (margen de ruido a nivel bajo) = VIL máx - VOL máx
mín
-
VIH
mín
VOH y VOL son los niveles de tensión del uno y el cero respectivamente para la salida de la puerta lógica. Supongamos que trabajamos a un nivel bajo de VOL = 0'4 V con VIL máx = 0'8 V. En estas condiciones tendremos un margen de ruido para nivel bajo de: VML = 0'8 - 0'4 = 0'4 V
