FAMILIA LOGICA CMOS
1
TECNOLOGIA MOS • • • • • •
Tecnolo Tecnología gía MOS MOS (semico (semicondu nducto ctorr de óxido óxido metálic metálico) o) basa basa su construcción en un electrodo de metal junto a un aislante óxido sobre un sustrato semiconductor. Los dispositiv dispositivos os son transistores transistores de efecto efecto de campo campo llamados llamados MOSFET. Son unipolares (una sola juntura a polarizar). El MOSFE MOSFET T es simple, simple, pequeño pequeño y consume consume muy poca poca potenc potencia, ia, la la complejidad de fabricación es un tercio de la de los bipolares. Los CI (C (Circui ircuitos tos integra integrados) dos) MOS pueden pueden acomodar acomodar un número número mayor de elementos. No necesitan de resistencias dentro del CI. Los CI MOS y en especial especial los los CMOS CMOS dominan dominan la la industria industria de CI CI digitales, especialmente en aplicaciones grandes (LSI y VLSI). Su principa principall desventaja desventaja es es la suscepti susceptibili bilidad dad al daño daño por electricida electricidad d estática. El TTL es mas durable para uso en laboratorio (experimentación).
2
1
TRANSISTOR MOSFET • • • •
Existen de dos tipos : agotamiento y crecimiento. En la mayoría de CIs digitales se usan exclusivamente los de crecimiento. El enfoque de uso es encendido o apagado. La dirección de la flecha indica canal P o canal N. La compuerta (o gate) tiene una resistencia muy alta como resultado de la capa de óxido entre la compuerta y el canal.
3
Interruptor MOSFET – canal N • •
• •
El drenador siempre se polariza a fuente positiva. El voltaje entre compuerta y surtidor/fuente (VGS) controla la resistencia entre drenador y fuente y determina si el dispositivo está encendido o apagado. Si VGS =0 no hay canal conductor y el dispositivo está apagado. Si VGS es positivo y mayor que un voltaje de umbral VT el MOSFET conducirá colocando una resistencia entre canal y fuente de aproximadamente 1000
4
2
Circuitos Digitales MOSFET • Se dividen en tres categorías: – P-MOS : solo se usan MOSFET de crecimiento de canal P – N-MOS : Solo se usan MOSFET de crecimiento de canal N. – CMOS (MOS complementario) : Se usan ambos dispositivos de canal N y P.
• Inicialmente la simplicidad de los circuitos y de los procesos de manufactura de los N-MOS y P-MOS hicieron que dominaran los primero mercados de LSI y VLSI. • Las ventajas de velocidad y potencia que ofrece la tecnología actual de manufactura CMOS han hecho de ellos el líder en todos los niveles de integración 5
FAMILA LOGICA CMOS •
•
Se emplean ambos canales N y P plasmando las ventajas de ambos. Es más rápida y consume menos potencia, aunque el proceso de manufactura es mas complejo.
6
3
Inversor CMOS Idealmente el comportamiento del Inversor puede ser descrito de la siguiente manera: Cuando Vx es 0v el transistor T2 no conduce, ya que su Vgs es cero, pero T1 conduce ya que su valor de Vgs es negativo (Vgs = Vg-Vs = 0-5= -5v). Por lo tanto Vdd se conecta a la salida por medio de la resistencia entre drenador y fuente de T1. Vf es aprox. igual a +5v. 7
Inversor CMOS Idealmente el comportamiento del Inversor puede ser descrito de la siguiente manera: Cuando Vx es +5v el transistor T2 conduce, ya que su Vgs es positivo, pero T1 está en corte ya que su Vgs es 0v (Vgs = Vg-Vs = 5-5 = 0v). Por lo tanto, la referencia se conecta a la salida por la resistencia entre drenador y fuente de T2. Vf es igual a 0v. . 8
4
Puerta NAND CMOS
9
Puerta NOR CMOS
10
5
Características de la serie CMOS • A consecuencia de un largo periodo de transición de la industria de TTL a CMOS muchas CIs CMOS fueron diseñados para ser compatibles con la familia lógica TTL. • Existen diferentes tipos de compatibilidad. – Compatibilidad de terminales. Se dice que dos circuitos tienen compatibilidad de terminales cuando sus configuraciones de terminales son iguales. – Compatibilidad funcional. Se dice que dos circuitos tiene compatibilidad funcional cuando las funciones lógicas que ejecutan son iguales. – Compatibilidad eléctrica. Dos CI son eléctricamente compatibles cuando se pueden conectar entre si en forma directa, sin necesidad de ningún interfase. 11
Características de la serie CMOS Serie 4000/14000. La serie 4000 fue introducida por RCA y la serie 14000 por Motorola. Los dispositivos de esta serie tienen disipación de potencia muy baja y pueden operar en un amplio rango de suministro de voltaje (3 a 15V). Pero son muy lentos en comparación con TTL y otras series CMOS y tienen muy baja capacidad de corriente de salida. Sus terminales no son eléctricamente compatibles con ninguna serie TTL. Los dispositivos de la serie 4000/14000 rara vez se utilizan en diseños modernos.
Serie 74C (CMOS). Esta serie es compatible terminal por terminal y función por función con los dispositivos TTL que tienen el mismo número. Muchas de las funciones TTL, aunque no todas, también se encuentran en esta serie CMOS. Las características de desempeño de esta serie son casi las mismas que en la serie 4000.
12
6
Características de la serie CMOS Serie 74HC/HCT (High-Speed CMOS)/ (High-Speed CMOS, TTL
compatible).
Es una versión mejorada de la serie 74C, que tiene una velocidad de conmutación 10 veces mayor en comparación con la de los dispositivos 74LS y una capacidad mucho mayor de corriente de salida que la de la serie 74C. Los CI 74HC/HCT son compatibles en terminales y en funcionamiento con los CI de TTL del mismo número. Los dispositivos 74HCT son eléctricamente compatibles con los CI TTL, pero los 74HC no lo son. Esto significa que el circuito Inversor 74HCT04 puede sustituir el circuito Inversor 7404 y viceversa. También significa que un CI 74HCT se puede conectar en forma directa con cualquier CI TTL. En cambio la serie 74HC esta hecha para usar en sistemas que utilizan exclusivamente lógica CMOS. La serie 74HC/HCT actualmente es la serie de CMOS que más se usa.
13
Características de la serie CMOS Serie 74AC/ACT (CMOS avanzado). La serie es funcionalmente compatible con algunas series TTL, pero no tiene compatibilidad de terminales con TTL. Esto se debe a que la distribución de los terminales de los 74AC/ACT se eligió para mejorar la inmunidad de ruido. Los CI 74AC no son eléctricamente compatibles con TTL, pero los 74ACT se puede conectar directamente con TTL. Esta serie ofrece ventaja sobre la serie 74HC/HCT en cuanto a inmunidad al ruido, retardo de propagación y velocidad máxima del reloj.
Serie 74AHC/AHCT (CMOS avanzado de alta velocidad). Ofrece una vía de migración natural de la serie HC para aplicaciones más rápidas y de menor potencia. Los dispositivos son tres veces más rápidos y se pueden usar como reemplazos directos de la serie HC con similar inmunidad al ruido.
14
7
Características de la serie CMOS Lógica BiCMOS. Varios fabricantes han desarrollado series lógicas que combinan las mejores características de la lógica TTL y CMOS, llamada BiCMOS. Las características de baja potencia de CMOS y las características de alta velocidad de TTL están integradas para producir una familia lógica de potencia extremadamente baja y alta velocidad. Los CI BiCMOS no están disponibles en la mayoría de funciones SSI y MSI, se limitan a funciones que se emplean en aplicaciones como microprocesadores y de interfase. La serie 74BCT ofrece una reducción del 75% en el consumo de potencia con respecto a la familia 74F manteniendo similares características de velocidad y capacidad de corriente de salida. La serie 74ABT es la segunda generación de dispositivos de interfase BiCMOS. Ambas series operan a niveles lógicos estándar de 5v.
15
Características generales de los CI CMOS Voltaje de alimentación. Los dispositivos de la serie 4000/14000 y de la serie 74C operan con valores de VDD desde 3v a 15v, lo que los hace muy versátiles. Pueden ser empleados en circuitos de bajo voltaje operados con baterías, en circuitos estándar de 5v y en circuitos donde se usa un voltaje de alimentación mayor para obtener mayor margen de ruido. Las series 74HC/HCT, 74AC/ACT y 74AHC/AHCT operan en un rango de voltaje de alimentación mucho más angosto, normalmente entre 2v y 6v.
16
8
Características generales de los CI CMOS Niveles lógicos de voltaje. Los niveles son diferentes para las diversas series. Se puede observar que VOL esta muy cerca de 0v y VOH está cercano a 5v. La razón es que en este caso las salidas no tienen que suministrar o consumir cantidad significativa de corriente, ya que las entradas de los CMOS tienen una resistencia de entrada extremadamente alta.
Niveles de voltaje de entrada/salida (en volts) con V DD = 5v. Parámetro VIH(mín)
4000B
74HC
3.5
74HCT
74AC
74ACT
74AHC
74AHCT
3.5
2
3.5
2
3.85
1.5
1
0.8
1.5
0.8
1.65
0.8
4.95
4.9
4.9
4.9
4.9
4.4
3.15
0.05
0.1
0.1
0.1
0.1
0.44
0,1
VNH
1.45
1.4
2.9
1.4
2.9
0.55
1.15
VNL
1.45
0.9
0.7
1.4
0.7
1.21
0.7
VIL(máx) VOH(mín) VOL(máx)
2
17
Características generales de los CI CMOS Margen de ruido. Note de la tabla anterior que en general los dispositivos CMOS tienen márgenes de ruido mayores que los TTLs. La diferencia será aún mayor si se operan a un voltaje mayor que 5 V.
Disipación de Potencia. Cuando un CI CMOS esta en un estado estático (sin cambio en sus entradas), su disipación de potencia es extremadamente baja (nW). La razón de esto se puede ver analizando el circuito inversor. Sin importar el estado de salida, siempre hay una resistencia muy alta entre VDD y tierra, porque siempre existe un MOSFET apagado en el camino de la corriente. Por desgracia, PD se incrementa a medida que aumenta la frecuencia de las señales de entrada. Por ejemplo, una puerta NAND CMOS que tiene PD = 10nW en estado estable tendrá PD = 0.1mW a una frecuencia de 100KHz, y 1mW a 1MHz. La razón de esta dependencia en la frecuencia de conmutación se ilustra en la Figura 18
9
Características generales de los CI CMOS Disipación de Potencia. Cada vez que una salida CMOS cambie de Bajo a Alto se debe suministrar una corriente de carga transitoria a la capacitancia parásita de la entrada de otro CI CMOS. A medida que aumente la frecuencia la salida debe suministrar y consumir mayor cantidad de picos de corriente por segundo y el consumo de corriente promedio de la fuente VDD se incrementa. Así, a frecuencias mayores, los CI CMOS comienzan perder algunas de sus ventajas sobre otras familias lógicas.
19
Características generales de los CI CMOS Dispersión de salida (Fan – out). En vista que las entradas de los CMOS representan una impedancia extremadamente alta Ii es prácticamente cero. Por lo tanto, el Fan-out en caso que la salida CMOS maneje las entradas CMOS es virtualmente ilimitado. Sin embargo, cada entrada representa una carga capacitiva de 5pF a tierra, que demora comúnmente 3ns para cargarse o descargarse. 20
10
Características generales de los CI CMOS Dispersión de salida (Fan – out). La salida CMOS debe cargar y descargar las capacitancias de todas las entradas que están conectadas con la salida, de modo que el tiempo de conmutación se incrementara en proporción al número de entradas que están conectadas en la salida. Por lo tanto, el Fan–out de las salidas de CMOS que manejen las entradas CMOS se limita por el retardo de propagación máximo permitido. Cuando las salidas CMOS manejan las entradas TTL o viceversa se debe calcular el Fanout basándose en las valores de los corrientes de entradas y salidas de las familias correspondientes.
21
Características generales de los CI CMOS Velocidad de conmutación. La velocidad de conmutación de CMOS es un poco más rápida debido a su baja resistencia de salida en cada estado. •Una compuerta NAND serie 4000 por lo general tendrá un tpd promedio de 50ns para VDD=5V y 25 ns para VDD=10V, esto debido a que la resistencia de encendido de MOSFET disminuye a mayor voltaje de alimentación. •Una compuerta NAND serie 74HC o 74HCT tiene un tpd promedio de aprox. 8ns para VDD=5V. •Una compuerta NAND serie 74AC/ACT tiene un tpd promedio de aprox. 4.7 ns. •Una compuerta NAND serie 74AHC tiene un tpd promedio de aprox. 4.3 ns. 22
11
Características generales de los CI CMOS Entradas sin usar. Las entradas CMOS nunca se deben dejar desconectadas. Todas las entradas CMOS se deben conectar a un nivel de voltaje fijo (0 V o bien VDD) o a otra entrada.
Latch-up. Inevitablemente existen transistores parásitos PNP y NPN implantados en el sustrato de los CI CMOS. Si estos transistores se disparan a conducción, se quedarán encendidos de forma permanente y puede fluir una corriente grande que destruya el CI. Esta condición se conoce como encerrojamiento (Latch-up). Se puede disparar por picos u oscilaciones en las entradas o salidas del dispositivo. Se pueden conectar diodos de fijación de nivel en forma externa para protección. La fuente de alimentación debe contar con limitación de corriente para impedir los picos.
23
Características generales de los CI CMOS Sensitividad estática. Los dispositivos electrónicos son sensibles al daño por electricidad estática. Las familias lógicas MOS son especialmente susceptibles a este tipo de falla. Precauciones: Conectar chasis de instrumentos a tierra física para evitar la acumulación de carga estática. Conectarse uno mismo a tierra con una pulsera especial. Mantener los CI en espuma conductora o papel de aluminio, de tal forma que todos los pines estén conectados entre sí. Evitar tocar los pines del CI e insertar el CI en el circuito inmediatamente después de removerlo de la protección Colocar bandas de cortocircuito a través de los conectores del borde de las tarjetas. No dejar ninguna entrada del CI sin conectar
24
12
INTERFAZ DE CIs • Si se usan diferentes familias lógicas, es muy probable que no se pueden hacer conexiones directas entre circuitos. • Para una conexión directa se debe chequear compatibilidad a parámetros de corriente-voltaje en entrada y salida
25
INTERFAZ DE CIs
CMOS
Parámetro
4000B
74HC
74HCT
74AC
TTL
74ACT 74AHC 74AHCT
74
74LS
74AS
74ALS
VIH(mín)
3.5
3.5
2
3.5
2
3.85
2
2
2
2
2
VIL(máx)
1.5
1
0.8
1.5
0.8
1.65
0.8
0.8
0.8
0.8
0.8
VOH(mín)
4.95
4.9
4.9
4.9
4.9
4.4
3.15
2.4
2.7
2.7
2.5
VOL(máx)
0.05
0.1
0.1
0.1
0.1
0.44
0,1
0.4
0.5
0.5
0.5
VNH
1.45
1.4
2.9
1.4
2.9
0.55
1.15
0.4
0.7
0.7
0.7
VNL
1.45
0.9
0.7
1.4
0.7
1.21
0.7
0.4
0.3
0.3
0.4
26
13
EXCITACIÓN DE CMOS CON TTL • Las corrientes de entrada para CMOS son muy bajas en comparación a cualquier TTL, así TTL no tiene problema para cumplir los requisitos de entrada de CMOS. • Si comparamos los voltajes de salida TTL con los de entrada CMOS vemos que estos son muy bajos, por tanto se debe subir el voltaje TTL 27
EXCITACIÓN DE CMOS CON TTL • Una solución es conectar la salida TTL a +5 V con una resistencia que causa que la salida TTL suba a aproximadamente + 5V en estado alto y por ende proporcione un nivel CMOS adecuado. 28
14
EXCITACIÓN DE CMOS CON TTL • Si el CMOS opera con VDD mayor que 5V la situación es mas complicada porque los TTL no pueden operar a más de 5V. • Una solución es usar un buffer 7407 con colector abierto. El buffer se diseña para tener una capacidad de voltaje o de corriente salida mayor que la nominal. • El buffer de tres estados incorpora una señal de habilitación
29
EXCITACIÓN DE TTL CON CMOS • La figura muestra los circuitos equivalentes en estados alto y bajo para la salida CMOS. • CMOS excitando TTL en ALTO – Las salidas CMOS fácilmente suministran suficiente voltaje alto para las entradas TTL. También pueden suministrar suficiente corriente. – Por tanto no se requiere consideración especial para este estado.
30
15
EXCITACIÓN DE TTL CON CMOS • CMOS excitando TTL en BAJO – Las entradas TTL tienen una corriente de entrada alta en BAJO que varia de 100uA a 2mA. – La serie 4000B tendrá problemas de corriente, para manejar incluso una carga. – Se puede agregar un buffer no inversor de tres estados permanentemente habilitado que pueda manejar las cargas 74LS.
31
16
