1.
MATERIAL UTILIZADO
Para a realização desses experimentos, iremos utilizar:
Módulo de Treinamento e de Testes;
Display de 7 segmentos com 1 digito (561HR2 ou C551E) catodo comum;
1 CI 7400 – 7400 – Quadra de portas NAND de duas entradas;
1 CI 7404 – 7404 – Sêxtupla de inversores;
2 CI’s 7411 – Tripla de portas AND de três entradas;
2 CI’s 7420 – Dupla de portas NAND de quatro entradas;
1 CI 7486 – 7486 – Quadra de portas XOR de duas entradas;
1 CI 9368 – 9368 – Conversor HEXA (CBP-4) para para 7 segmentos - NAA; NAA;
Fios CCI em cores diversas.
2.
DECODIFICADOR BINÁRIO 2:4
2.1
O decodificador binário 2:4 é representado por meio do bloco lógico abaixo: Z0
A1
Z1
Decodificador 2:4
A0
Z2 Z3
H
Bloco lógico
A tabela-verdade que é implementada pela função função Z = f(H,A), onde H é a entrada de controle de habilitação NAA, A = A1 A0 são as entradas de dados dados NAA, e Z = Z0 Z1 Z2 Z3 são as saídas de dados NAA. H
A1
A0
Z0 Z0
Z1
Z2
Z3
0
X
X
0
0
0
0
1
0
0
1
0
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
0
1
1
1
0
0
0
1
Tabela-verdade
Observando a tabela-verdade, verificamos que se a entrada H estiver em nível lógico 0, teremos todas as saídas em nível lógico 0, independente dos estados das entradas A1 e A0. A saída Z0 será igual a 1, quando A1 = 0 e A0 = 0. A saída Z1 será igual a 1, quando A1 = 0 e A0 = 1. A saída Z2 será igual a 1, quando A1 = 1 e A0 = 0. A saída Z3 será igual a 1, quando A1 = 1 e A0 = 1.
2.2
Obteremos a expressão de saída do decodificador acima, através da tabela-verdade
abaixo:
H
A1
A0
Z0
Z1
Z2
Z3
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0
0
1
1
0
0
0
0
1
0
0
1
0
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
0
1
1
1
0
0
0
1
Minitermos: ̅ ̅ ̅ ̅
Tabela-verdade
2.3
Diagrama lógico do circuito usando apenas inversores e portas AND.
1
2.4
Diagrama elétrico do circuito, implementado com o CI’s 7404 e 7411
2
3.
CONVERSOR DE CÓGIDO
3.1
Apresentamos abaixo, bloco lógico e a tabela-verdade do conversor de código. Y0
X0 Codificador X:Y
X1
Y1 Y2
X2
Bloco lógico
X2
X1
X0
Y2
Y1
Y0
0
0
0
1
1
1
0
0
1
0
0
0
0
1
0
0
0
1
0
1
1
0
1
0
1
0
0
0
1
1
1
0
1
1
0
0
1
1
0
1
0
1
1
1
1
1
1
0
Tabela-verdade
3.2 Analisando a tabela-verdade, poderemos implementar, através da utilização dos minitermos, as seguintes expressões de saídas simplificadas: ̅ ̅ ̅ ̅ ̅ ̅ ̅ ̅
X1 X0 X2
00
01
11
10
1 1
0 0
0 0
1 1
0 1
̅
̅ ̅ ̅ ̅ ̅ ̅
X1 X0 X2
00
01
11
10
1 1
0 0
1 1
0 0
0 1
̅ ̅
̅ ̅ ̅ ̅ ̅
X1 X0 X2 0 1
00
01
11
10
1 0
0 1
0 1
0 1
̅ ̅ ̅ ̅
3
Diagrama lógico:
Diagrama elétrico
4
4.
CODIFICADOR BINÁRIO 8:3
4.1 Especificação do codificador binário 8:3 através da representação do bloco lógico e apresentação da tabela-verdade simplificada. X0 X1 X2 Z2 X3 X4
Codificador Binário 8:3
Z1 Z0
X5 X6 X7
0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 0
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
Bloco lógico
4.2
Tabela-verdade
Analisando a tabela-verdade, teremos as seguintes simplificações de saídas:
̅ ̅ ̅ ̅
̅
̅ ̅ ̅ ̅
̅
̅ ̅ ̅ ̅
̅
Diagrama lógico
5
4.3
Diagrama elétrico
6
5.
SISTEMA CONVERSOR CBP4
5.1
Bloco lógico a b
A3 Sistema Conversor CBP4 - Mostrador de 7 segmentos hexadecimal
A2 A1 A0
c d e f g
LE
5.2
RBI RBO
Operações realizadas:
Conversão de código Programação de apagamento de 0: Entrada de RBI e Saída de controle RBO Controle de operação de conversão de código: entrada de controle Apagamento: Entrada de Controle (BI)
O circuito recebe como entrada um código binário de 4 bits e converte para as saídas apropriadas do display de 7 segmentos. Produz códigos hexadecimais, de 0 até 9 e de “A” até “F”. 5.3 Ao aplicarmos nível baixo na entrada de controle, ̅ , os estados das saídas são determinados pelos dados de entrada, sendo necessário um tempo típico de 30 ns para atualização das saídas. Quando a entrada de controle ̅ , os últimos dados presentes nas entradas é armazenado nas células de memória tipo latch e as saídas permanecem estáveis. 5.4 Para realizarmos a conversão de um dado presente nas entradas A3, A2, A1 e A0, devemos realizar os seguintes procedimentos:
Aplicar o dado a ser convertido nas entradas A3, A2, A1 e A0; ̅ ̅ ; Desabilitar a entrada , isto é, ̅ , ou seja, ̅ Habilitar a entrada de controle ; Aguarda um tempo típico de conversão de 30 ns.
Após estes procedimentos, o dado convertido será disponibilizado nas saídas a, b, c, d, e, f e g.
7
5.5
Diagrama lógico
5.6
Diagrama elétrico
8
5.7
Tabela-verdade
Tabela 5.1 – Operação de conversão do código CBP4 para o código do mostrador de 7 segmentos hexadecimal, do tipo NAA. ̅
A3
A2
A1
A0
Mostrador
A3
A2
A1
A0
Mostrador
0
0
0
0
0
1
0
0
0
8
0
0
0
1
1
1
0
0
1
9
0
0
1
0
2
1
0
1
0
A
0
0
1
1
3
1
0
1
1
b
0
1
0
0
4
1
1
0
0
C
0
1
0
1
5
1
1
0
1
d
0
1
1
0
6
1
1
1
0
E
0
1
1
1
7
1
1
1
1
F
Tabela 5.2 – Operação da entrada de Controle de Habilitação/Escrita ̅ ̅
A3
A2
A1
A0
Mostrador
0
1
1
1
1
F
1
1
1
1
1
F
9
