program kerja Tercapainya kondisi lingkungan rumah sakit yang memenuhi persayaratan agar menjamin pencegahan infeksi nosokomial dan membantu proses pengobatan dan penyembuhan penderita sehingga rum...
Buses y Periféricos. 99/00 PPI (Programmable Peripheral Interface) 82
PPI (Programmable Peripheral Interface) 8255 Interfase periférica programable. !l 82 es un "ispositi#o "e entra"a/sali"a "e prop$sito general. %onsiste en tres puertos paralelos "e 8 bits configurables "e #arias #arias maneras para para transmitir o recibir recibir "atos a tra#és "e ellos& ellos& usan"o un cierto protocolo o "e forma forma limpia. !l concepto "e puerto a'u es el "e un lugar a tra#és "el cual el procesa"or transmite o recibe "atos. na #e* configura"o el chip& el procesa"or pue"e en#iarle un "ato al PPI& para hacérselo llegar a un "ispositi#o conecta"o a él. !l PPI mantiene el "ato "isponible to"o el tiempo 'ue el "ispositi#o necesite para leerlo y luego pue"e a#isar a#isar al procesa"or para para 'ue le en#e el siguiente. siguiente.
Patillaje CS#+ ,elecci$n "el chip para configuraci$n. RD#+ In"icaci$n "e 'ue el procesa"or preten"e leer "el 82 WR#+ In"icaci$n "el 'ue el procesa"or #a a escribir en el 82 A0-1+ ,elector "e registros+
-&-0 0 0+ selecciona el puerto 0 + ,elecciona el puerto B 0+ ,elecciona el puerto % + ,elecciona el registro "e control. Reset+ impia los registros "e control y to"os los puertos.
Programación del dispositivo. Pese a 'ue "ispone "e tres puertos "e ocho bits llama"os -& B y %. !stn organi*a"os en "os 1rupos. !l 1rupo - consiste en el puerto - y los cuatro bits "e or"en superior "el puerto %. !l 1rupo B consiste en el puerto B y l os cuatro bits "e or"en inferior "el puerto %. a programaci$n se hace por grupos. !l comportamiento "e ca"a grupo pue"e a"optar uno "e tres posibles mo"os+ Modo 0+ n mo"o simple "e entra"a o "e sali"a sin protocolo. %a"a grupo grupo pue"e programar el puerto "e
8bit y el puerto "e bits como entra"a o como sali"a in"istintamente. %omo sali"a ca"a puerto incorpora un latch& con lo 'ue el "ato 'ue escribe all el procesa"or permanece hasta 'ue es reescrito. %omo entra"a no e3iste esta facili"a" por lo 'ue el procesa"or "ebe conocer "e alguna manera cun"o un "ispositi#o ha situa"o un "ato en el puerto antes "e proce"er a leerlo. Modo 1+ !n esta configuraci$n se utili*an los bits "el puerto % como se4ales "e protocolo para transmitir
"atos a tra#és "e los puertos "e ocho bits. -hora los puertos "e 8 bits incorporarn incorporarn un latch en entra"a como sali"a. %onfigura"os como entra"a+ STB#. !s entra"a e in"ica cun"o hay un "ato en el puerto. n ni#el ba5o "e esta se4al carga el "ato en el latch "e entra"a "el puerto. IBF+ ,ali"a. In"ica 'ue el "ato ya ha si"o carga"o en el latch "e entra"a. Pue"e ser#ir como reconocimiento "e "ato recibi"o. ,e acti#a con un ni #el ba5o "e ,6B y se "esacti#a con un flanco "e ba5a"a "e 7 (cuan"o (cuan"o el procesa"or lee el "ato) "ato) INTR + !s "e sali"a. ,ir#e como se4al "e interrupci$n hacia el procesa"or. ,e acti#a cuan"o ,6B : (cuan"o ya se ha carga"o el "ato)& IB;:& I<6!:. ,e limpia con un flanco "e ba5a"a "e la se4al 7 I<6! es un flag 'ue habilita o "eshabilita la I<67 'ue se controla mo"ifican"o por soft=are soft=are el bit P%> para el puerto - y P%2 para el puerto B %onfigura"os como sali"a+ OBF# + ,ali"a. ,e acti#a cuan"o el procesa"or ha "eposita"o un "ato en el puerto "e sali"a. ,e acti#a con un flanco "e subi"a "e ?7 y se "esacti#a con un ni#el ba5o en -%@
Buses y Periféricos. 99/00 PPI (Programmable Peripheral Interface) 82 ACK#+ n ni#el ba5o en esta se4al in"ica al 82 'ue el "ispositi#o e3terno ya ha obteni"o el "ato "el
puerto. INTR + ,e acti#a cuan"o -%@& AB; e I<6! est a uno. Modo 2+ !s s$lo aplicable al puerto -. le permite a este una configuraci$n bi"ireccional. INTR + igual 'ue arriba
Para el mo"e entra"a OBF# ACK# INTE 1 (mo"ifican"o por soft=are el puerto P%>)
Para el mo"o sali"a+ STB# IBF INTE 2 (mo"ifican"o por soft=re el puerto P%)
Para programar el "ispositi#o se en#a un byte con el bit ms significati#o a al registro "e control. !sta se "i#i"e en "os partes& la programaci$n "el grupo B y la programaci$n "el grupo -+
1rupo B& bits 0& & y 2 "e la palabra "e control+ Bit 0+ In"ica si los cuatro bits "e or"en inferior "el puerto % #a a ser "e entra"a () o "e sali"a.(0). !n el
mo"o 0. Bit 1+ In"ica si el puerto #a a ser "e entra"a() o "e sali"a(0). Bit 2+ ,elecciona& para el 1rupo B el mo"o 0 o el mo"o .
1rupo -+Bits C&& y > Bit 3+ In"ica si los cuatro bits "e or"en superior "el puerto % #a a ser "e entra"a () o "e sali"a.(0). !n el
mo"o 0 Bit 4+ In"ica si el puerto - #a a ser "e entra"a o "e sali"a. Bit 5,+ !specifica el mo"o para el puerto 1rupo Bit>&Bit 00+ Do"o 0 0+ Do"o E+ Do"o 2
Do"ificaci$n "e un bit "el puerto %. !3iste la posibili"a" "e mo"ificar "irectamente ca"a uno "e los bits "el puerto % en cual'uier momento. Para ello se en#a un byte con el bit ms significati#o a cero al registro "e control. !n este bytes+ !l bit 0 in"ica si se pone a uno o cero el bit "el puerto % se4ala"o por los siguientes tres bits (&2&C).
ectura "e esta"o. !n los mo"os y 2& aun'ue los bits "e puerto % se utili*an como se4ales "e control& to"a#a pue"e reali*arse una lectura "el puerto %. o 'ue obtenemos es el esta"o "e las se4ales "e control en ese instante y por en"e po"emos monitori*ar al los "ispositi#os conecta"os al PPI
Organización del PC !n un P% el puerto - est programa"o como entra"a y los puertos B y % lo estn como sali"a. ,on utili*a"os entre otras cosas como habilita"ores/inhabilita"ores "e "i#ersas acti#i"a"es en el sistemaF algunas "e sus funciones primiti#as ya han "esapareci"o como las relaciona"as con los lectores "e casettes o la lectura "e s=itches "e configuraci$n.
!"eto A+ -ctualmente se utili*a como puerto "e entra"a "e los "atos proce"entes "el tecla"o. !"eto B+ !ntre los bits 'ue mantienen su funcionali"a" estn+
Bit0+ Gabilita la sali"a "el A62 "el 6imer. Bit+ Gabilita el acceso "e A62 al alta#o*. Bit+ Gabilita el che'ueo "e pari"a" en los accesos a memoria.
2
Buses y Periféricos. 99/00 PPI (Programmable Peripheral Interface) 82 Bit+ Gabilita el che'ueo "e pari"a" en la e3pansi$n. Bit>+ Gabilita el relo5 "e tecla"o.
!"eto C+ Igual 'ue el puerto B muchas "e sus funciones ya han per"i"o actuali"a"
Bit+ 7ecibe la se4al proce"ente "e A62 "el 6imer. Bit>+ Gabilita el che'ueo "e pari"a" "e los accesos entra"a/sali"a "e la e3pansi$n. BitH+ Gabilita el che'ueo "e pari"a" general "el sistema.
