Lab 1 Digital 1 07032013

UNIVERSIDAD TECNICA DE ORURO FACULTAD NACIONAL DE INGENIERIA CARRERA: INGENIERIA ELECTRICA ELECTRONICA LABORATORIO DE DISEÑO DE SISTEMAS DE CONTROL (ELT 3832) ______________________ ___________________________________ ______________________ ______________________ ____________________________ ____________________ _____

LABORATORIO Nº 1 SIMPLIFICACION DE FUNCIONES LOGICAS POR MAPAS DE KARNAUGH Y ALGEBRA DE BOOLE 1.- Objetivo.Objetivo.- Realizar la simplificación de funciones Karnaugh y Algebra de Boole.

lógicas mediante mapas de

2.- Fundamento Teórico.Teórico.El mapa de Karnaugh es un método gráfico que se utiliza para simplificar una ecuación lógica para convertir una tabla de verdad a su circuito lógico correspondiente en un proceso simple y ordenado. Aunque un mapa de Karnaugh (que de aquí en adelante se abreviará como mapa K) se puede utilizar para resolver problemas con cualquier numero de variables de entrada, su utilidad practica se limita a seis variables. Ejemplo: Se tiene la siguiente tabla de verdad para tres variables. F=ABC+ABC+ABC+ABC+ABC+ABC Se desarrolla la función lógica basada en ella. (primera forma canónica). Ver que en la fórmula se incluyen solamente las variables (A, B, C) cuando F cuando es igual a "1". Si A en la tabla de verdad es "0" se pone A, si B = "1" se pone B, Si C = "0" se pone C, etc

Una vez obtenida la función lógica, se implementa el mapa de Karnaugh. Karnaugh.

UNIVERSIDAD TECNICA DE ORURO FACULTAD NACIONAL DE INGENIERIA CARRERA: INGENIERIA ELECTRICA ELECTRONICA LABORATORIO DE DISEÑO DE SISTEMAS DE CONTROL (ELT 3832) _____________________________________________________________________________

Este mapa tiene 8 casillas que corresponden a 2 n, donde n = 3 (número de variables (A, B, C)) La primera fila corresponde a A = 0 La segunda fila corresponde a A = 1 La primera columna corresponde a BC = 00 (B=0 y C=0) La segunda columna corresponde a BC = 01 (B=0 y C=1) La tercera columna corresponde a BC = 11 (B=1 y C=1)

La cuarta columna corresponde a BC=10 (B=1 y C=0) En el mapa de Karnaugh se han puesto "1" en las casillas que corresponden a los valores de F = "1" en la tabla de verdad. Tomar en cuenta la numeración de las filas de la tabla de verdad y la numeración de las casillas en el mapa de Karnaugh. Para proceder con la simplificación, se crean grupos de "1"s que tengan 1, 2, 4, 8, 16, etc. (sólo potencias de 2). Los "1"s deben estar adyacentes (no en diagonal) y mientras más "1"s tenga el grupo, mejor. La función mejor simplificada es aquella que tiene el menor número de grupos con el mayor número de "1"s en cada grupo

Se ve del gráfico que hay dos grupos cada uno de cuatro "1"s, (se permite compartir casillas entre los grupos). La nueva expresión de la función boolena simplificada se deduce del mapa de Karnaugh. - Para el primer grupo (rojo): la simplificación da B (los "1"s de la tercera y cuarta columna) corresponden a B sin negar) - Para el segundo grupo (azul): la simplificación da A (los "1"s están en la fila inferior que corresponde a A sin negar) Entonces el resultado es F = B + A ó F = A + B


Ejemplo: Una tabla de verdad como la de la derecha da la siguiente función booleana: F = A B C + AB C + A B C+ A B C Se ve claramente que la función es un reflejo del contenido de la tabla de verdad cuando F = "1" Con esta ecuación se crea el mapa de Karnaugh y se escogen los grupos. Se lograron hacer 3 grupos de dos "1"s cada uno. Se puede ver que no es posible hacer grupos de 3, porque 3 no es potencia de 2. Se observa que hay una casilla que es Compartida por los tres grupos. La función simplificada es: F=AB+AC+BC

Laboratorio: Grupo: 10:30 a 12:00 1) Se pretende construir un circuito combinacional de control de paro automático del motor de un ascensor de un edificio. El funcionamiento del motor depende de 4 variables. En el caso, que la puerta del ascensor esté abierta o cerrada (A); en segundo lugar, del peso de las personas que suben al ascensor (B); en tercer lugar, que alguna de las personas haya pulsado los pulsadores de las distintas plantas (C); y por último, de la temperatura del motor (D). El motor se parará automáticamente siempre que la puerta del ascensor esté abierta, o bien se sobrepase el peso máximo, que es de 1000 kg. a) Calcule la función lógica de salida de paro automático del motor del ascensor. b) Simplifique la función lógica mediante el método de Karnaugh y Algebra de Boole c) Implemente el circuito con compuertas lógicas TTL


2) Un circuito digital consta de cinco entradas (a, b, c, d y e) y una salida F. Esta salida tomará el valor lógico “1” cuando existan mayoria de unos en las cinco entradas. a) Obtener la tabla de verdad y la función lógica del circuito. b) Simplificar la función lógica mediante el método de Karnaugh y Algebra de Boole. c) Implementar el circuito con compuertas lógicas TTL

3) En un control de calidad de un proceso industrial, las piezas acabadas se verifican de cuatro en cuatro. El proceso será diseñado cuando, al menos dos de las cuatro piezas están defectuosas se dispare una señal de alarma. a) Obtener la tabla de verdad y la función lógica del circuito. b) Simplifique la función lógica obtenida mediante el método de Karnaugh y Algebra de Boole. c) Implemente el circuito con compuertas lógicas TTL

4) Dada la siguiente funcion logica F= ( 1,3,4,6,8,9,11,14,15,16,19,23,25,29,30) a) Simplifique la función obtenida utilizando el mapa de Karnaugh y Algebra de Boole. c) Implemente la función simplificada con compuertas lógicas TTL

Grupo 16:00 a 18:00 1) Diseñe el circuito lógico del sistema de alarma contra robos de la caja fuerte de un banco cuyo esquema se muestra en la figura. El sensor de presión está ubicado debajo de la caja para saber si alguién intenta moverla de su lugar. La puerta sólo puede abrirse en horario de oficina. Escriba la ecuación de la salida de alarma de modo que produzca un “1” lógico cuando la caja se mueve y el interruptor de control está cerrado, o cuando el gabinete se abre fuera de horas hábiles, o cuando el gabinete está abierto con el interruptor de control abierto. Construya el circuito de la alarma usando circuitos integrados CMOS

UNIVERSIDAD TECNICA DE ORURO FACULTAD NACIONAL DE INGENIERIA CARRERA: INGENIERIA ELECTRICA ELECTRONICA LABORATORIO DE DISEÑO DE SISTEMAS DE CONTROL (ELT 3832) _____________________________________________________________________________ Vcc Cerrado

Int. Control

A

Abierto Vcc Alarma

Sensor de Presión

Normal

Alarma Horas

Vcc Reloj B

Fuera de Trab.

Vcc Cerrada

CIRCUITO

Puerta

Abierta

a) Obtenga la tabla de verdad y la función lógica. b) Simplifique la función obtenida utilizando el mapa de Karnaugh y Algebra de Boole. c) Implemente la función simplificada con compuertas lógicas CMOS

2) El sistema de disparo (apagado del reactor) de una central nuclear está controlado por cinco señales: una de disparo manual del reactor (A), y otras cuatro de disparo automático (B, C, D, E ). El sistema se activará siempre que se produzca disparo manual o cuando al menos dos de las señales de disparo automático se activen.

a) Obtenga la tabla de verdad y la función lógica. b) Simplifique la función obtenida utilizando el mapa de Karnaugh y Algebra de Boole. c) Implemente la función simplificada con compuertas lógicas TTL

3) Dada la siguiente funcion logica F= ( 0,1,3,5,6,7,12,13,14,16,21,22,28,29,30,31)

a) Simplifique la función obtenida utilizando el mapa de Karnaugh y Algebra de Boole. b) Implemente la función simplificada con compuertas lógicas CMOS.


4) Diseñe un circuito digital de control, que compare a la entrada dos palabras binarias de 2 bits (ab y cd), de manera que cuando la combinación binaria formada por los bits ab, sea menor que la combinación binaria formada por los bits cd, la salida sea 1. a) Calcule la función lógica de salida del circuito que activa el motor de cierre. b) Simplifique la función lógica mediante el método de Karnaugh y Algebra de Boole c) Implemente el circuito con puertas lógicas universales TTL.

Informe: Realizar e implementar la practica en grupos de 3 personas, presentar el diseño en forma manuscrita (con puntabola). Realizar la simulación de cada circuito en Proteus (version 7.10) y Winbreadboard, entregar en un CD. Implementar todos los circuitos en Protoboard.

Lab 1 Digital 1 07032013

Recommend Documents