Punta de prueba lógica digital
Tabla de contenido
............................... ............ ....................... ................................ ......... .................... .............................. ............ .. ....................... ......................... INTRODUCCION .....................
3
............................... ............ ....................... ................................ ......... .................... .............................. ............ .. ........................ ................................ ........ 4 OBJETIVOS ..................... OBJETIVOS OBJETIVOS GENERALES GENERALES......................... ................................ ....... ..................... ............................... ............ ........................ ................................ ........ ..........4 ..........4 OBJETIVOS OBJETIVOS ESPECIFICOS ESPECIFICOS ..................... ................................ ........... .................... ............................... ............. ........................ ................................ ........ ........4 .............................. ............ .. ........................ ................................ ........ ..................... ............................... ............ .................... .................... 5 ANALISIS TEORICO .................... COMPORTAMIE COMPORTAMIENTO NTO DEL OPAMP.................... ............................... ............. .................... .............................. ............ .. ....................... ....................... 6-7 EL OPAMP COMO COMPARADOR COMPARADOR ................... ............................... .............. ..................... ............................... ............ ...................... ...................... 7-8 CIRCUITO CIRCUITO DE LA PUNTA DE PRUEBA DIGITAL .................... ............................... ............. ..................... ................................ ........... ... 8-10 .............................. ............ .. ....................... ................................ ......... ..................... ............................... ............ ........ 11 DIAGRAMA DE BLOQUES .................... CALCULOS NUMERICOS NUMERICOS ..................... ................................ ........... ...................... ................................ .......... ..................... ................................ ........... .....11-12
............................... ............. ....................... ................................ ......... .................... .............................. ............ .. ............ 12 CALCULO DE ERRORES .................... ............................... ............. ........................ ................................ ........ ..................... ............................... ............ .................. .................. 12-18 SIMULACIONES.................... .............................. ............ .. ....................... ................................ ......... ..................... ............................... ............ ........ 18 TABLA DE PRESUPUESTO .................... ............................... ............. ........................ ................................ ........ .................... .............................. ............ .. ....................... ......................... .. 19 IMPRESO PCB .................... ............................... ............. ....................... ....................... 20-21 HOJAS DE ESPECIFICACIONES DE LOS COMPONENTES.................... ............................... ............ ........................ ................................ ........ .................... .............................. ............ .. .................... .................... 22 OBSERVACIONES ..................... ............................... ............ ....................... ................................ ......... .................... .............................. ............ .. .............. .............. 22 RECOMENDACIONES ..................... .............................. ............ .. ....................... ................................ ......... .................... ............................... ............. ........................ ........................ 22 APLICACIONES .................... ............................... ............ ....................... ................................ ......... .................... .............................. ............ .. ...................... ...................... 23 CONCLUSIONES .....................
Laboratorio de Electrónica B
Página 1
Punta de prueba lógica digital
ESCUELA SUPERIOR POLITÉCNICA DEL LITORAL FACULTAD DE INGENIERIA EN EN ELECTRICIDAD Y COMPUTACIÓN FIEC
Laboratorio Laboratori o de Electrónica Electróni ca ¶ B· Nombre del proyecto Punta de prueba lógica digital
Nombre de los integrantes PABLO PALACIOS JATIVA CARLOS SAAVEDRA ARANCIBIA PROFESOR Ing. Sara Ríos Paralelo #02
Laboratorio de Electrónica B
Página 2
Punta de prueba lógica digital
1)INT RODUCCION Su componente básico es el comparador lógico compuesto por un par de comparadores con el cual es posible realizar la definición de estados lógicos pertinente. La salida de los comparadores se conecta a elementos de visualización (leds) o sonoros (buzzers) para realizar la indicación del estado lógico detectado. En esta ocasión lo que se pretende es diseñar una punta de prueba lógica digital la cual nos permita conocer q nivel de voltaje tenemos a la entrada o la salida de un circuito digital sea este TTL o CMOS El diseño consta de 2 etapas: Bloque de elección de lógica (TTL o CMOS) Bloque de comparación con los voltajes predeterminados e indicadores de altos y bajos además de indicadores de pulsos. La explicación del funcionamiento se detalla paso a paso, de manera que el lector comprenda con facilidad el por qué se ha utilizado cada uno de los elementos del circuito, y la función que desempeñan en el diseño de la punta de prueba lógica digital.
Laboratorio de Electrónica B
Página 3
Punta de prueba lógica digital
2) OBJETIVOS
OBJETIVOS GENERALES y
Mostrar el diseño de una punta de prueba lógica digital, además de su respectivo funcionamiento, mostrar que se compare y procese las señales de voltaje a la entrada con los valores de voltaje ya establecidos en el circuito y su correcto funcionamiento en la aplicación sobre un circuito digital.
OBJETIVOS ESPECIFICOS y
y
y y
y
Aprender a crear un circuito a partir de un diagrama esquemático, además de aprender a analizarlo. Poner en práctica los conocimientos teóricos y prácticos aprendidos a lo largo del curso. H acer funcionar la punta de prueba lógica digital . Lograr que la señal de voltaje llegue a los comparadores y se produzca una salida coherente de acuerdo a los rangos de valores . Comprender la función de cada elemento dentro del circuito.
Laboratorio de Electrónica B
Página 4
Pu t
ru
i
i it
3)ANALISIS TEORICO Un a m ador operacional (co múnmente abreviadoA.O. u opa m p), es un circuito electrónico (nor mal mente se presenta co mocircuito integrado) que tiene dos entradas y una salida. La salida es la diferencia de las dos entradas multiplicada por un factor (G) (ganancia): Vout = G·(V+ í Ví) El pri mer am plificador operacional monol tico, que data de losaños 1960, fue el Fairchild A702(1964), diseñado por Bob Widlar. Le siguió el Fairchild A709 (1965), también de Widlar, y que constituyó un gran éxito comercial. M s tarde ser a sustituido por el popular FairchildA741(1968), de David Fullagar, y fabricado por nu merosas em presas, basado en tecnolog a bipolar. El s mbolo de un a m plificador es el mostrado en la siguiente figura: Los ter minales son: V+: entrada no inversora V-: entrada inversora VOUT: salida VS+: ali mentación positiva VS-: ali mentación negativa Los ter minales de ali mentación pueden recibir diferentes no mbres, por ejem plo en los opam p basados en FET VDD y VSS respectivamente. Para los basados en BJT son VCC y VEE. Nor mal mente los pines de ali mentación son o mitidos en los diagra mas eléctricos por claridad.
L
r t ri
E
tr
i
P
i
5
Punta de prueba lógica digital
Comportamiento del Opamp Lazo abierto
Si no existe realimentación la salida del A. O. será la resta de sus dos entradas multiplicada por un factor. Este factor suele ser del orden de 100.000 (que se considerará infinito en cálculos con el componente ideal). Por lo tanto si la diferencia entre las dos tensiones es de 1V la salida debería ser 100.000V. Debido a la limitación que supone no poder entregar más tensión de la que hay en la alimentación, el A. O.estará saturado si se da este caso. Esto será aprovechado para su uso en comparadores, como se verá más adelante. Si la tensión más alta es la aplicada a la patilla + la salida será la que corresponde a la alimentación VS+, mientras que si la tensión más alta es la del pin - la salida será la alimentación VS-. Lazo cerrado o realimentado
Se conoce como lazo cerrado a la realimentación en un circuito. Aquí se supondrá realimentación negativa. Para conocer el funcionam iento de esta configuración se parte de las tensiones en las dos entradas exactamente iguales, se supone que la tensión en la pata + sube y, por tanto, la tensión en la salida también se eleva. Como existe la realimentación entre la salida y la pata -, la tensión en esta pata también se eleva, por tanto la diferencia entre las dos entradas se reduce, disminuyéndose también la salida. Este proceso pronto se estabiliza, y se tiene que la salida es la necesaria para mantener las dos entradas, idealmente, con el mismo valor. Siempre que hay realimentación negativa se aplican estas dos aproximaciones para analizar el circuito: V+ = V- (lo que se conoce como principio del cortocircuito virtual). I+ = I- = 0 Cuando se realimenta negativamente un amplificador operac ional, al igual que con cualquier circuito amplificador, se mejoran algunas características del mismo como una mayor impedancia en la entrada y una menor impedancia en la salida. La mayor impedancia de entrada da lugar a que la corriente de entrada sea muy pequeña y se reducen así los efectos de las perturbaciones en la señal de entrada. La menor impedancia de salida permite que el amplificador se comporte como una fuente eléctrica de mejores características. Además, la señal de salida no depende de las variaciones en la ganancia del amplificador, que suele ser muy Laboratorio de Electrónica B
Página 6
Pu t
ru
i
i it
variable, sino que depende de la ganancia de la red de reali mentación, que puede ser mucho m s estable con un menor coste. Asi mismo, lafrecuencia de corte superior es mayor al reali mentar, au mentando elancho de banda. Asi mis mo, cuando se realiza reali mentación positiva (conectando la salida a la entrada no inversora a través de un cuadripolo deter minado) se buscan efectos muy distintos. El m s aplicado es obtener unoscilador para el generar señales oscilantes.
El Opamp c mo comparador
Esta es una aplicación sin la retroali mentación. Co m para entre las dosentradas y saca una salida en función de qué entrada sea mayor. Se puede usar para adaptar niveles lógicos.
Comparador inv ersor
n Am plificador Operacional puede ser utilizado para deter minar cual de dos señales en sus entradas es mayor. (Se utiliza como com parador). Basta con que una de estas señales sea ligera mente mayor para que cause que la salida del am plificador operacional sea m xi ma, ya sea positiva (+Vsat) o negativa (-Vsat). Esto se debe a que el operacional se utiliza en lazo abierto (tiene ganancia m xi ma) La ganancia real de un a m plificador operacional es de 200,000 o m s y la fór mula de la señal de salida es: Vout = AOL (V1 ± V2) Donde: -Vout= tensión de salida - AOL = ganancia de a m plificador operacional en lazo abierto (200,000 o m s) - V1 y V2 = tensiones de entrada (las que se com paran) L
r t ri
E
tr
i
P
i
7
Punta de prueba lógica digital
Vout no puede exceder la tensión de saturación del amplificador operacional, sea esta saturación negativa o positiva. (normalmente este valor es unos 2 voltios menos que el valor de la fuente ( V+ ó V - ) Del gráfico se ve que el valor de la entrada en V2 es mayor que la de V1 (que se utiliza como referencia y tiene un valor fijo), hasta que en un momento t1, V2 cambia y ahora es menor que V1.
Como V2 está conectado a la entrada no inversora del operacional, la salida (Vout) está en saturación positiva, hasta que llega a t1, en donde la salida ahora está en saturación negativa.
Circuito de la punta de prueba digital Al trabajar en electrónica digital (sea en tecnología TTL o CMOS) casi siempre es necesario comprobar el estado o nivel lógico de los diferentes circuitos y compuertas. Este es el diagrama para construir una punta (o sonda) digital, para detección de los diferentes estados o niveles lógicos, tanto en TTL como en CMOS, así como los pulsos presentes en el circuito. En los circuitos digitales es muy com n referiste a las entradas y salidas que estos tienen como si fueran altos o bajos. ( Niveles lógicos altos o bajos) A la entrada alta se le asocia un "1" y a la entrada baja un "0". Lo mismo sucede con la salida. Si estuviéramos trabajando con circuitos integrados TTL que se alimentan con +5 voltios, el "1" se supondría que tiene un voltaje de +5 voltios y el "0" voltios. Esto es así en un análisis ideal de los circuitos digitales. En la realidad, estos valores son diferentes. Laboratorio de Electrónica B
Página 8
Punta de prueba lógica digital
Los circuitos integrados trabajan con valores de entrada y salida que varían de acuerdo a la tecnología del circuito integrado. Niveles de tensión teóricos
Especificaciones Técnicas:
Alimentación: 5 a 15 Volts Alta Impedancia de Entrada: >1 MOhms Detección de Estados: Alto / Bajo / Pulsos Selección para TTL y CMOS (con S W 1) Indicadores D1
D2
D3
Indicación
1
0
0
Estado Alto ( H)
0
0
1
Estado Bajo ( L)
1
P
1
Pulsos (P)
1 = LED encendido, 0 = LED apagado, P = Pulsante
Laboratorio de Electrónica B
Página 9
Punta de prueba lógica digital
Laboratorio de Electrónica B
Página 10
Punta de prueba lógica digital 4) DIAGRAMA
5) CALCULOS
DE BLOQUES
NUMERICOS
Vi
Vo
R3
R1
100R 6.73K
I1
I? 1A
R4
1A
10k
R2 250k
R? 10k
Análisis DC
Análisis AC
Laboratorio de Electrónica B
Página 11
Punta de prueba lógica digital
6) CALCULO
DE ERRORES Experimental Teorico
% Error
25.30
27.3
7.9 %
33.33
32.95
1.15 %
fuentes
1.4-27v
0-10 %
2.1 Vp-p
1.4-30v 2.3 Vpp
8.69 %
7)SIMULACIONES SIMULACION PARA LA LOGICA TTL Podemos observar que el rango de valores según las simulaciones para la lógica TTL va de 0 voltios a 0.8 voltios para un bajo (0 lógico) y de 2.4 a Vcc para un alto (1 lógico).
c c v
C1
c c v
c c v
c c v
c c v
560p
D4
R1
1TTL
2k7
1N4002
c c v
R21
Q1
0.00
4k7
Volts
2TTL
R20
+2.22
D5 c c v
1N4002
R2 R3
LED-RED
C2 vcc
SW2
4 TTL
1n
C5
S W- S PDT-MOM
5 TTL
D2
D3
LED-GREEN
LED-YELLOW
C8
100n
100n
U2:A
V1
3
5V
7 1
R4 6 TTL
c c v
BC547
D1
220k 100k
3TTL
100k
Volts
R15
R16
390R
39 0R
2 1
6
U2:D 10
c c v
13 11
56k 2 1
LP339
R5
3
LP339
C6
1M
C4
100n
R6 SW3
56k
3
470k
5
R14
2 c c v
4
390R c c v
vcc
2 1
SW1
SW- ROT-6
LP339
S W- S PDT-MOM
C7
R9
100n
2M7 2 1
R7 R8 0.00
68k
1u
R19
U2:B
R13
U2:C
4k7
D6
8
R17
14
100k
9
Volts
470k
1N41 48 3
R12
LP339
vcc
100k
Laboratorio de Electrónica B
R10
R11
4M7
100k
C3
R18 470k
100n
Página 12
Punta de prueba lógica digital SIMULACION PARA LA LOGICA CMOS Podemos observar que el rango de valores según las simulaciones para la lógica CMOS va de 0 voltios a 1.5 voltios para un bajo (0 lógico) y de 3.5 a Vcc para un alto (1 lógico).
c c v
C1
c c v
c c v
c c v
c c v
560p
D4
R1
1TTL
2k7
1N4002
c c v
R21
Q1
2TTL
4k7
R20
+2.22 Volts
D5
100k
c c v
1N4002
R2 R3
c c v
BC547
220k 100k
3TTL
C2 vcc 4TTL
SW2
1n
C5
SW-SPDT-MOM
D3
LED-GREEN
LED-YELLOW
C8 100n
3
5V
R16
390R
R4
10
c c v
6
U2:D
2 1
390R
7 1
6TTL
D2
LED-RED
R15
U2:A
V1
5TTL
D1 100n
13 11
56k 2 1
LP339
R5
3
LP339
C6
1M
C4
100n
R6 SW3
U2:B
56k
3
470k
5
R14
2 c c v
4
390R c c v
vcc
2 1
SW1 SW-ROT-6
LP339
SW-SPDT-MOM
C7
R9
100n
2M7 2 1
R7 R8 0.00
R13
U2:C
4k7
D6
8
R17
14
68k 100k
9
Volts
1u
R19
470k
1N4148 3
R12
LP339
vcc 100k
Laboratorio de Electrónica B
R10
R11
4M7
100k
C3
R18 470k
100n
Página 1
Punta de prueba lógica digital c c v
C1
c c v
c c v
c c v
c c
560p
2 7 2
D4
R1
1TTL
1N4002
c c v
4k7
Vol
L
R20
0.00
c c v
1N4002
LED RED
C2 vcc
SW2
4TTL
1n
D2
C5
SW-SPD -MOM
5TTL
LED
D3 REEN
C8
LED YELL
100n
100n
U2 A
V1
3
5V
7 1
R4 6TTL
c c v
BC547
D1
220 100
L
100k
Vol
D5 R2 R3 3
R21
1
+2.02
R15
R16
390R
390R
2 1
6
U2 D 10
c c v
13 11
56k 2 1
LP339
R5
3
LP339
C6
1
C4
100n
R6
U2 B
56k
SW3
R19
3
470k
5
R14
2 c c v
4
3 90R c c v
vcc
2 1
SW1
SW-ROT-6
LP339
SW-SPD -MOM
C7
R9
100n
2 7 2 1
R7 R8 +5.00
68k
1u
R13
U2 C
4k7
D6
8
R17
14
100k
9
Vol
470k
1N4148 3
R12
LP339
vcc 100k
R10
R11
4M7
100k
R18
C3
470k
100n
8)T ABLA DE PRESUPUEST O COSTO DE la PUNTA DE PRUEBA LOGICA DIGITAL CANTIDAD DESCRIPCION 21 5 1 1 3 3 1
resistencias capacitores BC549 LM339 diodo led diodos circuito impreso PRECIO TOTAL
Laboratorio de Electrónica B
VALOR VALOR UNITARIO TOTAL $0,03 $0,05 $0,35 $0,70 $0,05 $0,05 $15,00
$0,63 $0,25 $0,35 $0,70 $0,15 $0,15 $15,00 $17,23
Página 18
Punta de prueba lógica digital
9)IMPRESO PCB PCB DE LA PU NT A DE PRU EBA LOGI CA DIGIT A L
Laboratorio de Electrónica B
Página 19
Punta de prueba lógica digital
10) HOJAS DE ESPECIFICACIONES DE LOS COMPONENTES T RANSIST OR BC549
Laboratorio de Electrónica B
Página 20
Punta de prueba lógica digital
INTEGRADO LM339
Laboratorio de Electrónica B
Página 21
Punta de prueba lógica digital
11)
OBSERVACIONES y
y
y
12)
Se puede hacer la placa mucho mas pequeña haciendo q la punta de prueba se reduzca considerablemente para otros usos. Como se puede ver en los costos del proyecto en si lo mas costoso es la placa electrónica los elementos son muy económicos lo que nos dice que es un proyecto muy rentable y económico. Colocamos en una cajita de madera la punta de prueba lógica con sus respectivos indicadores además de tener movilidad con el cable que se le coloco a la punta resultando mas viable y económico.
RECOMENDACIONES y
y
1 3)
Para alimentar el circuito de la punta de prueba se recomienda obtener la polarización (fuente de voltaje) del circuito digital que vamos a censar para que así tenga un mejor funcionamiento . Se recomienda utilizar resistencias de 1/8 watt a 5% tal como lo dicen las especificaciones ya que como el circuito maneja poca corriente entonces no es necesario usar resistencia de mayor potencia.
APLICACIONES y
y
1 4)
La principal aplicación de este proyecto como su nombre mismo lo dice es conocer el nivel del voltaje alto o bajo a la salida de un integrado digital o un circuito digital compuesto de lógica TTL o CMOS . El proyecto va dirigido a todo tipo de persona que tener un dispositivo de medición digital muy confiable y versátil sin mencionar lo económico que resulta si uno mismo realiza la placa electrónica.
CONCLUSIONES y
El switch permite elegir entre la lógica TT L o CMOS ya que al subirlo o bajarlo están interviniendo otras resistencias en los pines de los
Laboratorio de Electrónica B
Página 22
Punta de prueba lógica digital
y
y
comparadores haciendo q el voltaje de comparación sea diferente para cada lógica digital. Los capacitores usados en este circuito son usados nicamente para disminuir el ruido que interviene en el circuito ya q se necesita de mucha precisión. El integrado LM339 realiza toda la comparación de señales lo que nos resulta muy til a la hora de implementar físicamente el circuito ya q nos permite el ahorro del espacio en la placa electrónica.
Laboratorio de Electrónica B
Página 23