Laboratorio 1de Diseño Digital, Diseño Digital, John J. Ramírez
Helen k. sosa - 1161176
Laboratorio No.1 descripción de las características internas de la FPGA SPARTAN2
Resumen— A continuación, se presenta el informe del laboratorio 1 de diseño digital, donde se describen los conceptos básicos para el manejo y funcionamiento de las FPGA, explicando cada uno de sus elementos y qué función posee cada uno. Estos conceptos serán útiles para el manejo adecuado de esta tarjeta.
Bloque de memorias RAM dedicadas de 4096 bits cada una.
Interconexión multinivel que permite versatilidad en el enrutamiento de señales.
Circuito para compensar los retardos en la distribución del reloj Delay-Locked loopDLL (Ratardo de Lazo Cerrado), y además un control del dominio del reloj.
LINTRODUCCIÓN
a práctica del laboratorio, se quiere entender la estructura de la cual está compuesta la FPGA Spartan2, conocer cada elemento que la compone, sus características eléctricas, funciones; con el fin de optimizar su funcionamiento. OBJETIVOS
Entender la estructura básica de la FPGA Spartan2 de Xilinx. Identificar los terminales y los estándares de la salida de la FPGA para aprovechar mejor su funcionalidad en la conexión de sistemas externos. Determinar las características eléctricas de funcionamiento para garantizar su óptimo funcionamiento. Identificar sus posibles aplicaciones en el campo de la electrónica en general. I.MARCO TEÓRICO Fig. 1. Componentes de la tarjeta nexys 2
FPGA Las siglas FPGA significan Field Programmable Gate Array. Como su nombre indica, se trata de un dispositivo compuesto por una serie de bloques lógicos (puertas, registros, memorias, flip/flops, etc) programables, es decir, la interconexión entre estos bloques lógicos y su funcionalidad no viene predefinida sino que se puede programar y reprogramar. Esta tarjeta está compuesta principalmente por cinco elementos configurables, los cuales son:
Un bloque de Entrada / Salida (IOBs) que permite la interconexión de los pines externos del circuito integrado y la lógica interna de la FPGA.
Bloques Lógicos Configurables CLB que proveen los elementos funcionales necesarios para construir la mayoría de las funciones lógicas digitales.
Helen k sosa, e-mail:
[email protected]
Bloque de Entradas / Salidas (IOBS)
2 El bloque de E / S aporta las especificaciones eléctricas requeridas para interactuar con otros dispositivos electrónicos.
Se describe la manera como se organizan los segmentos de metal y los interruptores para la implementación de cualquier función lógica en la FPGA. Esta interconexión tiene canales horizontales y verticales que suministran los caminos para conectar las entradas y salidas de los bloques IOBs a los CLBs dentro de la estructura de la FPGA.
Segmento de longitud única o simple. Pista. Canal de enrutamiento. Matriz de interconexión local (LIM). Matriz de enrutamiento general (GRM). Enrutamiento local. Enrutamiento de propósito general. Enrutamiento del bloque E/S. Enrutamiento dedicado. Enrutamiento global.
Fig.2 Bloque de Entradas/Salidas de la Spartan2
Ruta de entrada: La trayecto de entrada del bloque IOB de la FPGA Spartan2 tiene un buffer (buffer de entrada) que enruta la señal de entrada directamente a la lógica interna, ó, a través de la entrada del flip-flop tipo D de manera opcional.
Ruta de salida: La ruta de salida incluye un Buffer de salida Tri-estado que controla las señales de salida hacia los pines de la FPGA. La señal de salida puede ser enrutada directamente de la lógica interna al Buffer de salida, u opcionalmente a través de la salida del flip-flop del IOB
arquitectura de enrutamiento: CONCLUSIONES
Controlador Digital de Reloj
Distribución de Reloj: Cada familia de FPGAs tiene su propia manera de administrar la señal de reloj. Una forma consiste en tomar una señal de reloj externa con el fín de conducirla a través de un bloque funcional clock manager, (administrador de reloj), para componer otras señales de reloj conocidas como hijas (clock daughter)
Eliminación de Oscilaciones (Jitter): El administrador de reloj detecta y corrige este fenómeno de oscilación utilizando una de las señales generadas (clock daughter) para usarla en el interior del dispositivo.
Sintetizador de Frecuencia: En algunos casos la frecuencia de la señal de reloj externa que se utilizan en circuitos lógicos, no tiene la adecuada. Esto se soluciona utilizando el bloque administrador de reloj para generar nuevas señales de reloj.
Desplazamiento de Fase:. Algunos administradores de reloj permiten seleccionar determinados valores fijos de desfase de señales como 0°, 120° y 240° para un esquema de señales de reloj de tres fases.
Auto-corrección de Retardo, o desplazamiento (skew-sesgo): se ocasiona cuando una misma señal de reloj que se enruta por dos caminos a dos dispositivos diferentes, presenta un ligero retardo en el tiempo de llegada.
Bloque de Memorias RAM (RAMB)
La FPGA Spartan2 XC2S50 incorpora ocho bloques de memoria RAM que complementan la RAM distribuida de las tablas de consulta (LUTs) disponibles en la estructura interna de cada CLBs y cuya altura es de cuatro CLBs debidamente organizados en dos columnas que se extienden por toda la altura del chip. Cada modulo del bloque de memoria RAM de doble puerto se comporta como una RAM completa síncrona de 4096-bits.
Bloque Lógico Configurable CLB
Una celda lógica-LC, en la FPGA Spartan2, está formada por un generador de funciones LUT (LookUp Tables) de cuatro entradas, una lógica de acarreo COU (Carry Logic Output), y un elemento de almacenamiento flip-flop tipo D. Cada CLB está organizado en dos trozos o Slices similares; cada uno cuenta con dos celdas lógicas LCs.
Niveles de enrutamiento: Todas las conexiones internas en la FPGA están compuestas por segmentos de metal con puntos y matrices de conexión programables que se configuran para lograr el enrutamiento de señales deseado. Algunos de los niveles de enrutamiento son:
3
La FPGA es de gran ayuda para elaborar prototipos gracias a la flexibilidad en el diseño. Se aprendió sobre cada uno de los elementos que se componen la FPGA y su correcto funcionamiento.
REFERENCIAS [1] [2] [3]
http://ivangomez14.wikispaces.com/Puerta+L%C3%B3gica+NANDB. Smith, “An approach to graphs of linear forms (Unpublished work style),” unpublished. Fundamentos de sistemas Digitales – Thomas Floyd - 9ª Edicion Diseño digital Principios y practicas – John Wakerly – 3ª Edicion
