ArgoUML.Es una herramienta libre de modelado sencilla de utilizar, que incluye soporte para los diagramas
del estándar UML estándar UML y se puede utilizar tanto para realizar los diagramas de apoyo a la ingeniería de software como aplicar la Ingeniería inversa a proyectos ya terminados. ArgoUML fue concebido como un entorno y herramienta herramienta para utilizar en el análisis y diseño de sistemas de software orientados a objeto. objeto . En este sentido es similar a muchas de las herramientas CASE comerciales que son vendidas como herramientas para modelar sistemas software. ArgoUML tiene un número de distinciones muy importantes de muchas de esas herramientas. Al estar desarrollado en Java el programa no depende de ninguna plataforma por esa razón puede instalarse en múltiples sistemas operativos, operativos, teniendo como única condición previa la lamáquina virtual de Java instalada (JDK JDK)). Además tiene soporte para UML 1.4 y proporciona buenas herramientas para dibujar y manipular los diagramas. Como muchas otras herramientas para el análisis de sistemas informáticos de esta potencia, ArgoUML proporciona la generación del código, el cual puede ser utilizado en los siguientes lenguajes: Java Java,,C++ C++,, C Sharp (C#) y PHP PHP.. Como otro aspecto importante a tener en cuenta los proyectos de esta aplicación pueden exportarse a múltiples formatos gráficos mencionados con anterioridad.
Tres mejores funciones
Posee soporte para el lenguaje de generación de Código: Java, PHP, Python Python,, C++ y CSharp. Permite la realización de ingeniería inversa Los diagramas pueden ser exportados a los siguientes formatos PNG PNG,, GIF GIF,, JPG JPG,, SVG SVG,, EPS EPS..
ArgoUML es una aplicación de diagramado de UML escrita en Java y publicada bajo la Licencia
BSD. Dado que es una aplicación Java BSD. Java,, está disponible en cualquier plataforma soportada por Java. El Magazine de Desarrollo de Software entrega premios anuales a herramientas de desarrollo de software populares en varias categorías. En 2003 ArgoUML fue una de las finalistas en la categoría "Design and Analysis Tools". ArgoUML recibió un premio "runner-up"(revelación), derrotando a muchas herramientas comerciales. Sin embargo, desde la versión 0.20, 0 .20, ArgoUML está incompleto. No es conforme completamente a los estándares UML [1] y carece de soporte completo para algunos tipos de diagramas incluyendo lossDiagrama de secuencia y los de colaboración [2] lo [2]..
StarUML es una herramienta para el modelamiento de software basado en los estándares UML (Unified Modeling Language) y MDA (Model Driven Arquitecture), que en un principio era
un producto comercial y que hace cerca de un año paso de ser un proyecto comercial (anteriormente llamado plastic) a uno de licencia abierta GNU/GPL. El software heredó todas las características de la versión comercial y poco a poco ha ido mejorando sus características, entre las cuales se encuentran: * Soporte completo al diseño UML mediante el uso de.
– Diagrama de casos de uso – Diagrama de clase – Diagrama de secuencia – Diagrama de colaboración. – Diagrama de estados – Diagrama de actividad. – Diagrama de componentes – Diagrama de despliegue. – Diagrama de composición estructural (UML 2.0) * Definir elementos propios para los diagramas, que no necesariamente pertenezcan al estándar de UML, * La capacidad de generar código a partir de los diagramas y viceversa, actualmente funcionando para los lenguajes c++, c# y java. * Generar documentación en formatos Word, Excel y PowerPoint sobre los diagramas. * Patrones GoF (Gang of Four) , EJB (Enterprise JavaBeans) y personalizados. * Plantillas de proyectos. * Posibilidad de crear plugins para el programa. En definitiva esta es una de las mejores alternativas gratis que hay en Internet para el modelamiento de software y probablemente una gran ayuda a la hora de programar juegos.
3.1 Programación De Estructuras Básicas MEDIANTE Declaracionesconcurrentes
Como sí mencionó los antes, las Declaraciones concurrentes sí encuentran fue-ra de la DECLARACIÓN DE UN Proceso y Suelen usarse en las descripciones de flu jode Datos y estructural. Esto sí Dębe un Que es Una diciembrelaración concurreNuevo TestamentoeNo Importa El Orden En que sí Escriban Las señales, ya Que El Resultado párrafoSe ri a Función Determinada El Mismo.
En VHDL EXISTEN Tres Tipos de Declaraciones concurrentes:•DeclaracionES condicionales asi Gnad como un Una S e ñ a l ( c u a n d o - E l s e ) • D e c l a r a c i o n e s C o n c u r r e n t e s c o m o I G N a d a s u n a S e ñ a l e s C o n t a c t o • S e l e c c i ó n d e U n a S e n a l (con-selecto-wgallina) 3 . 1 . 1 D e c l a r a c i o n e s c o n d i c i o n a l e s S e ñ a l U n a ( w h e n ' e l s e )
a s i g n a d a s
u n a
La DECLARACIÓN when'else sí utilizaciôn párrafo Asignar Valores un Una Señal, determinaciónnando ASI La ejecución de Una Condición Propia del Diseño. Para e je mp li fi ca r, c o n s i d e r e m o s l a E n t i d a d m o s t r a d a e n l a f i g u r a 3 . 1 , C u y o fu nc io nam ie n a sí definen en la tabla de Verdad. un bcf00 0100 100100011110 0010 10110111 11 u ig rF a 3.1
Declaraciones al-else. La Entidad Se Puede Programar MEDIANTE Declaraciones condicionales
(Cuando-else), debido una cola Este Modelo permite Definir paso a paso el com-portamiento del Sistema, según rubro sí Muestra en el Listado 3.1. 1-ExampleBásicocombinacoi nal2 biblioteca
iee3; nosotros correo
ieee.std_olgci_1164. todos;
4 entidad
tabla eselpuerto(
5ab,c,: en
std_olgci;6f: o u t Obra
std_olgci);7 end
tabl8a; arqutiectura
EJEMPLO de
tabal
es
9 comenzar
10 EUR <= '1'
wh en
( a =' 0 ' un d
b='0' un n d
c='0' ) más
11 '1'
wh en
A (= '0 un n d
b= •
V
un n d
c =' 1 ' ) más
12 •
V
wh en
A (= '1 un n d
b= '1'
un n d
c='0' ) más
13'1' wh en
( a =' 1 ' un n d
b= '1'
un n d
c='1' ) más
14';0' 5 en d
EJEMPLO;
Nótese Que la Función de salida f (Línea 10) De pende directly de las Condiciones Que Presentan Las variables de DE ENTRADA, ademas y zócalo Que la e jecución deberían tramitar inicial De Una U Otra Condición no afecta la Lógica del Programa, el Resultado es El Mismo; es Decir, La Condición de entrada "111", visualizada en la tabla de Ve rdad, Florerias ejecutarse los antes Que la Condición "000" pecado Alterar el final de R esultado. La Ventaja de la Programación en VHDL en comparacion Con El Diseño Lógico Florerias intuirse considerando Que la Función de salida f MEDIANTE Ar- sujetador booleana sí repre con: f = abc + abecedario + abecedario + abecedario En El Diseño convencional sí utilizarían Inversores, Compuertas u obligatorio y Puert como Y; en VHDL La Solución es directa uti Lizan hacer la Función Lógica y. Como Ejemplo, observem os Que de la Línea 10 al 14 de unLas INSTRUCCIONES SE interpretarían de la siguiente Manera: 10 Asigna unel valor de 1 CUANDO un= 0 y b= 0 ye =0 si no 11Asigna un «£> 1 el valor de 1 CUANDO una =0 y b= i y c = 1 Si No 12Asigna un T libras J1 El Valor de 1 CUANDO una =1 y b- i ye - 0 si no 13Asigna un
«€»
El Valor de 1 CUANDO un= 0 y b= i ye =1 Si No 14 Asigna un U € »>
El Valor de 0. Operadores Lógicos Los Oper adores Lógicos Mas Utilizados En La descripcion de Funciones boolea- nas, Y ES definidos Los Diferentes Tipos de Datos de bits, hijo del los Operadores y, o, NAND, XOR, XNOR y no. Las Operaciones Que se efectúen en- tre Ellos (excepto no) Deben realizarse estafa D atos Que Tengan La Misma lon- gitud o Palabra de bits. En El Momento de Ser compilados los Operadores Lógicos Presentan el si- guiente Orden y Prioridad: 1) Expresiones Entre Paréntesis 2) Complementos 3) FUNCION Y 4) FUNCION O Las Operaciones XOR y XNOR hijo Transparentes al compilador y las in- terpreta MEDIANTE La Suma de Productos Correspondiente una Función Do. Como EJEMPLO del USO de Operadores Lógicos en VHDL, observemos la si- guiente comparacion:
