AOP amplificadores operacionales guia basica.pdf

1 El Amplificador Operacional de propósito general: Características y configuraciones

1.1 Introducción En este capítulo se estudia en primer lugar el amplificador diferencial, primera etapa (y más relevante desde una perspectiva funcional) de un amplificador operacional con el fin de comprender el funcionamiento del circuito integrado del amplificador operacional. Con el fin de familiarizarnos con las conFig.ciones diferenciales comenzamos realizando un análisis diferencial genérico. Posteriormente se analizan las desviaciones prácticas más importantes del componente y sus primeras aplicaciones. 1.2 Análisis de un circuito diferencial genérico Sea el circuito diferencial lineal de la Fig. 1. En él individualmente las entradas están referidas a tierra y posee alimentación bipolar, que se omite por sencillez. vi1

Circuito Lineal Diferencial

vi2

vo1

vo2

Fig. 1. Circuito lineal diferencial genérico.

Las salidas se obtienen como combinaciones lineales de las entradas según: vo1 = A11 ⋅ vi1 + A12 ⋅ vi 2 vo 2 = A21 ⋅ vi1 + A22 ⋅ vi 2

(1)

Se definen las siguientes magnitudes: Tensión diferencial de entrada: viD = vi1 − vi 2

JJGDR-UCA

1

Circuitos Analógicos Aplicados. Juan José González de la Rosa

Tensión de entrada en modo común: viCM =

vi1 + vi 2 2

Se obtiene a partir de ellas, sumándolas y restándolas: v iD v i1 v i 2  = − v iD 2 2 2   → v i1 = v iCM + v i1 v i 2  2 v iCM = +  2 2 

v i 2 = v iCM −

v iD 2

(2)

Llevando (2) a (1) y renombrando los coeficientes de las relaciones lineales se obtienen las salidas: v o1 = AD1 ⋅ v iD + ACM 1 ⋅ v iCM v o 2 = AD 2 ⋅ v iD + ACM 2 ⋅ v iCM

Antes de extraer consecuencias, se define la tensión diferencial de salida: v oD ≡ v o1 − v o 2 = AD ⋅ viD + ACM ⋅ viCM

(3)

En un buen amplificador diferencial se debe verificar la condición de que cualquier salida sólo debe depender de la diferencia de las entradas. Por ello, la ganancia diferencial debe superar con suficiencia a la ganancia de modo común. La salida sólo debe depender del término diferencial. Para cuantificar en qué medida se verifica esta condición se define el factor de rechazo al modo común: 1

CMRR ≡ 20 ⋅ log

AD ACM

Por ejemplo, un valor CMRR = 60 dB (muy conservador), significa que: CMRR ≡ 20 ⋅ log

AD = 60 dB → ACM

AD = 1000 ACM

Por otra parte, esta magnitud depende de la frecuencia y presenta una respuesta pasobaja. Se dice que el CMRR se degrada con la frecuencia. 1.3 El amplificador diferencial Este circuito constituye la etapa de entrada de numerosos circuitos electrónicos integrados analógicos y digitales; formando parte de amplificadores operacionales de propósito general, comparadores y circuitos integrados digitales de la familia ECL.

1

2

Common Mode Rejection Ratio

JJGDR-UCA

1 El Amplificador Operacional: Características y Configuraciones

1.3.1 Circuito básico El amplificador diferencial básico se muestra en la Fig. 2 y consta de una pareja de transistores (versión bipolar) acoplados por el emisor. Se observa simetría topológica, que conlleva simetría funcional que le dota de un comportamiento peculiar. Por ello se encuentra integrado y no realizado con componentes discretos. 1.3.1.1 Análisis del amplificador diferencial básico en CC Se analiza el circuito de la Fig. 2 considerando perfecta a la fuente de corriente (resistencia del modelo Norton infinita) y simetría total en componentes y transistores. Considerando los transistores en activa sus corrientes de colector vienen dadas por: IC = α F ⋅ I E

VBE  VBE   VT  = α F ⋅ I ES  e − 1 ≅ α F ⋅ I ES ⋅ e VT    

Vcc

Vcc

RC1

RC2 vo1 vo2

vi1

Q1

Q2

IEE

vi2

RE -VEE

Fig. 2. Amplificador diferencial bipolar básico. La fuente de corriente se representa por su modelo equivalente de Norton.

Relación entre las corrientes de colector: VBE1 VT

I C1 e = V =e BE 2 IC2 VT e

VBE1 −VBE 2 VT

=e

ViD VT

(4)

Suma de corrientes: I C1 + I C 2 = α F ⋅ I E1 + α F ⋅ I E 2 = α F ⋅ I EE

(5)

Combinando las ecuaciones 4 y 5 se obtienen las corrientes de colector del par diferencial bipolar con fuente de corriente, en función de la tensión diferencial de

JJGDR-UCA

3


entrada que, como veremos, se encarga de desplazar la conductividad de este par de transistores con alta sensibilidad. Resultan: α F I EE

I C1 =

1+ e

V − iD VT

α F I EE

IC2 =

1+ e

ViD VT

Con el fin de mostrar el desplazamiento del par diferencial, se utilizan ecuaciones en las que las corrientes de colector están normalizadas a la corriente de referencia y las tensiones diferenciales normalizadas a la tensión térmica; también se tiene en cuenta que αF generalmente es próximo a la unidad: I C1 ≅ I EE

1 1+ e

V − iD VT

IC2 ≅ I EE

1 1+ e

ViD VT

(6)

Considerando el voltaje térmico VT = 26 mV a temperatura ambiente, se obtienen las gráficas de la Fig. 3. En ellas se aprecian los desplazamientos del par, y la estrecha franja de región lineal, que demuestra que esta región operativa es muy poco probable.

Fig. 3. Desplazamiento de la conductividad del par diferencial de la Fig. 1. Obsérvese la estrecha franja de comportamiento lineal en torno al origen.

La Fig. 3 muestra el comportamiento extremo del par diferencial cuando opera en lazo abierto (sin realimentación, como en la Fig. 1). En general, la situación de saturación se describe para las tensiones de salida. Se demuestra, que las dos salidas vienen dadas por las siguientes expresiones:

4

JJGDR-UCA


Vo1 = Vcc −

α F ⋅ I EE ⋅ Rc 1+ e

Vo 2 = Vcc −

V − iD VT

α F ⋅ I EE ⋅ Rc 1+ e

ViD VT

(7)

La tensión de salida diferencial es:

VoD

    α ⋅I ⋅R α F ⋅ I EE ⋅ Rc    − Vcc − F EEV c ≡ Vo1 − Vo 2 = Vcc − ViD iD −    1 + e VT 1 + e VT       1 1  = = −α F ⋅ I EE ⋅ Rc ⋅  − V ViD − iD   VT VT  1+ e  1+ e

  =  

(8)

 V  = α F ⋅ I EE ⋅ Rc ⋅ tanh − iD   2 ⋅ VT 

Esta expresión establece una relación no lineal entre la entrada y la salida diferencial del circuito. Al linealizar (aproximación lineal de primer orden) resulta: VoD ≡ Vo1 − Vo 2 ≈ −

α F ⋅ I EE ⋅ Rc ⋅ ViD 2 ⋅ VT

(9)

Generalmente se admite como válida la aproximación lineal en un margen de radio 2VT=52 mV en torno al origen. Para diferencias mayores entre las dos entradas el comportamiento ya no se considera lineal. Se demuestra que la región lineal puede incrementarse intercalando dos resistencias idénticas en serie con los emisores de los transistores. 1.3.1.2 Análisis del amplificador diferencial básico en CA Se considera el circuito de pequeña señal de la Fig. 4, que proviene de aplicar las consideraciones de CA al circuito de la Fig. 2. El circuito es simétrico. Se consideran las siguientes situaciones: Entrada diferencial pura: Las entradas son: vi1 =

viD 2

vi 2 = −

viD 2

Esto permite separar el circuito en dos mitades iguales, ya que por RE no circula corriente (las corrientes son iguales y opuestas). Resulta el circuito modelado para pequeña señal expuesto en la Fig. 5.

JJGDR-UCA

5


RC

RC

rbb’

rbb

vo1 vo2

vi1

’

gmvb’e1 gmvb’e2

rb’e

i1

vi2

rb’e

i2 RE

Fig. 4. Modelo de pequeña señal del amplificador diferencial bipolar básico de la Fig. 1.

rbb’ voD/2

viD/2 ib rb’e

gmvb’e

RC

Fig. 5. Mitad simétrica del modelo de pequeña señal del amplificador diferencial bipolar básico de la Fig. 4 en modo diferencial puro.

La ganancia del circuito de la Fig. 5 es un cociente de magnitudes diferenciales y resulta: voD voD 2 = − β ⋅ Rc = − β ⋅ Rc = − g ⋅ R AD ≡ = m c viD viD rbb' + rb 'e 0 + rb 'e 2

Como consecuencia, ya que la ganancia diferencial depende de la transconductancia del transistor, como ésta depende de la corriente de colector en reposo y, a su vez, ésta depende de la corriente de la fuente. Es la corriente de la fuente de polarización inferior del par diferencial, la que determina la ganancia diferencial del circuito. La situación descrita ilustra el control de ganancia de pequeña señal mediante una magnitud de CC. AD = − g m ⋅ R c =

IC ⋅ Rc VT

Se calculan a continuación otros parámetros. La resistencia de entrada diferencial es: RiD ≡

v iD β V = 2 ⋅ rb 'e = 2 ⋅ rπ = 2 ⋅ 0 = 2 ⋅ β 0 ⋅ T ib gm IC { rπ

6

JJGDR-UCA


Esto supone que para lograr una resistencia de entrada diferencial elevada, se requieren corrientes de polarización más bien pequeñas, lo cual perjudica a la ganancia diferencial y, en consecuencia, al factor de rechazo al modo común. Entrada en modo común pura: Las entradas son: vi1 = vi 2 = vCM

→ viD = 0

Por simetría las corrientes son iguales y resulta el circuito de la Fig. 6. rbb’ voCM

vCM ib rb’e

gmvb’e

RC

2RE Fig. 6. Mitad simétrica del modelo de pequeña señal del amplificador diferencial bipolar básico de la Fig. 4 en modo común puro.

Para obtener la ganancia de modo común: ACM ≡

voCM = vCM

− g m ⋅ Rc  1 1 + 1 + β 0 

  ⋅ 2 ⋅ g m ⋅ RE  

Esta expresión demuestra que un aumento de la resistencia de emisor conlleva una disminución de la ganancia en modo común. Esto supone que conviene emplear fuentes de corriente casi ideales, es decir, con resistencias de salida altas. Por otra parte, si la transconductancia debe ser alta, como gm=Ic/VT, se exige que la corriente de polarización sea lo más alta posible lo cual, normalmente no es deseable. También podemos definir la resistencia de entrada en modo común: RiCM ≡

vCM ≅ rb 'e ib

  1 ⋅ 1 + 1 +   β 0

   ⋅ 2 ⋅ g m ⋅ RE    

Con todo, el factor de rechazo al modo común resulta: CMRR dB ≡

AD ACM

dB

 1 = 1 + 1 +  β0

  ⋅ 2 ⋅ g m ⋅ RE  

≈ 2 ⋅ g m ⋅ RE

dB

dB

Por ejemplo, para Ic = 1 mA, RE = 13 kΩ resulta unos 60 dB a temperatura ambiente.

JJGDR-UCA

7


1.4 El amplificador operacional de propósito general El amplificador operacional (AO a partir de ahora) es un circuito electrónico integrado que se comporta como amplificador diferencial de gran ganancia en lazo abierto. Su arquitectura se fundamenta en bloques de la Electrónica Integrada, de los que hemos estudiado con detalle el amplificador diferencial; y se clasifican en diversos grupos atendiendo a criterios que estudiaremos a continuación. 1.4.1 Clasificación de los amplificadores operacionales En los siguientes esquemas aparecen los símbolos y criterios de clasificación más frecuentes de los amplificadores operacionales. - Número de entradas y de salidas: Quedan clasificados en la Fig. 7, donde hemos supuesto que las magnitudes son tensiones y ganancias de tensión pero pueden ser corrientes y ganancias de corriente también

+ Vi

Av

Av

Vi

Vo

-

Vo=Av Vi (a)

Vo Vo=Av⋅Vi

(b)

+ Av

Vi

-

Vo Vo=Av⋅Vi

(c) Fig. 7. a) AO con una entrada y una salida (entrada simplesalida simple). b) Entrada diferencial-salida simple. c) Entrada diferencial-salida diferencial.

- Tipo de señal de entrada y tipo de señal de salida. Quedan clasificados en la Fig. 8 y son: OVA: Amplificador operacional de tensión. OTA: Amplificador operacional de transconductancia. OFA: Amplificador operacional de transimpedancia. OCA: Amplificador operacional de corriente. Existen otras clasificaciones atendiendo a su finalidad (de instrumentación, comercial, militar, etc.) y al tipo de transistor empleado en su fabricación (BJT, JFET, NMOS, CMOS, BI-CMOS, etc.). El AO más extendido es el OVA (tratados en este tema casi monográficamente) de entrada diferencial y salida única, si bien en los últimos años está aumentando la

8

JJGDR-UCA


utilización de los OTA y la salida diferencial, buscando con unas corrientes de polarización cada vez más pequeñas. V1

+

V1

Av

Vi V2

Vo

-

Ii

Io

Gm

Vi V2

Vo=Av(V1- V2)=AvVi (a)

+ -

Io= Gm (V1- V2)= Gm Vi (b)

Rm

Vo

Ii

Vo=Rm Ii

Ai

Io

Io= Ai Ii (d)

(c) Fig. 8. a) OVA. b) OTA. c) OFA. d) OCA.

1.4.2 Arquitectura Las arquitecturas o diagramas de bloques típicos de un OVA (AO a partir de ahora) de una y dos etapas se muestra en la Fig. 9. La primera etapa es diferencial, y su misión consiste en proporcionar una primera ganancia y convertir la entrada diferencial a única. La segunda etapa es la de ganancia, que proporciona una ganancia adicional. La tercera etapa fija la tensión de continua de la salida a unos niveles apropiados para su utilización. La cuarta etapa proporciona baja impedancia de salida; la alta impedancia de entrada del AO proporciona junto con esta característica el aislamiento o efecto de carga despreciable de este circuito integrado. La Fig. 10 muestra el diagrama esquemático de un circuito integrado AO de propósito general.

+ Vi

Amplificador Diferencial

-

Desplazador de Nivel o “Level Shifter”

Etapa de Salida

Vo

(a)

+ Vi

Amplificador Diferencial

Etapa de Ganancia

Desplazador De Nivel o “Level Shifter”

-

Etapa de Salida:

Vo Seguidor de Emisor

(b) Fig. 9. Arquitecturas de OVAs: a) De 1 etapa. b) De 2 etapas.

JJGDR-UCA

9


Fig. 10. Diagrama esquemático de un AO de propósito general modelo LM741. Por etapas: amplificador diferencial, etapa de ganancia de CC-CC, desplazadota de nivel y etapa de salida.

En la práctica, para trabajar con circuitos electrónicos basados en el amplificador operacional se emplean modelos equivalentes de cuadripolos. 1.5 El amplificador operacional ideal y la realimentación negativa Se plantea el primer modelo con el fin de estudiar las primeras configuraciones. 1.5.1 Características del AO ideal y planteamiento del modelo equivalente En primer lugar vemos las características del AO ideal. Un AO es ideal si verifica las siguientes características: a) Presenta un CMRR → ∞. b) Resistencia de entrada infinita. Así, no fluye corriente por ningún terminal de entrada. c) Resistencia de salida nula. La salida del AO sería una fuente de tensión ideal. d) Ganancia de tensión (ganancia diferencial) en circuito abierto infinita: Av → ∞. Esta condición supone que la salida diverge Vo = Av⋅Vid → ∞, a menos que la entrada sea nula Vid → 0, en lazo cerrado. A esta circunstancia se le denomina cortocircuito virtual. Esto supone que los terminales inversor y no inversor están “virtualmente” al mismo potencial. Cuanto mayor es la ganancia diferencial mejor es el cortocircuito virtual. El cortocircuito virtual es por tanto necesario para obtener una salida controlada en lazo cerrado. Veremos que esto se consigue con la realimentación negativa. e) El ancho de banda es infinito. En la práctica presentan una respuesta paso-baja.

10

JJGDR-UCA


Presentado de esta forma ideal, y teniendo en cuenta las dos alimentaciones que limitan el rango de tensiones de salida, la característica ideal de AO queda representada en la Fig. 11. Vo +Vsat Vo =Av⋅(V+-V-) ∞ 0

Vid=V+-V-

-Vsat Fig. 11. Característica de transferencia (relación entrada-salida) de un AO ideal en lazo abierto.

En esta Fig. se aprecia que cuando la tensión diferencial se desplaza un infinitésimo del origen el componente se satura (la salida no puede superar la alimentación menos cierta cantidad disipada); la tensión de salida evoluciona de forma instantánea hacia uno de los dos “raíles” del circuito: ±Vsat. Desde un enfoque analítico la función característica de transferencia en lazo abierto queda como sigue:

(

Vo = Av ⋅ V + − V −

)

∞ + Vsat , si V + > V − , Vd > 0  = Av ⋅ Vd = − ∞ − V sat , si V + < V − , Vd < 0 in det er min ado si V = 0 d 

Av → ∞

Tal y como se ha definido el componente, en lazo abierto, su funcionamiento es inútil, pues si aplicamos una diferencia de entradas por pequeña que sea, se satura. De ahí que para tener una salida controlada se deba insertar el componente en un circuito externo. Esto nos llevará al concepto de realimentación negativa 1.5.2 Modelo del AO ideal El circuito equivalente se representa en la Fig. 12. En ella se consideran los casos de resistencias de entrada y de salida, ideales (a) y no ideales (b).

JJGDR-UCA

11


+

+ + AV - v id

Vid -

Vo -

(a)

Ro +

+ Vid

Ri

-

+ AV - v id

Vo -

(b) Fig. 12. Modelos equivalentes del amplificador operacional de tensión: a) Con resistencia de entrada infinita y de salida nula. b) Con resistencias de entrada y de salida finitas, y eligiendo un punto de referencia.

Estos modelos se utilizan con el fin de analizar los circuitos electrónicos basados en el AO. Comenzamos con los circuitos que tienen por objeto la obtención de una salida controlada, es decir, que incorporan realimentación negativa. 1.5.3 Concepto de realimentación negativa El concepto de realimentación negativa se introduce por ejemplo con una configuración inversora, como la de la Fig. 13, que usa un AO ideal. La realimentación consiste en introducir una muestra de la salida en el circuito de entrada; en nuestro caso se realiza mediante el terminal inversor. Veamos el mecanismo de estabilización de la salida. La dinámica de la realimentación negativa tiene por objeto estabilizar la salida de forma que en el estado estacionario, la salida tome un valor controlado, es decir, responda a unas expectativas de diseño. En el régimen transitorio la tensión diferencial no es nula. Vamos a suponer que V- > V+, entonces Vo → -∞. Pero al aplicar esta tensión muy negativa al terminal inversor, hacemos que esta tensión decrezca hasta que no se dé la desigualdad V- > V+. Análogamente si V+ > V-, entonces Vo → +∞ y ello conduce a que V- crezca. Por tanto, la situación de equilibrio consiste en la igualdad de tensiones: V- = V+.

12

JJGDR-UCA


R2 R1

0

Vi

+Vcc

Ii

=

Vo

+

-Vcc

Fig. 13. AO en configuración inversora. A menudo se nota como RF con el fin de mostrar que es de realimentación (Feedback).

A esta circunstancia se le denomina cortocircuito virtual (conocido también como el Principio de tierra virtual). Recordemos que está presente siempre que la ganancia en circuito abierto del AO sea muy elevada. Hemos demostrado que la realimentación negativa fuerza el cortocircuito virtual. Obsérvese que la realimentación negativa es un mecanismo que tiende a compensar aumentos en la entrada que puedan provocar saturaciones en el componente. Por el contrario, la realimentación positiva (a través del terminal no inversor del circuito integrado) tiende a acelerar el proceso de entrada en saturación, como veremos en el capítulo de comparadores basados en el amplificador operacional. 1.6 Configuraciones básicas. Primeros análisis en CC y CA En este apartado se analizan los primeros circuitos electrónicos basados en el AO, considerando el componente ideal a todos los efectos. 1.6.1 Configuración inversora El circuito de la Fig. 14 se analiza con facilidad planteando las condiciones de idealidad: • •

Ganancia en lazo abierto infinita: cortocircuito virtual. Resistencia de entrada infinita: no existe corriente hacia el interior del operacional, por ninguno de sus nudos de entrada.

Empezamos en CC donde distinguimos las magnitudes en mayúsculas. Aplicando las condiciones anteriores queda pues la expresión: Vi − 0 0 − Vo = R1 R2

→

Vo − R 2 = Vi R1

Esta expresión demuestra que es una configuración inversora, por lo que la salida y la entrada desfasan en 180º. Obsérvese que la ganancia no es función de los parámetros del AO y sólo depende del cociente de resistencias. La Fig. 13 muestra la característica estática del circuito para los valores concretos R1 =10 kΩ y R2 ={20 kΩ, 50 kΩ, 100 kΩ}. En ella se observa que cuanto mayor es el

JJGDR-UCA

13


valor absoluto de la ganancia menor es la zona de funcionamiento lineal. En efecto, al aumentar el valor de la resistencia de realimentación la corriente de realimentación disminuye y se pierden posibilidades de estabilizar la salida. La resistencia de entrada del circuito (respecto de esa entrada) se evalúa realizando el cociente entre la tensión de entrada y la corriente que fluye por ese terminal: Ri ≡

Vi Vi − 0 = = R1 Ii Ii

Fig. 14. Conjunto de características estáticas de la configuración inversora, para distintos valores de resistencias.

En CA (señales variables en el tiempo) el análisis es análogo y queda por interpretar la gráficas en el dominio del tiempo en régimen permanente. Para ello vamos a considerar el ejemplo concreto con valores de resistencias: R1 =10 kΩ y R2 =20 kΩ; esto es, una ganancia teórica de – 2. Introduciendo una señal de entrada sinusoidal, se valor medio 1 y 2 Vpp y 1 kHz de frecuencia; el diagrama de señales en régimen permanente viene representado en la Fig. 15. En ella se aprecia la amplificación y la inversión de signo. Si la entrada no tiene acoplado ningún valor de CC, se observa la compensación interna de offset de AO, ya que existe simetría en torno al punto central. La situación se refleja en la Fig. 16.

14

JJGDR-UCA


Fig. 15. Respuesta a una señal sinusoidal de la configuración inversora. Las características de la entrada son: 2 Vpp, Vm=1, f=1 kHz. La entrada es la señal superior.

Fig. 16. Respuesta a una señal senoidal sin valor medio de la configuración inversora. Las características de la entrada son: 2 Vpp, Vm=0, f=1 kHz.

1.6.2 Configuración no inversora Su esquema del circuito se muestra en la Fig. 17. El análisis del circuito se realiza bajo las mismas hipótesis de idealidad del componente. Consideramos cortocircuito virtual y queda: 0 − Vi Vi − Vo = R1 R2

→

Vo R = 1+ 2 Vi R1

La ganancia no es inversora y de nuevo se observa que no depende de los parámetros del AO, sólo de los componentes del circuito (las resistencias en este caso).

JJGDR-UCA

15


R2 R1

-

+Vcc

= Vi

+

Vo -Vcc

Fig. 17. Configuración no inversora.

1.6.3 Sumadores ideales 1.6.3.1 Sumador inversor Su esquema se muestra en la Fig. 18. Aplicando los mismos principios se analiza el circuito: I 1 + I 2 + I 3 + ... + I N = I F

↔

V − 0 0 − Vo V1 − 0 V2 − 0 V3 − 0 + + + ... + N = R1 R2 R3 RN RF

RF IF R1

0

V1

I1

+Vc c

=

R2

Vo

+

V2

-Vcc

I2 R3 V3 I3

…

… RN VN IN Fig. 18. Circuito sumador inversor basado en AO ideal.

16

JJGDR-UCA


De aquí se sigue que: V V V  V Vo = − R F ⋅  1 + 2 + 3 + ... + N  = − R F ⋅ RN   R1 R2 R3

N

Vi

∑R i =1

i

Donde, la salida es la suma de cada una de las entradas ponderadas en RF/Ri. Si todas las resistencias son iguales: Vo = −

RF ⋅ R

N

∑V

i

i =1

Con lo que se demuestra la función suma invertida. 1.6.3.2 Sumador no inversor Su esquema se muestra en la Fig. 19.

RF R

-

+Vcc

=

R1 V1

I+=0

I1

+

Vo -Vcc

R2 V2 I2 R3 V3 I3

…

… RN VN IN Fig. 19. Sumador no inversor basado en AO ideal.

Planteamiento de ecuaciones: 0 = I+ =

JJGDR-UCA

V −V + V1 − V + V2 − V + V3 − V + + + + ... + N R1 R2 R3 RN

17


V+ =V− V − = Vo ⋅

R R + RF

R R + RF

V3 − V o ⋅

Combinándolas, se obtiene: V1 − Vo ⋅ 0=

R R + RF

R1

V 2 − Vo ⋅ +

R2

+

R R + RF

R3

V N − Vo ⋅ + ... +

R R + RF

RN

Desarrollando: 0=

Vo ⋅ R Vo ⋅ R V Vo ⋅ R V1 V − + 2 − + 3 − + ... R1 R1 ⋅ (R + R F ) R2 R2 ⋅ (R + R F ) R3 R3 ⋅ (R + R F ) +

VN Vo ⋅ R − R N R N ⋅ (R + R F )

Se define ahora la resistencia en paralelo: Vo ⋅ R R + RF

 1 1 1 1  = ⋅  + + + ... + R 2 R3 R N  1 1R4 444 4244444 3

N

Vi

∑R i =1

i

1 / R'

De donde, finalmente: Vo =

N Vi R + RF ⋅ R '⋅ R R i =1 i

∑

donde : R' ≡ R1 // R2 // R3 // ... // R N

1.6.3.3 Seguidor de tensión o seguidor de fuente El circuito se muestra en la Fig. 20. También recibe el nombre de amplificador de ganancia unitaria o amplificador de aislamiento. De la Fig. 20 (a), la señal o tensión de entrada se aplica directamente a la entrada no inversora del AO. Al existir cortocircuito virtual, las tensiones en los terminales inversor y no inversor coinciden, por lo que: Vi = V + = V − = V o → Vi = Vo

Obsérvese que la tensión de salida coincide con la de entrada en magnitud y signo. La ganancia de tensión es la unidad y “la salida sigue a la entrada”.

18

JJGDR-UCA


i ≅0

≅0

+Vcc

-

-

vo

vd ≅ 0

Io

+ Vi=5 V

-Vcc

IVo

Vd ≅ 0

+

i+ ≅ 0 vi

+Vcc

RL= 10 kΩ Ω

IL -Vcc

(b)

(a)

Fig. 20. (a) Seguidor de tensión o amplificador de aislamiento (buffer). (b) Configuración para análisis de corrientes en CC.

La Fig. 20 (b) permite realizar un análisis en CC. Se basa en la suma de corrientes en el nudo de salida. Aunque en la práctica son aproximadamente iguales la siguiente expresión demuestra la igualdad entre la corriente de salida del AO y la que circula por la resistencia de carga del AO. Io = { I − + IL ≅ IL = ≅0

Vo V 5V = i = = 0,5 mA R L R L 10 kΩ

Como veremos en el apartado de límites prácticos del AO, la corriente de salida y la de entrada no pueden tomar un valor arbitrariamente alto si deteriorar el funcionamiento del dispositivo. El seguidor de tensión se emplea con el fin de disminuir los efectos de carga entre etapas. En efecto, al ser su resistencia de entrada muy alta, demanda muy poca corriente de una fuente que a él se conecte. El efecto puede comprobarse al comparar el seguidor de tensión con configuraciones que posean una resistencia de entrada finita., cuando se les conectan fuentes de resistencia de salida elevadas. Considérese así el circuito de la Fig. 21. Comprobaremos que la entrada del circuito inversor (Vi) no coincide con la señal de excitación (Vs), que es la que debe ser amplificada y no una fracción de ella. Para ello se planean ora vez las corrientes. Ii =

JJGDR-UCA

V s − Vi Vi − 0 0 − Vo = = Rs R1 R2

↔

 1  R1 Vs 1   → Vi =  = Vi  +  R +R Rs R R s  s  1  1

 V s  

19


R2=10 kΩ Ω Ω Rs=100 kΩ Ω Vi R1=10 kΩ Vs= 1V

Ii

0

-

+Vcc Vo

=

+

RL= 10 kΩ Ω

-Vcc

Fig. 21. amplificador inversor conectado a fuente de resistencia de salida elevada.

De la relación anterior se deduce que cuando la resistencia de la fuente tiende a cero, la tensión de entrada al circuito es prácticamente la de la fuente de señal.  R1  V s = V s lim (Vi ) =   R1 + 0 

Rs → 0

En el caso que nos ocupa se obtiene:  R1 Vi =   R1 + Rs

   10 kΩ 10  × Vs =   10 kΩ + 100 kΩ  × 1 V = 110 × 1 V ≅ 0,0909 V    

Se comete un error de casi el 90%. En efecto, en la entrada deberíamos tener 1 V y tenemos aproximadamente 0,1 V (el 10%). 1.6.3.4 Integradores Comportamiento en el dominio del tiempo: La aplicación (función) lineal de integración se lleva a cabo mediante circuitos que incorporan un condensador en el lazo de realimentación. El primer circuito se muestra en la Fig. 22. C=10 nF

ic(t)

vi(t)

R=100 kΩ Ω i- ≅ 0 ii(t)

vd ≅ 0

-

+ vc(t) 12 V

741

+

vo(t) -12 V

Fig. 22. Integrador básico basado en AO741.

20

JJGDR-UCA


En primer lugar vamos a comprobar que realiza la función de integrar la señal de entrada. Para ello supondremos todo lo referente a la idealidad del componente. Si Q es la carga almacenada en C, podemos plantear directamente la tensión de salida del circuito: dQ d [vc (t )] =C dt dt   t vi (t ) d [vo (t )] 1  ii (t ) = → vo (t ) = vo (t0 ) − vi (t ) ⋅ dt  → vi (t ) = − RC R dt RC  t0 vc (t ) = −vo (t )   

ii (t ) = ic (t ) =

∫

En esta última expresión se han considerado las condiciones iniciales de integración. Antes de pasar al análisis práctico del circuito veamos en teoría cómo se comporta ente determinadas entradas. Por ejemplo, ante el escalón de tensión de la Fig. 23 (a). vo(t)

vi(t)

V

V= 1 V

0

t t0

t0

0

t1=3

t (ms)

vo(t1)

(a)

(b)

Fig. 23. Respuesta de un integrador ideal (a) a un escalón de tensión (a).

Se parte de condiciones iniciales nulas y se obtiene: 1 vo (t ) = vo (t0 ) − RC

t

∫ t0

t

1 V vi (t ) ⋅ dt = 0 − V ⋅ dt = − (t − t0 ) RC RC

∫

t0

Considerando los valores numéricos de la Fig. 23(b) y suponiendo que se parte del origen con condiciones iniciales nulas, se plantea el caso R=100 kΩ y C=10 nF. Al cabo de 3 ms, la salida es: τ = RC = 105 × 10−8 = 1 ms

JJGDR-UCA

vo (t = 3 ms ) = 0 −

1 1

t = 3 ms

∫1 ⋅ dt = − 1 ms (3 ms − 0) = −3 V 1

t0 =0

21


Este valor de salida está lejos de la tensión de saturación negativa (aproximadamente -12 V). Si se espera más tiempo se termina por alcanzar la saturación. El caso práctico que se plantea con PSPICE en condiciones estacionarias en el domino del tiempo consiste en suponer una señal cuadrada con T=10 ms, 1 Vpp y valor medio nulo. Suponiendo el condensador inicialmente descargado, la respuesta periódica en el dominio del tiempo viene representada en la Fig. 24.

Fig. 24. Entrada y salida del integrador básico basado en el AO741. Se supone por ejemplo que la señal empieza en nivel bajo. Obsérvese que la integración no finaliza en el cero por efecto de la tensión de offset de entrada del AO.

La constante de tiempo del integrador es: τ = RC = 10 5 × 10 −8 s = 1 ms

Se consideran unidades de ms. Para obtener la señal se analizan las dos situaciones: vi=-0,5 V en el intervalo 0-5 ms.v o (t ) = v o (t 0 ) −

1 RC

t

∫ t0

v i (t ) ⋅ dt = 0 −

1 1

t

∫ (− 0,5)⋅ dt = 0

0,5 t = 0,5t 1

Cuando t=5 ms: v o (t = 5 ms ) = 2,5 V , como se aprecia en la Fig. 24. Este es el valor inicial para el siguiente intervalo. vi=0,5 V en el intervalo 5-10 ms.v o (t ) = v o (5) −

t

1 0,5 (t − 5) = 2,5 − 0,5(t − 5) 0,5 ⋅ dt = 2,5 − 1 1

∫ 5

Esta rampa decreciente finaliza en el instante t=10 ms. En él: v o (10) = 2,5 − 0,5(10 − 5) = 0 V

22

JJGDR-UCA


Esto ratifica la evolución de la señal en el dominio del tiempo. A su vez, este valor constituye la situación inicial para el segundo periodo, y todo vuelve a repetirse. En la gráfica se observa que no se llega exactamente a cero pero se atribuye a la tensión de offset de entrada del AO. Una resistencia en paralelo con el condensador de realimentación reduce el efecto de la tensión de offset de entrada. Por ahora hay que conocer esta circunstancia a nivel cualitativo. La nueva situación se muestra en la Fig. 25.

Fig. 25. Integrador con resistencia de realimentación de 10 MΩ. Se reduce el efecto de la tensión de offset de entrada del AO.

Utilizando el modelo de AO ideal se obtiene la gráfica de la Fig. 25 sin necesidad de conectar la resistencia de realimentación. Respuesta en frecuencia del integrador: Se toma como circuito prototipo el integrador básico anterior. Empezaremos con un AO ideal a todos los efectos salvo la ganancia diferencial en lazo abierto que será en primer lugar muy elevada, Ad0=106. Se obtiene la respuesta de la Fig. 26, el diagrama de Bode de ganancias. Es este un diagrama semilogarítmico, que representa los decibelios de la ganancia frente al logaritmo en base 10 de la frecuencia:  V  20 log o   Vi = 1 

vs.

log( f )

En la Fig. 26 se observa el punto de corte con el eje horizontal, que se calcula partiendo de la constante de tiempo del integrador (1 ms). La pulsación característica se define como la inversa de la constante de tiempo, y así también se define la frecuencia característica: wc =

1 1 w 1000 = = 1000 rad / s = 1 krad / s → f c = c = ≅ 159,15 Hz τ 10− 3 s 2π 2π

Recordemos que este es un diagrama de Bode de ganancias porque la entrada posee 1 V de amplitud.

JJGDR-UCA

23


Fig. 26. Respuesta en frecuencia de un integrador básico (sin resistencia en paralelo con el condensador), basado en un AO con ganancia diferencial muy elevada.

Si se utiliza un modelo de AO “menos ideal”, ahora con una ganancia de 1000, aparecerá una zona plana en la respuesta en frecuencia. La situación se aprecia en la Fig. 27. En la Fig. se aprecia la frecuencia de corte, que depende del condensador de compensación del AO. Este concepto no nos debe preocupar por el momento.

Fig. 27. Respuesta en frecuencia de un integrador básico (sin resistencia en paralelo con el condensador), basado en un AO con ganancia diferencial en lazo abierto de 1000 (60 dB).

En la Fig. 27 se aprecia la situación para calcular la frecuencia superior de corte (3 dB por debajo de la ganancia en la zona plana, 60-3= 57 dB). El cursor indica unos 158,6 mHz. Veamos qué resulta de aplicar la expresión experimental para su cálculo. Seguimos en un circuito integrador básico con R=100 kΩ y C=10 nF. wH =

1 Ad 0 ⋅ τ

=

1 10 × 10 3

−3

s

= 1 rad / s = 1000 mrad / s → f H =

w L 1000 = ≅ 159,16 mHz 2π 2π

La ganancia diferencial del AO en lazo abierto es Ad0=1000, y recordemos que es la causante de la zona plana con frecuencia de corte tan pequeña.

24

JJGDR-UCA


A continuación vamos a comprobar que la resistencia en paralelo con el condensador, cuya misión era suprimir el efecto de la tensión de offset de entrada, provoca un aumento de la zona plana del integrador. La situación se muestra en la Fig. 28. En ella se aprecia que cuanto mayor es la resistencia de realimentación más próximo es el comportamiento al del integrador básico. Además el cociente R2/R1 constituye la ganancia en la zona plana o banda de transmisión del integrador. Es precisamente esta característica la que a menudo da nombre al circuito de “integrador con banda de transmisión”. A continuación se obtiene analíticamente la característica de transferencia del integrador en régimen sinusoidal permanente. Para ello consideraremos el circuito de la Fig. 29. Se consideran los fasores y la variable “s” del dominio de Laplace es s=jw. En estas condiciones la función de transferencia se denomina transmitancia isócrona.

Fig. 28. Respuesta en frecuencia de un integrador con banda de transmisión (con resistencia en paralelo con el condensador), basado en un AO con ganancia diferencial en lazo abierto 1000 (60 dB). Se indican los tres valores de la resistencia de realimentación.

Ω Z2 R2=10 MΩ C=10 nF

vi(t)

R1= 100 kΩ Ω ii(t)

i- ≅ 0

-

+Vcc

vd ≅ 0

vo(t)

+ -Vcc Fig. 29. Integrador con banda de transmisión.

Suponemos todas las idealidades del AO y se obtiene (igualando las corrientes que circulan por las dos impedancias):

JJGDR-UCA

25


Vi − 0 0 − V o V −0 = ↔ i = Z1 Z2 R1

−  R 2  −  R 2  −  R 2  0 − Vo Vo  R1   R1   R1  → = = = R2 w f Vi 1 + jwR 2 C 1+ j 1+ j wc fc 1 + jwR 2 C

En esta ecuación se observa la frecuencia característica o frecuencia superior de corte del circuito. Para trazar los diagramas de Bode se toman logaritmos de los módulos de las magnitudes complejas y se multiplica por “20”: Vo Vi

dB

V = 20 log o V  i

      = 20 log − R 2  − 20 log 1 + j f   R    f c  1    

Desarrollando (llamamos W a la magnitud):   R  R f  W dB = 20 log − 2  − 20 log 1 + j = 20 log 2  R    fc  1   R1  

 f2  − 20 log 1 + f c2 

El tratamiento de esta expresión se realiza asintóticamente, tomando como referencia la frecuencia característica:  10 7    = 40 dB  = 20 log  10 5      f   f  R  f >> f c : W ≈ 20 log 2  − 20 log  = 40 − 20 log  dB R f  1  c  fc 

R f << f c : W ≈ 20 log 2  R1

Se aprecian los 40 dB de la zona plana y la pendiente de -20 dB/dec ó -6 db/oct. Si el integrador no posee resistencia en paralelo y el AO es ideal (con ganancia diferencial infinita) con el condensador el análisis es más simple aún: Vi − 0 0 − V o V − 0 0 − Vo V −1 −1 −1 = ↔ i = → W ( jw) ≡ o = = = 1 w f Z1 Z2 R1 Vi jwR1C j j jwC wc fc

En este caso la representación semilogarítmica es una recta en cualquier rango de frecuencias:  f  W dB = −20 log  dB = −20 log( f ) + 20 log( f c ) dB  fc 

En el dominio de Laplace (s=jw) las expresiones anteriores resultan: −  R 2  R1  −k Integrador con banda de transmisión: W (s ) =  = 1 + sR 2 C 1 + τs

Integrador básico: W (s ) =

26

con τ ≡ R 2 C y k ≡ −

R2 R1

−1 −1 = con τ ≡ R1C sR1C sτ

JJGDR-UCA


El integrador con banda de transmisión tiene un polo en s=-1/τ, y no tiene ceros. El integrador básico tiene un polo en el origen (s=0), y no tiene ceros. En ambos circuitos, la zona de frecuencias de integración corresponde a la pendiente. El integrador con banda de transmisión se considera un filtro activo de orden 1 paso baja. Por analogía a la nomenclatura del tema 4, su característica de trnasferencia puede expresarse en la forma: H (s ) =

H0 1 + τs

con

τ ≡ R2 C

y H0 = −

R1 R2

1.6.3.5 Derivadores El circuito derivador produce una salida proporcional al ritmo de variación de la entrada. El primer circuito se muestra en la Fig. 30. Z2 R2=10 MΩ Ω Z1 C=10 nF vi(t) +

i- ≅ 0

-

+Vcc

ii(t) vd ≅ 0

vo(t)

+ -Vcc Fig. 30. Circuito derivador básico.

Con razonamientos similares, teniendo en cuenta que la tensión de entrada es la que cae en el condensador por causa de la tierra virtual, se obtiene la expresión de la salida instantánea: ii (t ) = C

d [v i (t )] d [v i (t )] → v o (t ) = −ii (t )R 2 = − R 2 C dt dt

Realizando razonamientos análogos se obtiene la función de transferencia para trazar el diagrama de Bode de amplitudes en su versión semilogarítmica  f  W dB = 20 log  dB = 20 log( f ) − 20 log( f c ) dB  fc 

Es decir, es una recta de pendiente 20 dB/dec.

JJGDR-UCA

27


1.7 Desviaciones de la idealidad de los amplificadores operacionales Los AOs son componentes cuyo comportamiento real es muy similar al previsto idealmente. Además, en numerosas ocasiones sus circuitos incorporan realimentación negativa, que reduce el efecto que podrían producir las desviaciones de la idealidad. Esto no significa que las limitaciones prácticas no hayan de ser consideradas en el análisis, puesto que suponen una pérdida de prestaciones. Se dividen en dos grupos: los valores límite o límites operativos, y las características. 1.7.1 Límites operativos o valores límite Para que el amplificador operacional se comporte como un amplificador diferencial de alta ganancia y mantenga sus características de bloque constructivo sin deterioro de las características del circuito, las variables de entrada y de salida deben permanecer dentro de unos límites. Se puede decir también que si las variables se mantienen dentro de estos límites, la operación del circuito es predecible por modelos matemáticos aproximadamente lineales. Los valores límite más significativos son: • Rango de entrada. • Rango de salida. • Máxima corriente de salida. • Máxima velocidad de cambio de la tensión de salida. 1.7.1.1 Rango de entrada La tensión aplicada a las entradas inversora y no inversora no puede tomar un valor arbitrario. De lo contrario no se satisface la relación lineal entre la ganancia diferencial y la tensión de salida mediante la tensión diferencial de entrada:

(

v o = Ad ⋅ v + − v −

)

El fabricante especifica el intervalo de tensión de entrada en modo común (±VICM). Este parámetro depende de las tensiones de alimentación del circuito, y la relación entre ambos es aproximadamente lineal. En la práctica suelen tomarse unos 2 (ó 1,5) V por debajo. Así por ejemplo, para alimentación de ±12 V, ±VICM = ±10 V. Si esto lo aplicamos al amplificador diferencial básico de la Fig. 31 resultan los límites operativos para la entrada dentro del rango lineal.

28

JJGDR-UCA


R2=100 kΩ Ω R1=10 kΩ Ω V2

-

+12 V

R1=10 kΩ Ω

Vo

V1

+ -12 V

R 2= 100 kΩ Ω

Fig. 31. Amplificador diferencial básico.

La salida se obtiene aplicando las hipótesis lineales de operación: vo =

R2 ⋅ (v1 − v 2 ) R1

Obsérvese que si las dos resistencias coinciden, el circuito se comporta como un restador. La entrada no inversora (y la inversora) verifica la siguiente desigualdad: v − = v + < 10 − 10 < v + < +10 ↔

− 10 <

R2 ⋅ v1 < +10 ↔ R1 + R 2

− 10 <

100 ⋅ v1 < +10 110

Esto significa que la entrada v1 debe ser: v1 <

1100 = 11 V 100

De una limitación del componente se extrae una limitación para el circuito. Esta va a ser la norma general a tener en cuenta. Para la otra entrada se realiza una cuenta similar. 1.7.1.2 Rango de salida Viene dado por las tensiones de saturación del componente. Generalmente y como criterio práctico suelen tomarse 1,5 ó 1 V menores que las de alimentación, y la relación es aproximadamente lineal. Estos valores de saturación suelen ser simétricos y el fabricante los agrupa en el parámetro oscilación de la tensión de salida (VOM). 1.7.1.3 Máxima corriente de salida El componente AO no puede absorber ni suministrar una cantidad arbitrariamente elevada de corriente. Superar este límite supondría degradar la tensión de salida e incluso

JJGDR-UCA

29


la ruptura del circuito integrado. El fabricante especifica el límite como la corriente de cortocircuito (IOS). Para estudiar el efecto se considera la configuración no inversora, que se repite en la Fig. 32 por simplicidad. Se trata de obtener los límites resistivos que mantienen las especificaciones del fabricante.

R2

iL

R1

+Vcc

iL

= vi

vo

+

-Vcc

Fig. 32. Configuración no inversora sin resistencia de carga. La corriente de carga, iL, circula por R2, que hace de resistencia de carga por defecto.

Se plantean en primer lugar las ecuaciones que surgen de los límites operativos del componente. En primer lugar, para no superar la máxima corriente, debe cumplirse: iL =

vi < I OS R1

Además, para que no se supere la máxima entrada en modo común: vi < ViCM

Por último, para que la salida no se sature:  R  1 + 2  ⋅ vi < Vo,máx R1  

Tomamos los parámetros del µA741C (Fairchild Semiconductor): I OS = 25 mA

VOM = ±14 V

ViCM = ±13 V

La primera ecuación nos lleva a plantear que una tensión de entrada menor que la permitida en modo común debe producir una corriente menor que la de cortocircuito: v 12,5 V = i < I OS = 25 mA → R1 R1

30

R1 >

12,5 kΩ = 0,5 kΩ 25

JJGDR-UCA


Si tomamos una resistencia de R1=500 Ω (valor tabulado), entonces la entrada no puede superar los 12,5 V. Se trata pues de apurar simultáneamente ambos límites operativos. Con este valor de resistencia se plantea la limitación de la tensión de salida considerando el caso más desfavorable en la entrada:  14  R 2 < 0,5 ⋅  − 1 v   i 

 R2  1 +  ⋅ v i < Vo, máx = 14 ↔  0,5 

 14  R 2 < 0,5 ⋅  − 1 = 0,06 kΩ 12 , 5  

Consideremos otro ejemplo, para ver cómo afecta el valor de la resistencia de carga. Sea una configuración no inversora, como la mostrada en la Fig. 33. Los límites de la tensión de salida del AO son ±12 V, y los límites máximos de la corriente de salida, io, son ±25 mA. Determinar la máxima amplitud de la tensión de entrada si la resistencia de carga RL es de 10 kΩ. Repetir el cálculo si la resistencia de carga es de 100 Ω. R2=3 kΩ Ω R1=1 kΩ Ω

= vi

+

+Vcc io

-Vcc RL

vo

Fig. 33. Configuración no inversora con resistencia de carga. Ahora, la corriente de salida del AO no coincide con la corriente de carga, iL.

La ganancia en lazo cerrado del circuito vale 4 (1+3/1). Los recortes en la salida comienzan cuando la tensión de salida alcanza ±12 V, o cuando la corriente de salida alcanza el valor ± 20 mA. En el primer caso, la resistencia de salida es relativamente grande, por lo que al haber poca demanda de corriente de salida, ésta es pequeña. Podemos en este caso predecir que los recortes se producirán cuando se alcancen los límites máximos de tensión de salida, o tensiones de saturación. Para comprobar esta hipótesis, se calcula la corriente de salida, cuando la tensión de salida es máxima, y se comprueba que queda por debajo de su límite máximo: i o, máx =

v o, máx RL

+

v o, máx R1 + R 2

=

12 10

4

+

12 = 4,2 mA 3000 + 1000

El circuito recortará la salida para una tensión de entrada, que viene dada por:

JJGDR-UCA

31


v o,máx

v i , máx =

Ganancia

=

12 V = 3V 4

Sin embargo, con una resistencia de carga pequeña, la corriente de salida es grande y se puede suponer que los recortes se producirán cuando la corriente de salida del amplificador operacional supere los 25 mA. Imponiendo ente límite se plantea la siguiente ecuación: i o,máx = 25 mA =

v o, máx RL

+

v o, máx R1 + R 2

=

v o,máx 100

+

v o,máx 3000 + 1000

→ v o,máx = 4,22 V

Esta tensión de salida no excede del límite de tensión del AO. Es decir, cuando se ha excedido el límite de corriente, la salida no ha alcanzado ni la mitad de su valor máximo. Por tanto, se recortará la salida por una limitación de corriente. El valor de entrada que produce este recorte, motivado por superación de corriente, es: v o,máx =

v o, máx Ganancia

=

4,22 V = 0,61 V 4

1.7.1.4 Máxima variación de la tensión de salida en la unidad de tiempo La tasa de cambio de la salida no puede tomar un valor arbitrario. Es decir, la entrada no puede variar tan rápido como queramos. Es decir, al circuito no se le puede excitar con una frecuencia arbitrariamente grande. El fabricante especifica el Slew Rate (SR, tasa de variación). Sus unidades son V/µs. Si se supera este parámetro, la señal de entrada se deforma y aparecen armónicos adicionales en la salida. Este parámetro suele especificarse para una configuración en seguidor de tensión. Con el fin de estudiar su efecto en un circuito determinado, se estudia la derivada de la salida del circuito en función del tiempo: dv o dt

< SR máx

Si esta condición se cumple, este valor límite no afecta al comportamiento del circuito, y si no se cumple habrá distorsión en la salida. Esta distorsión en frecuencia se manifiesta mediante una deformación de la señal de salida; si se aplica un seno en la entrada la salida aparece triangular. En consecuencia la frecuencia máxima de operación viene limitada. Con el fin de mostrar un ejemplo se considera una configuración no inversora de ganancia 10, a la que aplicamos una entrada sinusoidal. Son parámetros del AO: SR=0,5 V/µs, Vosw=± 14 V, fT=1 MHz (frecuencia de ganancia unidad). Se impone ahora la condición de limitación de velocidad para obtener la frecuencia máxima de operación:

32

JJGDR-UCA


v i = V máx sen(2πft ) →

→

dv o dt

dv o d (10V máx sen(2πft )) = = 10V máx × 2πf cos(2πft ) dt dt

V µs V = 10V máx × 2πf < SR = 0,5 → f < µs 10V máx × 2π V 144244 3 0,5

máx

f máx

La frecuencia máxima de operación recibe el nombre de ancho de banda a plena potencia, cuando la amplitud de la entrada es la máxima no saturante. En esta situación, la entrada no podría superar el valor absoluto 1,4 V (la ganancia del amplificador vale 10). Suponiendo una entrada con este valor máximo calculamos a continuación la frecuencia máxima de operación: V µs 0,025 = = × 10 6 Hz ≅ 5684,1 Hz ≈ 5,7 kHz 10 × 1,4 × 2π V 1,4 × π 0,5

f máx

Si la entrada toma un valor menor, se obtiene otra limitación de frecuencia: V µs 0,025 = = × 10 6 Hz ≅ 7,9577472 × 10 −3 × 10 6 Hz ≈ 8 kHz 10 × 1× 2π V π 0,5

f máx

Si comparamos estas frecuencias máximas de operación con el ancho de banda del circuito observaremos que son mucho menores. En efecto, para calcular el ancho de banda del circuito recurriremos a la constancia del producto ganancia por ancho de banda (GBW2). Esta cuestión es objeto de estudio en capítulos posteriores. Así, para una ganancia unitaria la magnitud GBW se puede relacionar con su valor en cualquier zona del diagrama de Bode de ganancias, y resulta una útil relación:  R  Ganancia × Ancho de banda = GBW = 1× f T = 1 + 2  × f c R1  

La situación se adelanta en la Fig. 34, donde se pueden apreciar tres situaciones en las que evaluar el producto ganancia × ancho de banda.

2

Gain Band Width product

JJGDR-UCA

33


20log|Av| 20log(Ad0)

20log[1+(R2/R1)]

0 dB

log(f)

f0

fT

fc

Fig. 34. Constancia del producto ganancia-ancho de banda.

De la expresión anterior, se obtiene el ancho de banda del circuito:  R  = 1 + 2  × f c → f c = 100 kHz R1  1 424 3 1×10 6 Hz

Ganancia × Ancho de banda = GBW = 1× { fT

10

Es decir, que la distorsión armónica por velocidad (5,7 kHz) se alcanza mucho antes que la limitación en banda por amplificación (100 kHz). Veamos un ejemplo con PSPICE y el AO µA741, alimentado a ±12 V. Vamos a estudiar la limitación de velocidad. En primer lugar muestro una situación de saturación por amplitud ante una señal sinusoidal, con el fin de calcular las tensiones de saturación (±11,6 V). La situación se muestra en la Fig. 35.

Fig. 35. Saturación del amplificador no inversor para entrada sinusoidal de 1 kHz, valor medio nulo y 10 Vpp.

La distorsión armónica que se produce en esta situación no es por sobrepaso de la velocidad o frecuencia máxima de operación, sino por superación de la máxima entrada no saturante. La salida no es sinusoidal, está distorsionada. Antes de pasar a la distorsión por velocidad vamos a cuantificar la distorsión armónica total. Este parámetro se

34

JJGDR-UCA


emplea también en el tema de osciladores y establece la lejanía de la señal de salida con respecto a la sinusoidal de entrada (se espera una salida sinusoidal si el circuito es lineal), es decir, indica la calidad de una onda sinusoidal. Se define la distorsión armónica total como: 3

A THD ≡  2  A1

2

  A3  +    A1

2

  A4  +    A1

2

  A5  +    A1

2

  + ... 

donde Ai es la amplitud del armónico i-ésimo. Los resultados de la simulación se muestran en la tabla 1. En esta tabla se observa que obviamente es el armónico principal el que predomina. Además se observa que los armónicos pares tienen muy baja amplitud y que son los impares los que contribuyen al parámetro de la distorsión armónica total, que se evalúa a continuación y que se puede comprobar que coincide con el resultado de la simulación. THD ≡

(8,849 E − 04)2 + (3,097 E − 01)2 + (5,621E − 04)2 + (1,592 E − 01)2 + ... =

≈ 7,83E − 07 + 0,096 + 3,16 E − 07 + 0,025 ≈ 0,12 ≈ 0,346 = 34,6 %

Tabla 1. Resultados del análisis de Fourier en el amplificador no inversor. FOURIER COMPONENTS OF TRANSIENT RESPONSE V(Vo) DC COMPONENT = 6.900900E-03 HARMONIC NO

1 2 3 4 5

FREQUENCY (HZ)

FOURIER COMPONENT

NORMALIZED COMPONENT

PHASE (DEG)

NORMALIZED PHASE (DEG)

1.000E+03 1.465E+01 1.000E+00 -6.613E-01 2.000E+03 1.179E-02 8.049E-04 9.394E+01 3.000E+03 4.538E+00 3.097E-01 -1.977E+00 4.000E+03 8.237E-03 5.621E-04 1.014E+02 5.000E+03 2.334E+00 1.592E-01 -3.269E+00 TOTAL HARMONIC DISTORTION = 3.482319E+01 PERCENT

0.000E+00 9.526E+01 6.874E-03 1.041E+02 3.684E-02

Pues bien, por superación de velocidad se produce también una distorsión armónica, un alejamiento de la respuesta lineal ideal ante una entrada sinusoidal. La Fig. 36 muestra esta situación en el mismo circuito amplificador no inversor basado en el AO741. Se ha introducido una señal sinusoidal de valor medio nulo, 1Vpp y de frecuencia 10 kHz.

3

Total Harmonic Distortion

JJGDR-UCA

35


Fig. 36. Deformación de la salida (aparece triangular) por superación del límite de velocidad en un amplificador no inversor de ganancia 10 basado en el AO741. La entrada posee una frecuencia de 10 kHz y casi apura el límite no saturante.

En este caso, la distorsión armónica total que calcula PSPICE vale THD ≅ 6,3 %. Ahora la frecuencia central de este análisis se ha tomado en 10 kHz. Muestra la Fig. 37 cómo se escoge esta opción desde el capturador de esquemas. La variable de salida ha sido etiquetada previamente en el circuito.

Fig. 37. Habilitación del análisis de Fourier.

36

JJGDR-UCA


La Fig. 38 muestra el espectro de la señal de salida correspondiente a esta limitación de velocidad, en e que aparecen el armónico principal y los armónicos impares (propios de la onda triangular).

Fig. 38. Espectro simplificado correspondiente a la limitación de velocidad anterior.

Como conclusión diremos que los valores límite de los amplificadores operacionales se traducen en límites de funcionamiento de los circuitos electrónicos que los incorporan. 1.7.2 Características Corresponden a un grupo de parámetros relativos a la operación normal de componente. 1.7.2.1 Estabilidad de la tensión de alimentación En la práctica, las tensiones de alimentación de un amplificador operacional no son exactamente continuas, sino que presentan oscilaciones o “rizados”. En consecuencia, las corrientes que demandan los integrados de estas fuentes de alimentación presentan oscilaciones en el tiempo. Más importantes aún resultan las oscilaciones de las tensiones de alimentación que resultan de que la demanda de corriente es aleatoria y todos los circuitos conectados a la misma fuente no demandan corriente a la vez. Los amplificadores operacionales no son insensibles a estas variaciones de la tensión de alimentación. El fabricante proporciona el parámetro relación de rechazo a la fuente de alimentación, definido como el cociente entre la variación en la salida producida por un rizado en la alimentación: 4

PSRR ≡

∆v o ∆v s

ó

PSRR dB ≡ 20 log

∆v o ∆v s

Un valor típico puede ser 30 µV/V (90 dB).

4

Power Suppy Rejection Ratio

JJGDR-UCA

37


1.7.2.2 Resistencia de entrada En la práctica es finita y oscila entre 0,5 MΩ y varias decenas de MΩ. Para cuantificar su efecto se considera una configuración no inversora como la de la Fig. 39. R2 i2 R1

+Vcc

i1

Rin vi

ii

Ad vo

+

-Vcc

Fig. 39. Configuración no inversora.

Analizando el circuito se obtiene la expresión:   R1 Rin Rin (R1 + R 2 ) vi 1 + Ad  v o = Ad R1 R 2 + Rin (R1 + R 2 )  R1 R 2 + Rin (R1 + R 2 ) 

De ella se obtiene:

[R1 R2 + Rin (R1 + R2 ) + Ad R1 Rin ]v o = Ad Rin (R1 + R 2 )v i v Ad Rin (R1 + R 2 ) R1 + R 2 → o = = v i [R1 R 2 + Rin (R1 + R 2 ) + Ad R1 Rin ]  R1 R 2 R1 + R 2 +   Ad Rin

Ad

 + R1  

De forma que si hacemos el límite cuando la ganancia diferencial tiende a infinito, resulta la ganancia clásica no inversora. La expresión anterior es la ganancia del circuito con los efectos de la ganancia diferencial y la resistencia de entrada del amplificador operacional. La resistencia de entrada, Ri, de la etapa es directamente proporcional a la resistencia de entrada del componente, Rin: Ri ≡

vi A RR = d 1 in ii R1 + R 2

1.7.2.3 Resistencia de salida En la práctica no es nula. Una situación de análisis se muestra en la Fig. 40, que emplea una configuración no inversora. El resultado del análisis es:

38

JJGDR-UCA


 R R out R1 1 + Ad + out + R + R R R 1 2 L 1 + R2 

  Rout R2 v o =  − Ad + R + R R 1 2 1 + R2  

 v i 

R2 i2 R1

-

+Vcc

Rout

Ad

i1 vi

+

vo -Vcc

RL

Fig. 40. Configuración no inversora para estudiar el efecto de la resistencia de salida.

La resistencia de salida de la etapa resulta:  R R Ro = 1 + 2  out R1  Ad 

Es importante observar que la ganancia diferencial del AO determina la resistencia de salida. Una ganancia diferencial infinita supone que la resistencia de salida de la etapa sea nula. 1.7.2.4 Desviación del origen de la curva de transferencia. Tensión de offset Hasta ahora la característica de transferencia en lazo abierto del AO pasaba por el origen. En la práctica esto no sucede y presenta una forma como la ilustrada en la Fig. 41. Existe un desplazamiento en esta curva estática. Vo

V+-VVIO

Fig. 41. Característica de transferencia en lazo abierto considerando la tensión de offset.

JJGDR-UCA

39


De forma que ahora en lazo abierto se cumple:

(

v o = Ad v + − v − − V IO

)

Y en lazo cerrado, con realimentación negativa ya no es cero la tensión diferencial. Ahora: v + − v − ≈ V IO

Evaluamos su efecto en un amplificador diferencial básico, que se repite por simplicidad en la Fig. 42. R2=100 kΩ Ω R1=10 kΩ Ω V2

R1=10 kΩ Ω

Vo

V1

+ R2 =100 kΩ Ω

Fig. 42. Amplificador diferencial básico.

Las ecuaciones a plantear son: v + − v − = V IO

v+ =

R2 v1 R1 + R 2

vo − v − v − − v2 = R2 R1

La primera de ellas incorpora el efecto del offset y las otras dos derivan del propio circuito. Operando con ellas (se sustituyen v+ y v- en la primera ecuación), se obtiene un término de error en la salida: vo =

 R  R2 (v1 − v 2 ) − 1 + 2 V IO R1 R  142 4 1 43 4 ∆vo

Para una VIO=5 mV, la desviación en la salida (∆vo) es de 55 mV, cuantía que resulta relevante en aplicaciones de precisión. Si la tensión se offset se considera en un integrador básico, se obtiene una expresión que muestra la influencia en el transcurrir del tiempo:

40

JJGDR-UCA


vo = −

1 RC

t

1

∫ v ⋅ dt − RC V i

IO

⋅ t − V IO

0

Se observa que la salida posee dos términos adicionales, uno constante y otro proporcional al tiempo. Por último, resta comentar que los circuitos integrados poseen un terminal externo para compensar el offset. 1.7.2.5 Corrientes de polarización de entrada En la práctica fluye una pequeña corriente hacia las entradas del amplificador operacional. Las corrientes en cada terminal de entrada no son iguales. El fabricante proporciona dos parámetros: la corriente de polarización de entrada (IBIAS), que es la media aritmética de las dos corrientes de entrada; y la corriente de compensación de entrada (IIO), que es la diferencia: I BIAS =

I+ +I− 2

I IO = I + − I −

El primer parámetro tiene valores típicos comprendidos entre decenas de pA y varias decenas de nA. El segundo parámetro es aproximadamente un orden de magnitud menor. Normalmente se supone que por los terminales fluyen corrientes iguales a la de polarización. Como por ejemplo en el circuito de la Fig. 43. R2 i2 R1

IBIAS

i1

IBIAS vi

+Vcc

Rout

Ad

+

vo -Vcc

RL

Fig. 43. Configuración no inversora para estudiar el efecto de la corriente de polarización de entrada en la salida. Para ello se anula la tensión de entrada.

Para este circuito se obtiene:  R1 1 + Ad R1 + R 2 

JJGDR-UCA

 R1 R 2 v o = Ad I BIAS R1 + R 2 

41


Como normalmente se cumple: 1 << Ad

R1 R1 + R 2

Entonces, la salida resulta aproximadamente: v o ≈ R 2 I BIAS

Con ello, se aprecia la desviación que experimenta la salida por efecto de esta corriente. 1.8 encapsulados Un encapsulado típico (National j08a Package 8L CERDIP, 0.26 x 0.40 x 0.16 inch body size) de AO se presenta en la Fig. 44.

Fig. 44. Encapsulado típico de AO.

La Fig. 45 muestra el “patillaje” del 741.

Fig. 45. Terminales del 741.

Referencias Coughlin, R. F. y Driscoll, F.F., Amplificadores operacionales y circuitos integrados lineales, 4ª edición, Prentice-Hall hispanoamericana. México, 1993. Faulkenberry, L.M., Introducción a los amplificadores operacionales con aplicaciones lineales, Limusa-Noriega, 1990. González de la Rosa, J.J., Circuitos Electrónicos con Amplificadores Operacionales. Problemas, fundamentos teóricos y técnicas de identificación y análisis. Marcombo, Boixareu Editores, Barcelona, 2001.

42

JJGDR-UCA


Gray, P.R. y Meyer, R.G, Analysis and design of analog integrated circuits, second edition, John Willey and sons, New York, 1990. Malik, N. R. Electronic circuit: analysis, simulation and design, Prentice Hall international editions, 1995. Millman, J. Microelectrónica. Circuitos y sistemas analógicos y digitales, 5ª edición, editorial hispano europea, Barcelona, 1989. Schilling, D. L., Belove, C., Apelewitz, T. y Saccardi, R. J., Circuitos electrónicos: discretos e integrados, 3ª edición, MacGraw-Hill, 1993.

JJGDR-UCA

43

AOP amplificadores operacionales guia basica.pdf

Recommend Documents